WO2012096277A1 - 樹脂封止型モジュール - Google Patents

樹脂封止型モジュール Download PDF

Info

Publication number
WO2012096277A1
WO2012096277A1 PCT/JP2012/050326 JP2012050326W WO2012096277A1 WO 2012096277 A1 WO2012096277 A1 WO 2012096277A1 JP 2012050326 W JP2012050326 W JP 2012050326W WO 2012096277 A1 WO2012096277 A1 WO 2012096277A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
substrate
resin layer
solder
sealed module
Prior art date
Application number
PCT/JP2012/050326
Other languages
English (en)
French (fr)
Inventor
康夫 横山
哲也 北市
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201280005128.6A priority Critical patent/CN103299417B/zh
Priority to JP2012552735A priority patent/JP5892388B2/ja
Publication of WO2012096277A1 publication Critical patent/WO2012096277A1/ja
Priority to US13/940,373 priority patent/US9583409B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a resin-sealed module in which an electronic component is sealed with a resin.
  • FIG. 3 is a cross-sectional view showing a resin-sealed module.
  • the resin-sealed module 100 includes an insulating substrate 101 and a sealing resin layer 103 made of a thermosetting resin.
  • An IC chip 104 and an electronic component 105 mounted on the insulating substrate 101 are embedded in the sealing resin layer 103 as follows.
  • a wiring conductor 102 is formed on the insulating substrate 101, and the IC chip 104 is electrically connected to the wiring conductor 102 by solder bumps 106.
  • the electrode terminal 107 of the electronic component 105 is electrically connected to the wiring conductor 102.
  • the sealing resin layer 103 in contact with the substrate 101 is a thermosetting resin, it is insulative during reflow for mounting the resin-sealed module 100 on another substrate or the like.
  • the insulating substrate 101 may be warped due to a difference in thermal expansion coefficient between the substrate 101 and the sealing resin layer 103.
  • the solder bump 106 joining the insulating substrate 101 and the IC chip 104 melts and expands during reflow, and the stress is caused by the sealing resin layer 103 and the IC chip 104 or the sealing resin layer 103 and the insulating substrate 101. Peeling may occur between the two. As a result, a short circuit failure may be caused.
  • the present invention comprises a resin layer arranged on a substrate with two resin layers, a resin layer made of a thermoplastic resin and a resin layer made of a thermosetting resin. It is an object of the present invention to provide a resin-encapsulated module in which the warpage of the substrate and the separation between the resin layer and the electronic component and between the resin layer and the substrate are suppressed.
  • a resin-encapsulated module includes a substrate provided with external electrodes, an electronic component disposed on the substrate and mounted on the substrate by solder, and disposed on the substrate, at least the solder being embedded.
  • the resin layer in contact with the substrate is made of a thermoplastic resin, when the substrate is thermally expanded at the time of reflow for mounting the resin-sealed module on another substrate or the like, the warpage of the substrate can be suppressed by the softening of the resin layer. .
  • the resin layer made of a thermosetting resin is provided on the resin layer made of the thermoplastic resin, the softening flow of the thermoplastic resin during reflow can be suppressed, and the shape of the resin layer can be maintained. Furthermore, since the resin layer made of a thermoplastic resin is covered with a resin layer made of a thermosetting resin, laser printability is not impaired.
  • the softening temperature of the thermoplastic resin constituting the first resin layer can be set to be equal to or lower than the melting point of the solder.
  • the solder part joining the substrate and the electronic component is sealed with a resin layer made of a thermoplastic resin, even if the solder melts and expands during reflow, a softened resin layer remains. The stress can be released. As a result, it is possible to suppress separation between the resin layer and the electronic component, or between the resin layer and the substrate.
  • the resin layer in contact with the substrate is made of a thermoplastic resin
  • the resin layer when the substrate thermally expands during reflow for mounting the resin-sealed module on another substrate, the resin layer is softened. Substrate warpage can be suppressed.
  • the resin-encapsulated module 1 includes a substrate 2, a first resin layer 9, and a second resin layer 10.
  • the substrate 2 is made of glass epoxy resin, and has an external electrode 4 on the bottom surface and a land 3 on the surface opposite to the bottom surface.
  • the first resin layer 9 is made of a thermoplastic resin such as an acrylic resin containing an inorganic filler made of SiO 2, and the softening temperature of this thermoplastic resin is 100 to 200 ° C.
  • the first resin layer 9 is disposed on the surface of the substrate 2 on which the land 3 is formed.
  • An IC 5 and a capacitor 6 are embedded in the first resin layer 9, and the IC 5 is connected to a land 3 formed on the substrate 2 by a solder bump 7.
  • the capacitor 6 is connected to the land 3 by solder 8.
  • the second resin layer 10 is made of a thermosetting resin such as an epoxy resin containing an inorganic filler made of SiO 2 , and is arranged on the surface opposite to the substrate 2 of the first resin layer 9. .
  • the substrate 2 is thermally expanded above the glass transition temperature and mainly in the plane direction. extend.
  • the first resin layer 9 in contact with the substrate 2 is made of a thermoplastic resin and has a softening temperature of 100 to 200 ° C., the first resin layer 9 is softened during reflow. By the softening of the first resin layer 9, the elongation of the substrate 2 is hardly transmitted to the first resin layer 9, and as a result, the warpage of the substrate 2 can be suppressed.
  • the melting point temperature of the solder bump 7 and the solder 8 sealed with the first resin layer 9 is about 220 ° C.
  • the softening temperature of the first resin layer 9 is 100 to 200 ° C.
  • a second resin layer 10 made of a thermosetting resin is disposed on the first resin layer 9. That is, the first resin layer 9 is sandwiched between the second resin layer 10 and the substrate 2. Even when the first resin layer 9 made of a thermoplastic resin is softened during reflow, the flow of the first resin layer 9 is suppressed because it is sandwiched between the second resin layer 10 and the substrate 2. . Further, since the upper surface of the resin-encapsulated module is covered with the second resin layer 10 made of a thermosetting resin, the laser printability when printing a product symbol or the like is not impaired. (FIG. 1).
  • FIG. 2 is a cross-sectional view showing each manufacturing process of the resin-encapsulated module of the present invention.
  • a substrate 2 made of glass epoxy resin having a Cu conductor foil is prepared. This Cu conductor foil is etched to form desired lands 3 and external electrodes 4. (FIG. 2 (a)).
  • solder paste 8 is printed on a predetermined land among the lands 3 formed on the substrate 2.
  • the capacitor 6 is mounted on the solder paste 8, and then the IC 5 is mounted, and then mounted by reflow. (FIG. 2 (b)).
  • a liquid resin obtained by heating and fluidizing a thermoplastic acrylic resin or the like is prepared.
  • This liquid resin contains 40 wt% to 90 wt% of an inorganic filler made of SiO 2 with respect to the weight of the liquid resin containing the inorganic filler.
  • This liquid resin is applied onto the substrate 2 by a dispensing method or the like, and the solder bumps 7 and the solder 8 are completely covered with the liquid resin.
  • all of the IC 5 and the capacitor 6 may be covered with a liquid resin, or only a part thereof may be covered.
  • bubbles in the liquid resin are removed by a vacuum degassing method or the like, and the liquid resin is cooled to a melting point or lower. As a result, the liquid resin becomes the first resin layer 9. (FIG. 2 (c)).
  • a liquid resin made of a thermosetting resin such as an epoxy resin is prepared.
  • This liquid resin contains 40 wt% to 90 wt% of an inorganic filler made of SiO 2 with respect to the weight of the liquid resin containing the inorganic filler.
  • This liquid resin is applied on the first resin layer 9 by a dispensing method or the like to completely cover the IC 5 and the capacitor 6 that are not covered by the first resin layer 9. Thereafter, the liquid resin is heated and cured to form the second resin layer 10. (FIG. 2 (d)).
  • Resin-sealed module 2 Substrate 3: Land 4: External electrode 5: IC 6: Capacitor 7: Solder bump 8: Solder 9: First resin layer 10: Second resin layer 100: Resin-sealed module 101: Insulating substrate 102: Wiring conductor 103: Sealing resin layer 104: IC chip 105: Electronic component 106: Bump 107: Electrode terminal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

　再リフローの際に発生する基板の反りや封止樹脂と基板間の剥離を抑制し、上面及び底面の平坦度に優れ、ショート不良の発生を抑制した樹脂封止型モジュールを提供する。　基板の上に熱可塑性樹脂からなる樹脂層を配置し、その上に熱硬化性樹脂からなる樹脂層を配置することにより、再リフローの際に発生する基板の反りや封止樹脂と基板間の剥離を抑制する。

Description

樹脂封止型モジュール
　本発明は、電子部品が樹脂で封止された樹脂封止型モジュールに関する。
　従来の樹脂封止型モジュールは、例えば特許文献１に記載のモジュールが知られている。以下に、図３を参照しながら、特許文献１に記載の樹脂封止型モジュールについて説明する。図３は樹脂封止型モジュールを示す断面図である。
　樹脂封止型モジュール１００は、絶縁性基板１０１と、熱硬化性樹脂からなる封止樹脂層１０３で構成されている。封止樹脂層１０３には、次のようにして絶縁性基板１０１に実装されたＩＣチップ１０４や電子部品１０５が埋設されている。絶縁性基板１０１には配線導体１０２が形成されており、ＩＣチップ１０４は、はんだバンプ１０６により配線導体１０２と電気的に接続されている。また、電子部品１０５は、その電極端子１０７が配線導体１０２と電気的に接続されている。
特開２００７－０４２８２９号公報
　このような樹脂封止型モジュール１００は、基板１０１に接する封止樹脂層１０３が熱硬化性樹脂のため、樹脂封止型モジュール１００を別の基板等に実装するための再リフロー時に、絶縁性基板１０１と封止樹脂層１０３の熱膨張係数差により絶縁性基板１０１に反りが生じる可能性がある。また、再リフロー時に絶縁性基板１０１とＩＣチップ１０４を接合しているはんだバンプ１０６が溶融膨張し、その応力により封止樹脂層１０３とＩＣチップ１０４、または封止樹脂層１０３と絶縁性基板１０１との間に剥離が生じる可能性がある。その結果、ショート不良を引き起こす可能性がある。
　本発明はこれらの状況を鑑み、基板の上に配置された樹脂層を熱可塑性樹脂からなる樹脂層と熱硬化性樹脂からなる樹脂層の２層の樹脂層で構成することで、再リフロー時の基板の反りや、樹脂層と電子部品、樹脂層と基板との間に生じる剥離が抑制された樹脂封止型モジュールを提供しようとするものである。
　本発明に係る樹脂封止型モジュールは、外部電極を備えた基板と、前記基板上に配置され、はんだによって前記基板に実装された電子部品と、前記基板上に配置され、少なくとも前記はんだが埋設された、無機フィラーを含有した熱可塑性樹脂からなる第１の樹脂層と、前記第１の樹脂層の上に配置された、無機フィラーを含有した熱硬化性樹脂からなる第２の樹脂層とを備えることを特徴としている。
　基板に接する樹脂層は熱可塑性樹脂からなるため、この樹脂封止型モジュールを別の基板等に実装するための再リフロー時に基板が熱膨張した際、樹脂層の軟化により基板の反りを抑制できる。
　また、熱可塑性樹脂からなる樹脂層の上に熱硬化性樹脂からなる樹脂層を設けるため、再リフロー時の熱可塑性樹脂の軟化流動を抑制し、樹脂層の形状を維持することができる。さらに、熱可塑性樹脂からなる樹脂層を熱硬化性樹脂からなる樹脂層で覆うため、レーザー印字性を損なわない。
　また、本発明に係る樹脂封止型モジュールは、好ましくは、前記第１の樹脂層を構成する熱可塑性樹脂の軟化温度は、前記はんだの融点以下とすることができる。
　この場合、基板と電子部品を接合しているはんだ部分は熱可塑性樹脂からなる樹脂層で封止されているため、再リフロー時にはんだが溶融膨張し応力が発生しても、軟化した樹脂層がその応力を逃すことが可能となる。その結果、樹脂層と電子部品、また樹脂層と基板との間に剥離が生じるのを抑制することが可能となる。
　本発明によれば、基板に接する樹脂層は熱可塑性樹脂からなるため、この樹脂封止型モジュールを別の基板等に実装するための再リフロー時に基板が熱膨張した際、樹脂層の軟化により基板の反りを抑制できる。
本発明の実施形態に係る樹脂封止型モジュールの断面状態を示す概略図である。 本発明の実施形態に係る樹脂封止型モジュールの製造方法を示す断面図である。 従来の樹脂封止型モジュールの断面状態を示す概略図である。
　以下に、本発明の実施形態に係る樹脂封止型モジュールについて、図１および図２を参照して説明する。
　樹脂封止型モジュール１は、基板２と第１の樹脂層９と第２の樹脂層１０を備えて構成されている。
　基板２は、ガラスエポキシ樹脂で構成されており、底面に外部電極４、底面とは反対の面にランド３がそれぞれ形成されている。
　第１の樹脂層９は、ＳｉＯ2からなる無機フィラーを含有したアクリル樹脂等の熱可塑性樹脂で構成されており、この熱可塑性樹脂の軟化温度は１００～２００℃である。第１の樹脂層９は、基板２のランド３が形成された面に配置されている。第１の樹脂層９にはＩＣ５やコンデンサ６が埋設されており、ＩＣ５は、はんだバンプ７によって基板２に形成されたランド３と接続されている。また、コンデンサ６は、はんだ８によってランド３に接続されている。
　第２の樹脂層１０は、ＳｉＯ2からなる無機フィラーを含有したエポキシ樹脂等の熱硬化性樹脂で構成されており、第１の樹脂層９の基板２とは反対の面に配置されている。
　この樹脂封止型モジュール１を別の基板等に実装するための再リフロー時、リフローの温度は２２０～２６０℃であるため、基板２はガラス転移温度を超えて熱膨張し、主として面方向に伸びる。一方、この基板２に接する第１の樹脂層９は熱可塑性樹脂からなり、軟化温度は１００～２００℃であるため、再リフローの際、第１の樹脂層９は軟化する。第１の樹脂層９が軟化することで、基板２の伸びは第１の樹脂層９にほとんど伝わらず、その結果、基板２の反りを抑制することが可能となる。
　第１の樹脂層９で封止されたはんだバンプ７やはんだ８の融点温度は約２２０℃である。前述の通り、第１の樹脂層９の軟化温度は１００～２００℃である。再リフロー時、はんだバンプ７やはんだ８が溶融膨張し応力が発生した場合、第１の樹脂層９は軟化しているため、はんだバンプ７やはんだ８が溶融膨張した際の応力を逃すことが可能となる。そのため、基板２と第１の樹脂層９の間や、はんだバンプ７と第１の樹脂層９の間、はんだ８と第１の樹脂層９と間の剥離を防止でき、その結果、ショート不良の抑制が可能となる。
　第１の樹脂層９の上には熱硬化性樹脂からなる第２の樹脂層１０が配置されている。すなわち、第１の樹脂層９は第２の樹脂層１０と基板２によって挟み込まれた状態である。再リフローの際、熱可塑性樹脂からなる第１の樹脂層９が軟化しても、第２の樹脂層１０と基板２により挟み込まれているため、第１の樹脂層９の流動は抑制される。また、樹脂封止型モジュールの上面は熱硬化性樹脂からなる第２の樹脂層１０で覆われているため、製品記号等を印字する際のレーザー印字性を損なわない。（図１）。
　次に、本発明の樹脂封止型モジュールの製造方法について、図２を参照して説明する。図２は、本発明の樹脂封止型モジュールの各製造工程を示す断面図である。
　まず、Ｃｕの導体箔を有したガラスエポキシ樹脂からなる基板２を用意する。このＣｕ導体箔をエッチングして、所望のランド３及び外部電極４を形成する。（図２（ａ））。
　次に、基板２に形成されたランド３のうち所定のランド上に、はんだペースト８を印刷する。はんだペースト８の上にコンデンサ６を載置し、次いでＩＣ５を載置した後、リフローで実装する。（図２（ｂ））。
　次に、熱可塑性アクリル樹脂等を加温し流動化させた液状樹脂を用意する。この液状樹脂にはＳｉＯ2からなる無機フィラーが、無機フィラーを含む液状樹脂の重量に対して４０重量％～９０重量％含有されている。この液状樹脂をディスペンス法等で基板２の上に塗布し、液状樹脂ではんだバンプ７やはんだ８を完全に覆う。この時、ＩＣ５やコンデンサ６は、その全てを液状樹脂で覆っても良いし、その一部のみを覆っても構わない。その後、真空脱法等で液状樹脂中の気泡を除去し、液状樹脂の融点以下まで冷却する。これにより、液状樹脂は第１の樹脂層９となる。（図２（ｃ））。
　次に、エポキシ樹脂等の熱硬化性樹脂からなる液状樹脂を用意する。この液状樹脂にはＳｉＯ2からなる無機フィラーが、無機フィラーを含む液状樹脂の重量に対して４０重量％～９０重量％含有されている。この液状樹脂をディスペンス法等で第１の樹脂層９の上に塗布し、第１の樹脂層９に覆われていないＩＣ５やコンデンサ６を完全に覆う。その後、液状樹脂を加熱して硬化させることで第２の樹脂層１０となる。（図２（ｄ））。
　なお、熱可塑性樹脂や熱硬化性樹脂からなる液状樹脂での製造方法を例示したが、フィラーを含有したシート状樹脂での製造も可能である。
　１：樹脂封止型モジュール
　２：基板
　３：ランド
　４：外部電極
　５：ＩＣ
　６：コンデンサ
　７：はんだバンプ
　８：はんだ
　９：第１の樹脂層
　１０：第２の樹脂層
　１００：樹脂封止型モジュール
　１０１：絶縁性基板
　１０２：配線導体
　１０３：封止樹脂層
　１０４：ＩＣチップ
　１０５：電子部品
　１０６：バンプ
　１０７：電極端子

Claims (2)

  1. 　外部電極を備えた基板と、
    　前記基板上に配置され、はんだによって前記基板に実装された電子部品と、
    　前記基板上に配置され、少なくとも前記はんだが埋設された、無機フィラーを含有した熱可塑性樹脂からなる第１の樹脂層と、
    　前記第１の樹脂層の上に配置された、無機フィラーを含有した熱硬化性樹脂からなる第２の樹脂層と、
    　を備えることを特徴とする樹脂封止型モジュール。
  2. 　前記第１の樹脂層を構成する熱可塑性樹脂の軟化温度は、前記はんだの融点以下であることを特徴とする請求項１に記載の樹脂封止型モジュール。
PCT/JP2012/050326 2011-01-12 2012-01-11 樹脂封止型モジュール WO2012096277A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280005128.6A CN103299417B (zh) 2011-01-12 2012-01-11 树脂密封型模块
JP2012552735A JP5892388B2 (ja) 2011-01-12 2012-01-11 樹脂封止型モジュール
US13/940,373 US9583409B2 (en) 2011-01-12 2013-07-12 Resin sealed module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011003940 2011-01-12
JP2011-003940 2011-01-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/940,373 Continuation US9583409B2 (en) 2011-01-12 2013-07-12 Resin sealed module

Publications (1)

Publication Number Publication Date
WO2012096277A1 true WO2012096277A1 (ja) 2012-07-19

Family

ID=46507175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050326 WO2012096277A1 (ja) 2011-01-12 2012-01-11 樹脂封止型モジュール

Country Status (4)

Country Link
US (1) US9583409B2 (ja)
JP (1) JP5892388B2 (ja)
CN (1) CN103299417B (ja)
WO (1) WO2012096277A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN103681521A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于芯片卡的半导体壳体
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
JP2014187124A (ja) * 2013-03-22 2014-10-02 Fujitsu Ltd 熱電素子搭載モジュール及びその製造方法
JP2017168370A (ja) * 2016-03-17 2017-09-21 本田技研工業株式会社 燃料電池用樹脂枠付き段差ｍｅａ及びその製造方法
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
JP2020004762A (ja) * 2018-06-25 2020-01-09 株式会社村田製作所 回路基板、回路基板の製造方法
JP2021009949A (ja) * 2019-07-02 2021-01-28 日亜化学工業株式会社 発光装置及びその製造方法
JP7488009B2 (ja) 2020-05-19 2024-05-21 Fdk株式会社 樹脂封止モジュール、及び樹脂封止モジュールの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
JP6470938B2 (ja) * 2014-10-06 2019-02-13 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP2018019054A (ja) * 2016-07-15 2018-02-01 住友ベークライト株式会社 封止用フィルムおよび封止用フィルム被覆電子部品搭載基板
US10475775B2 (en) * 2016-08-31 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
JP7071860B2 (ja) 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路
CN109192705B (zh) * 2018-09-12 2021-03-16 京东方科技集团股份有限公司 集成电路封装结构及封装方法
WO2020183945A1 (ja) * 2019-03-13 2020-09-17 株式会社クラレ 空間充填材および空間充填構造体、ならびにそれらの使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114431A (ja) * 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
JP2001308230A (ja) * 2000-04-25 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012577A (ja) * 1998-06-24 2000-01-14 Jsr Corp 半導体装置およびその製造方法
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
JP4001778B2 (ja) * 2002-06-07 2007-10-31 太陽誘電株式会社 回路モジュール及びその製造方法
JP4073830B2 (ja) 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法
JP2005072187A (ja) 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
JP4283741B2 (ja) * 2004-07-26 2009-06-24 株式会社日立製作所 樹脂モールド型モジュールとその製造方法
JP2006120838A (ja) * 2004-10-21 2006-05-11 Denso Corp 半導体装置
JP4487883B2 (ja) 2005-08-03 2010-06-23 パナソニック株式会社 電子部品内蔵モジュールの製造方法
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
CN101371353B (zh) * 2006-01-25 2011-06-22 日本电气株式会社 电子装置封装体、模块以及电子装置
CN102790018A (zh) * 2006-12-05 2012-11-21 住友电木株式会社 半导体封装件、芯层材料、积层材料及密封树脂组合物
EP2141972B1 (en) * 2007-05-02 2014-04-02 Murata Manufacturing Co. Ltd. Component-incorporating module and its manufacturing method
US20090091021A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
JP2010283215A (ja) * 2009-06-05 2010-12-16 Nec Corp 電子装置および電子装置を製造する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114431A (ja) * 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
JP2001308230A (ja) * 2000-04-25 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681521A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于芯片卡的半导体壳体
CN103681521B (zh) * 2012-09-25 2017-01-04 英飞凌科技股份有限公司 用于芯片卡的半导体壳体
WO2014112167A1 (ja) * 2013-01-16 2014-07-24 株式会社村田製作所 モジュールおよびその製造方法
JPWO2014112167A1 (ja) * 2013-01-16 2017-01-19 株式会社村田製作所 モジュールおよびその製造方法
JP2014187124A (ja) * 2013-03-22 2014-10-02 Fujitsu Ltd 熱電素子搭載モジュール及びその製造方法
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
JP2017168370A (ja) * 2016-03-17 2017-09-21 本田技研工業株式会社 燃料電池用樹脂枠付き段差ｍｅａ及びその製造方法
WO2018110383A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
JPWO2018110383A1 (ja) * 2016-12-15 2019-10-24 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
US10660227B2 (en) 2016-12-15 2020-05-19 Murata Manufacturing Co., Ltd. Electronic module and method of manufacturing electronic module
JP2020004762A (ja) * 2018-06-25 2020-01-09 株式会社村田製作所 回路基板、回路基板の製造方法
JP2021009949A (ja) * 2019-07-02 2021-01-28 日亜化学工業株式会社 発光装置及びその製造方法
JP7022285B2 (ja) 2019-07-02 2022-02-18 日亜化学工業株式会社 発光装置及びその製造方法
JP7488009B2 (ja) 2020-05-19 2024-05-21 Fdk株式会社 樹脂封止モジュール、及び樹脂封止モジュールの製造方法

Also Published As

Publication number Publication date
US9583409B2 (en) 2017-02-28
JP5892388B2 (ja) 2016-03-23
CN103299417B (zh) 2016-10-19
CN103299417A (zh) 2013-09-11
JPWO2012096277A1 (ja) 2014-06-09
US20130300002A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5892388B2 (ja) 樹脂封止型モジュール
JP6083152B2 (ja) 配線基板及び配線基板の製造方法
US7450395B2 (en) Circuit module and circuit device including circuit module
US10679916B2 (en) Circuit module and manufacturing method thereof
JP6489965B2 (ja) 電子部品装置及びその製造方法
US8274153B2 (en) Electronic component built-in wiring substrate
JP2014045051A (ja) 電子部品内蔵基板及びその製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP2009105209A (ja) 電子装置及びその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20090246918A1 (en) Method of manufacturing semiconductor device
JP2008210920A (ja) 熱伝導基板とその製造方法及び回路モジュール
JP2013004648A (ja) 半導体パッケージの製造方法
JP2012114276A (ja) 樹脂封止型モジュールおよびその製造方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP5715002B2 (ja) 回路基板の製造方法、半導体パワーモジュールの製造方法
JP2018018910A (ja) 配線基板
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2004146656A (ja) 多層配線基板及びその製造方法
JPH1187386A (ja) 半導体装置及びその製造方法及び基板フレーム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12734564

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012552735

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12734564

Country of ref document: EP

Kind code of ref document: A1