JP4487883B2 - 電子部品内蔵モジュールの製造方法 - Google Patents

電子部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP4487883B2
JP4487883B2 JP2005224865A JP2005224865A JP4487883B2 JP 4487883 B2 JP4487883 B2 JP 4487883B2 JP 2005224865 A JP2005224865 A JP 2005224865A JP 2005224865 A JP2005224865 A JP 2005224865A JP 4487883 B2 JP4487883 B2 JP 4487883B2
Authority
JP
Japan
Prior art keywords
electronic component
component built
adhesive layer
electrode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005224865A
Other languages
English (en)
Other versions
JP2007042829A (ja
Inventor
大輔 櫻井
法人 塚原
茂昭 酒谷
和宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005224865A priority Critical patent/JP4487883B2/ja
Publication of JP2007042829A publication Critical patent/JP2007042829A/ja
Application granted granted Critical
Publication of JP4487883B2 publication Critical patent/JP4487883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、広範な電子機器に用いられ、特に、携帯電話、ＰＤＡなどのモバイル端末、デジタルカメラ、デジタルビデオカメラ、ウエアラブル機器などの小型・薄型が要求される電子機器や非接触ＩＣカード、ＳＤカードなどのメモリカードに用いられる電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法に関する。
近年、携帯電話などの電子機器の小型化・薄型化・高機能化が急速に進んでおり、それにともなって、電子機器内で使用される、例えば半導体などの能動素子、チップコンデンサ、チップ抵抗などの受動素子などの電子部品の小型化も進んでいる。それにともなって、電子部品が搭載される実装基板モジュールには、さらなる高密度化、小型化、薄型化が要求されている。
しかし、電子部品を基板上に配置する、いわゆる従来の２次元的な実装方法では、高密度実装の限界に近づきつつある。さらに、２次元的に電子部品を実装した基板上で配線を引き回すには配線距離が長くなるため、電気信号の高速伝送、耐ノイズ性などの要求に応えられなくなってきている。そのような中、さらなる高密度化・小型化・薄型化・高速伝送・耐ノイズ性への要望に応えるため、例えば複数個の半導体素子やチップ部品などの電子部品を基板に埋め込み３次元的に最短距離で配線する電子部品内蔵モジュールが開発されている。そして、これらの電子部品内蔵モジュールに対しても、搭載する部品個数の増加や配線の狭ピッチ化への要望が強くなりつつある。
図６は、従来の電子部品内蔵モジュールの製造方法を説明する工程図である。
まず、図６（ａ）に示すように、例えばガラスエポキシ樹脂などからなる絶縁性基材２００の上に、形成された銅箔などをフォトリソグラフィー技術を用いて所定の配線層２１０を形成する。
つぎに、図６（ｂ）に示すように、絶縁性基材２００の上に、電子部品の固定と耐湿信頼性を確保するために、封止樹脂層２２０を所定の膜厚でコーティングする。
つぎに、図６（ｃ）に示すように、例えばＩＣチップ２３０や超小型の電子部品２４０などを封止樹脂層２２０上に配置し、その内部に押圧して埋設する。
つぎに、図６（ｄ）に示すように、配線層２１０と、ＩＣチップ２３０の電極端子であるアルミニウム電極（図示せず）上に形成したバンプと呼ばれる電極２５０や電子部品２４０の電極端子２６０とを接続させる。そして、封止樹脂層２２０を熱硬化させ絶縁層２７０としていた。
しかし、上記電子部品を埋設する際に、封止樹脂層が流動し、図６（ｅ）に示すように、搭載した電子部品の配置位置がずれる。また、さらなる高密度実装・配線パターンの狭ピッチ化が進むにつれ、内蔵される電子部品の個数が増え、それらの隣接間距離が狭くなるため、電子部品の電極端子と配線パターンとの位置合わせが困難となり、特に量産において、大きな課題であった。
そこで、上記課題を改善するために、電極を形成したＩＣチップを予め個別に絶縁性基材の所定の位置に接着剤を用いて接着したものを、封止樹脂層に埋設する方法が開示されている（例えば、特許文献１参照）。その方法により、封止樹脂層においてＩＣチップ間の位置精度を良好に保てることが示されている。
特開昭６２−２３００２７号公報
しかしながら、特許文献１における電子部品内蔵モジュールでは、ＩＣチップを絶縁性基材の所定の位置に接着剤を用いて接着した後、封止樹脂層内に埋設している。この場合、接着剤はほぼＩＣチップと同等の面積でＩＣチップと絶縁性基材との間にのみ形成され、電子部品が搭載されていない場所では、封止樹脂層と絶縁性基材が直接接触する状態である。
ここで、この封止樹脂層には、ＩＣチップを埋設する工程において、液体または粘性流体として挙動するためにＩＣチップを埋設するだけの流動性が必要である。また、硬化後は、後工程のリフロー工程や使用環境・信頼性（例えば、高温放置、熱衝撃、吸湿）評価などで、剥離・破裂（例えば、ポップコーン現象）を発生させないような封止樹脂層と絶縁性基材間およびＩＣチップと絶縁性基材間の高い接着強度が必要である。
その結果、例えば流動性やＩＣチップと封止樹脂層間の接着強度のみを重視して材料選択すると、封止樹脂層と絶縁性基材間の接着強度が確保できず、耐湿性などの信頼性が低下するという課題があった。そのため、このような要求性能を両立させる封止樹脂層の材料を設計または選定するには、多くの時間を要するとともに、安価な封止樹脂層材料の使用が制限されるという課題もあった。
さらに、製造においては、接着剤を所定の位置にディスペンサーなどを用いて、電子部品毎、または電子部品の面積が大きい場合には電子部品当たり数点の塗布が必要となるため、生産性の向上に課題もあった。
本発明は上記課題を解決するためになされたもので、搭載する多数の電子部品の埋め込み位置精度を向上させるとともに、絶縁層（従来例では封止樹脂層に相当）の材料の選択範囲を広げ、さらに耐湿信頼性や絶縁性基材との接着強度を向上させることを目的とする。
上述したような課題を解決するために、本発明の電子部品内蔵モジュールは、少なくとも一方の面全面に接着層を備えた絶縁性基材と、一方の面に少なくとも電極を有する複数の電子部品と、電子部品を覆うように形成された絶縁層とを備え、電子部品の他方の面が接着層を介して絶縁性基材の所定の位置に固着されるとともに、少なくとも電子部品の電極の表面を絶縁層から露出させた構成を有する。
さらに、接着層は、少なくとも紫外線硬化性樹脂、熱硬化性樹脂および熱可塑性樹脂の１種以上を含んでいてもよい。
このような構成によれば、搭載する多数の電子部品の実装位置精度を向上させるとともに、絶縁層材料の選択範囲を広げ、耐湿信頼性や絶縁性基材との接着強度を向上させる電子部品内蔵モジュールを実現できる。さらに、配線層が形成された別の実装基板に、露出させた電極を介して接続できるので、汎用性の高い電子部品内蔵モジュールが得られる。
また、本発明の電子部品内蔵基板は、上記電子部品内蔵モジュールの表面に露出した電極と電気的に接続する配線パターンを設けた構成を有する。
このような構成によれば、耐湿信頼性や絶縁性基材との接着強度が向上するとともに、微細な配線パターンを備えた電子部品内蔵基板を実現できる。
また、本発明の電子部品内蔵モジュールの製造方法は、絶縁性基材の少なくとも一方の面全面に接着層を形成する工程と、一方の面に少なくとも電極を有する複数の電子部品の他方の面を接着層を介して絶縁性基材の所定の位置に固着する工程と、少なくとも電極の表面は露出させて電子部品を埋設する絶縁層を形成する工程とを含む。
このような製造方法によれば、複数の電子部品の実装位置精度に優れ、耐湿信頼性や接着強度を向上させた電子部品内蔵モジュールを、安価に製造することが実現できる。
さらに、絶縁層を形成する工程は、電極に当接させた注入用治具と絶縁性基材とで形成される空間に封止樹脂を注入する工程を含んでいてもよい。
このような製造方法によれば、電子部品を固定した後、所定の空間に封止樹脂を注入し硬化させるので、簡易な方法により所定の形状で一括に安価に製造することができる。
さらに、電子部品の電極の表面をクリーニングする工程を含んでいてもよい。
このような製造方法によれば、電子部品の電極の表面がクリーニングされるので、別の回路基板や実装基板などの配線との接続不良を低減することができる。
また、本発明の電子部品内蔵基板の製造方法は、絶縁性基材の少なくとも一方の面全面に接着層を形成する工程と、一方の面に少なくとも電極を有する複数の電子部品の他方の面を接着層を介して絶縁性基材の所定の位置に固着する工程と、少なくとも電極の表面は露出させて電子部品を埋設する絶縁層を形成する工程と、絶縁層の表面上に電極と接続する配線パターンを形成する工程とを含む。
このような製造方法によれば、複数の電子部品の実装位置精度、耐湿信頼性や接着強度を向上させるとともに、微細な配線パターンを有する電子部品内蔵基板を安価に製造することができる。
さらに、絶縁層を形成する工程が、電極に当接させた注入用治具と絶縁性基材とで形成される空間に封止樹脂を注入する工程を含んでいてもよい。
このような製造方法によれば、電子部品を固定した後、所定の空間に封止樹脂を注入し硬化させるので、簡易な方法により所定の絶縁層の形状で一括に安定して安価に製造することができる。
さらに、電子部品の電極の表面をクリーニングする工程を含んでいてもよい。
このような製造方法によれば、電子部品の電極の表面がクリーニングされ、配線パターンが形成されるので、電極と配線パターンとの接続不良を低減することができる。
なお、以上に述べた各構成は、本発明の趣旨を逸脱しない限り、互いに組み合わせることが可能である。
本発明の電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法によれば、電子部品の実装位置精度を向上させるとともに、絶縁層の材料の選択範囲を広げ、さらに耐湿信頼性や絶縁性基材との接着強度を向上させることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態における電子部品内蔵モジュールの構成を示す概略断面図である。
図１に示すように、電子部品内蔵モジュールは、例えば樹脂基板などからなる絶縁性基材１０の少なくとも一方の面の面全体に、例えば熱硬化性や紫外線硬化性などの接着剤で形成される接着層２０を有する。そして、一方の面にアルミニウムなどの電極端子（図示せず）上に形成した突起電極５０（一般に、バンプと称され、金やアルミニウムなどからなるものである）を有するＩＣチップなどの能動素子３０や電極端子（例えば、錫メッキなどからなる）６０を有するチップ部品（例えば０．６ｍｍ×０．３ｍｍなどの大きさを有する）や薄型あるいはシート状の受動素子４０などの電子部品が接着層２０の上に接着され固定されている。
このとき、電子部品は、絶縁性基材１０の所定の位置に、狭ピッチの間隔で配置されるとともに、能動素子３０はフェースアップ方向で、受動素子４０の他方の面が接着層２０の上に接着固定される。
なお、以降では能動素子と受動素子を総称するときには電子部品と記載し、突起電極５０および電極端子６０を総称するときには電極と記載する。
さらに、少なくとも能動素子３０の突起電極５０や受動素子４０の電極端子６０の表面は露出させて、絶縁性基材１０の電子部品の周囲の接着層２０の上を封止樹脂で全体をモールドし、例えば７０μｍ〜２００μｍ程度の厚みの絶縁層７０が設けられる。なお、絶縁層７０の厚みは、上記値に限られず、能動素子３０とその突起電極５０の厚みの合計または受動素子４０とその電極端子６０の厚みの合計などにより決まるものである。
ここで、絶縁層７０は、電子部品を気密封止することにより、水分や蒸気などに対する耐湿信頼性を向上させる。さらに、絶縁層７０は、少なくとも絶縁性基材１０の上の接着層２０に電子部品を固着固定し、かつ接着層２０を介して絶縁性基材１０と接着することにより接着強度を向上させる役割を有する。また、絶縁層７０は、絶縁性基材１０の面全体に接着層２０を介して形成されるので、絶縁層７０の材料として、絶縁性基材１０との接着強度に優れる材料だけでなく、接着層２０との接着強度に優れる材料などから任意に選択することができる。つまり、接着層２０によって、絶縁層７０と絶縁性基材１０との接着強度を確保できるため、絶縁層７０には、電子部品の気密封止性に優れた材料を選択することができるものである。
その結果、従来のように絶縁性基材を直接モールドし、電子部品を封止する場合の封止樹脂層の材料よりも、その選択範囲が広がるとともに、接着強度や耐湿信頼性などの性能に優れ、かつ安価な材料を用いることが可能となる。
なお、絶縁性基材としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰＥ（ポリフェニレンエーテル）、ＰＥＮ（ポリエチレンナフタレート）、ＢＴレジン（ビスマレイミドトリアジン）、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂などの樹脂材料が用いられる。さらに、樹脂材料に無機質材料を複合化させた絶縁性基材を用いることもできる。その場合、樹脂材料と複合化される無機質材料としては、ガラス繊維の織布や不織布などのほか、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ホウ酸アルミニウムなどのフィラーを添加した複合材料を用いることができる。
また、接着層としては、例えばエポキシ樹脂系、ポリウレタン系、反応性アクリル系、紫外線硬化型やシリコーン系などを、絶縁性基材および絶縁層との接着強度に優れる材料を組み合わせて用いることができる。
また、絶縁層としては、例えばエポキシ樹脂系やシリコーン系などに、フェノール樹脂、有機酸無水物、アミンや硬化促進剤などの硬化剤を混合して用いられる。さらに、熱硬化型や紫外線硬化型のものを用途に応じて用いることもできる。
そして、接着層は絶縁性基材との必要な接着強度に応じて、また絶縁層は接着層および電子部品とに必要な接着強度や気密性に応じて、上記材料群などから最適なものを任意に選択して組み合わせて用いることができる。
本発明の第１の実施の形態によれば、電子部品を絶縁性基材の所定の位置の接着層上に、個別または一括で固着配置するため、絶縁層を形成するときにおいて、電子部品の配置位置がずれることがない。さらに、絶縁性基材に、同じ程度の厚みを有する、複数個のＩＣチップや異種形状の超小型・薄型あるいはシート状のデバイスなどの電子部品を、狭ピッチ間隔で混載しても、接着層により安定して固定配置することができる。
また、接着層を介して、絶縁性基材と絶縁層を接着できるため、絶縁層の材料の選択範囲が広がるとともに、必要な耐湿信頼性や接着強度に応じた絶縁層の材料を選択することができる。その結果、実装する電子部品などの位置ずれがなく、信頼性に優れた電子部品内蔵モジュールを実現できる。
以下に、本発明の第１の実施の形態における電子部品内蔵モジュールの製造方法について、図２を用いて説明する。
図２は、本発明の第１の実施の形態における電子部品内蔵モジュールの製造方法の一例を説明する工程図である。図２において、図１と同じ構成要素については同じ符号を用い説明を省略する。
まず、図２（ａ）に示ように、例えばＰＥＴなどからなる絶縁性基材１０を準備する。
つぎに、図２（ｂ）に示すように、絶縁性基材１０の少なくとも一方の面に、例えばエポキシ樹脂などの熱硬化性樹脂や紫外線硬化樹脂を主成分とする接着剤を一定の膜厚で塗布あるいは転写により、例えば５μｍ〜２０μｍ程度の厚みを有する接着層２０を形成する。
つぎに、図２（ｃ）に示すように、一方の面に突起電極５０を有するＩＣチップなどの能動素子３０や電極端子６０を有する超小型のシート状またはチップ状の受動素子４０などの電子部品の他方の面をフェースアップ方向で、接着層２０を介して絶縁性基材１０の所定の位置に、個別に望ましくは一括に配置し実装する。そして、接着層２０を、その材料の特性に応じた硬化温度での加熱あるいは紫外線の照射などにより硬化させるとともに、電子部品を接着層２０に固着する。このとき、電子部品の実装位置がずれないように、接着剤塗布後、熱や紫外線でタック性を持たせた後、電子部品を接着層に仮固着し、以降で述べる絶縁層の硬化工程と同時に接着層を加熱硬化または紫外線により硬化させてもよい。
なお、上記では、接着層として接着剤を塗布する例で説明したが、シート状の接着剤を用いて、絶縁性基材の一方の面に貼り付けて接着層としてもよい。これにより、接着層の形成時間の短縮や厚みの均一な接着層により凹凸のない状態で電子部品を実装することができる。
つぎに、図２（ｄ）に示すように、絶縁性基材１０に形成した接着層２０の上に、少なくとも能動素子３０の突起電極５０や受動素子４０の電極端子６０の表面は露出させて、例えばエポキシ樹脂などからなる封止樹脂で全体をモールドする。そして、封止樹脂を硬化させて能動素子３０の突起電極５０や受動素子４０などの電子部品を埋設する絶縁層７０を形成する。
なお、接着層や絶縁層が、例えばアクリレート系の紫外線硬化樹脂を主成分とする場合、高圧水銀ランプで積算光量４００ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２程度の条件で行われる。
ここで、封止樹脂のモールドの方法としては、シート状の封止樹脂を電子部品の電極が露出するように圧入して埋設することにより行うことができる。ここで、シート状の封止樹脂の材料としては、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＥＴＧ（ポリエステルテレフタレートグリコールモディファイド）、熱可塑ポリイミドなどの熱可塑性フィルムやエポキシ樹脂、アクリル樹脂などを用いることができる。
また、封止樹脂を電子部品を覆うように全面に塗布し硬化させた後、電子部品の電極を露出させるために、封止樹脂の表面を研磨して絶縁層を形成してもよい。また、電極の表面の、例えば封止樹脂などの残渣を、例えばエッチング、プラズマなどのクリーニング処理やレーザなどにより除去してもよい。これにより、さらに接続信頼性に優れた電子部品内蔵モジュールが得られる。
本発明の第１の実施の形態の製造方法によれば、電子部品を絶縁性基材の所定の位置の接着層上に実装し固着させるため、絶縁層などの形成工程において封止樹脂の流動による電子部品の実装位置ずれが発生しない。そのため、電子部品を、狭ピッチ間隔で混載し、実装密度が向上した電子部品内蔵モジュールを作製することができる。
以下に、上記製造方法で作製した電子部品内蔵モジュールの具体例について簡単に説明する。
まず、絶縁性基材として、全面に２０μｍ厚の接着層を形成したＰＥＮフィルム（１００ｍｍ×８０ｍｍ、１００μｍ厚）を用いた。つぎに、接着層上に、８０μｍの厚みを有する、２ｍｍ□、６ｍｍ□、１０ｍｍ□のＩＣチップと、チップコンデンサ（０．４ｍｍ×０．２ｍｍ）やチップ抵抗（０．４ｍｍ×０．２ｍｍ）などの電子部品をそれぞれ、４個、８個、１０個実装した試料を作製した。そして、各試料を、エポキシ樹脂で封止し絶縁層を形成することにより電子部品を内蔵した電子部品内蔵モジュールを作製した。
このとき、電子部品間の位置ずれ量は、＋／−３０μｍ以内で、位置ずれの小さい電子部品実装モジュールが得られた。
また、上記電子部品内蔵モジュールに対して、吸湿リフロー試験や環境信頼性評価を行った。吸湿リフロー試験として、８５℃・８５％ＲＨの環境下に１６８時間放置後、ピーク温度２４０℃のリフローを実施したが、破裂、剥離などは観察されなかった。また、熱衝撃試験として、−４０℃・３０分、８５℃・３０分の５００回の繰り返し後においても、剥離などは見られなかった。さらに、高温高湿試験として、６０℃・９０％ＲＨ、５００時間後においても、同様に剥離などは見られなかった。
上記結果から、本発明の第１の実施の形態における電子部品内蔵モジュールは、高い接着強度と実装位置ずれの少ないものであることが確認された。
（第２の実施の形態）
図３は、本発明の第２の実施の形態における電子部品内蔵基板の構成を示す概略断面図である。図３において、図１と同じ構成要素については同じ符号を用い説明を省略する。
つまり、図１に示す電子部品内蔵モジュールから露出させた電極と接続する配線パターンを、絶縁層の表面に形成して電子部品内蔵基板とするものである。
図３において、電子部品内蔵基板は、図１の電子部品内蔵モジュールの絶縁層７０に埋設された能動素子３０の突起電極５０および受動素子４０の電極端子６０の露出面と接続する配線パターン８０を有している。そして、配線パターン８０は、例えば銅などの金属箔や金属膜、スパッタリング、金属メッキ膜などによる金属電極層のエッチングによるパターン形成や、導電性ペーストを用いたインクジェット、ディスペンス描画、スクリーン印刷、グラビア印刷あるいは転写などにより形成される。
本発明の第２の実施の形態によれば、絶縁層の表面に電子部品内蔵モジュールから露出させた電子部品の電極と接続する配線パターンを設けることにより、薄型の電子部品内蔵基板を実現できる。
以下に、本発明の第２の実施の形態における電子部品内蔵基板の製造方法について、図４を用いて説明する。
図４は、本発明の第２の実施の形態における電子部品内蔵基板の製造方法の一例を説明する工程図である。図４において、図３と同じ構成要素については同じ符号を用い説明を省略する。
本発明の第２の実施の形態は、絶縁層の表面上に電極と接続する配線パターンを形成する工程を有する点で第１の実施の形態とは異なるものである。
まず、図４（ａ）に示ように、例えばＰＥＴなどからなる絶縁性基材１０を準備する。
つぎに、図４（ｂ）に示すように、絶縁性基材１０の少なくとも一方の面に、例えばエポキシ樹脂などの熱硬化性樹脂や紫外線硬化樹脂を主成分とする接着剤を一定の膜厚で塗布あるいは転写することにより接着層２０を形成する。
つぎに、図４（ｃ）に示すように、一方の面に突起電極５０を有するＩＣチップなどの能動素子３０や電極端子６０を有する超小型のシート状またはチップ状の受動素子４０などの電子部品の他方の面をフェースアップ方向で、接着層２０を介して絶縁性基材１０の所定の位置に、個別に望ましくは一括に配置し実装する。そして、接着層２０を、その材料の特性に応じた硬化温度での加熱あるいは紫外線の照射などにより硬化させるとともに、電子部品を接着層２０に固着する。このとき、電子部品の実装位置がずれない場合には、まず電子部品を接着層に仮固着し、以降で述べる絶縁層の硬化工程と同時に接着層を加熱硬化または紫外線硬化させてもよい。
なお、上記では、接着層として接着剤を塗布する例で説明したが、シート状の接着剤を用いて、絶縁性基材の一方の面に貼り付けて接着層としてもよい。これにより、接着層の形成時間の短縮化や厚みの均一な接着層により凹凸のない状態で電子部品を実装することができる。
つぎに、図４（ｄ）に示すように、絶縁性基材１０に形成した接着層２０の上に、少なくとも能動素子３０の突起電極５０や受動素子４０の電極端子６０の表面は露出させて、例えばエポキシ樹脂などからなる封止樹脂で全体をモールドする。そして、封止樹脂を硬化させて電子部品を埋設する絶縁層７０を形成する。
なお、接着層や絶縁層が、例えばエポキシ樹脂を主成分とする場合では、加熱温度１３０℃、加熱時間１分程度の条件で行われる。また、封止樹脂のモールドの方法としては、第１の実施の形態で述べた方法と同様な方法で行うことができる。
つぎに、図４（ｅ）に示すように、能動素子３０の突起電極５０および受動素子４０の電極端子６０と接続する配線パターン８０を形成する。そして、配線パターン８０の形成方法としては、例えば銅などの金属箔や金属膜、金属メッキ膜などによる金属電極層のエッチングによるパターン形成や、スクリーン印刷あるいは転写などにより行うことができる。
本発明の第２の実施の形態の製造方法によれば、絶縁層の表面に電子部品内蔵モジュールから露出させた電子部品の電極と接続する配線パターンを形成することにより、薄型の電子部品内蔵基板を容易に作製できる。
（第３の実施の形態）
以下に、本発明の第３の実施の形態における電子部品内蔵モジュールおよび電子部品内蔵基板の製造方法について、図５を用いて説明する。
図５は、本発明の第３の実施の形態における電子部品内蔵モジュールおよび電子部品内蔵基板とその製造方法の一例を説明する工程図である。図５において、図２および図４と同じ構成要素については同じ符号を用い説明を省略する。
本発明の第３の実施の形態は、絶縁層を形成する工程が、電極に当接させた注入用治具と絶縁性基材とで形成される空間に封止樹脂を注入する工程を有する点で第１の実施の形態および第２の実施の形態とは異なるものである。
まず、図５（ａ）に示すように、例えばＰＥＴなどからなる絶縁性基材１０を準備する。
つぎに、図５（ｂ）に示すように、絶縁性基材１０の少なくとも一方の面に、例えばエポキシ樹脂などの熱硬化性樹脂や紫外線硬化樹脂を主成分とする接着剤を一定の膜厚で塗布あるいは転写することにより接着層２０を形成する。
つぎに、図５（ｃ）に示すように、一方の面に突起電極５０を有する能動素子３０や電極端子６０を有するチップ状の受動素子４０などの電子部品の他方の面をフェースアップ方向で、接着層２０を介して絶縁性基材１０の所定の位置に、個別に望ましくは一括に配置し実装する。そして、接着層２０を、その材料の特性に応じた硬化温度での加熱あるいは紫外線の照射などにより硬化させるとともに、電子部品を接着層２０に固着する。
つぎに、図５（ｄ）に示すように、能動素子３０の突起電極５０および受動素子４０の電極端子６０の先端に注入用治具１００を当接させる。そして、注入装置１２０を用いて、封止樹脂１１０を、注入用治具１００と絶縁性基材１０とで形成される空間内に、その側面から注入する。このとき、封止樹脂は、毛細管現象や注入側以外で吸引（図示せず）することにより、空間内に注入される。なお、吸引は、気泡のない絶縁層を効率よく形成することができるため好ましいものである。さらに、この状態で封止樹脂を硬化することにより、絶縁層７０が形成される。
なお、この場合には、注入用治具１００の表面に離型剤などを塗布することが好ましく、これによって、封止樹脂の硬化後の注入治具の剥離が容易にできる。
また、個別の電子部品内蔵モジュールを形成する場合には、図示しないが、注入用治具１００とともに、絶縁性基材１０を型枠内に設置した状態で封止樹脂を注入し、注入用治具１００を外して封止樹脂を硬化させて絶縁層を形成することもできる。なお、大規模の絶縁性基材に複数の電子部品内蔵モジュールを作製する場合には、型枠を用いずに注入用治具で絶縁層を形成した後、個別にダイシングソーなどにより分離してもよい。
つぎに、図５（ｅ）に示すように、注入用治具１００を外すことにより、電子部品内蔵モジュールが得られる。
さらに、図５（ｆ）に示すように、能動素子３０の突起電極５０や受動素子４０の電極端子６０と接続する配線パターン８０を、例えば金属箔のエッチングや導電性ペーストなどのスクリーン印刷により形成する。これにより、絶縁層７０の表面に配線パターン８０を備えた電子部品内蔵基板が得られる。
本発明の第３の実施の形態によれば、上述の実施の形態と同様の効果が得られるとともに、電子部品の電極の表面に封止樹脂などの残渣が残りにくいため、簡単な工程で電極を露出させることができる。なぜなら、封止樹脂の注入時には、電極の表面が注入用治具に当接されているからである。
また、注入用治具により絶縁層の表面の凹凸を小さくできるため、電子部品内蔵基板の配線パターンを信頼性よく形成することができる。
なお、各実施の形態において、接着層として接着剤を用いて形成する例で説明したが、本発明はこれに限られない。例えば、接着フィルムを絶縁性基材の面に貼り付けてもよい。これにより、安価な方法で接着層を形成することができる。
また、少なくとも電子部品の電極および電極端子の表面は露出するように、絶縁層を形成する工程を例に説明したが、本発明はこれに限られない。例えば、絶縁層を形成した後、電子部品の電極の表面を、エッチングやプラズマなどにより、クリーニング処理する工程を備えてもよい。これにより、電子部品の電極の表面がクリーニングされるので、配線パターンの形成や別の配線回路または実装基板などの配線との接続不良を低減することができる。
以上で述べたように、本発明によれば、複数の電子部品を、狭ピッチ間隔で実装しても、実装位置がずれない電子部品内蔵モジュールを実現できる。そのため、電子部品の電極と接続される狭ピッチの配線パターンを有する電子部品内蔵基板を実現できる。
本発明における電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法は、薄型で、高い実装密度が要望される電子機器において有用である。
本発明の第１の実施の形態における電子部品内蔵モジュールの構成を示す概略断面図 本発明の第１の実施の形態における電子部品内蔵モジュールの製造方法の一例を説明する工程図 本発明の第２の実施の形態における電子部品内蔵基板の構成を示す概略断面図 本発明の第２の実施の形態における電子部品内蔵基板の製造方法の一例を説明する工程図 本発明の第３の実施の形態における電子部品内蔵モジュールおよび電子部品内蔵基板とその製造方法の一例を説明する工程図 従来の電子部品内蔵モジュールの製造方法を説明する工程図
符号の説明
１０ 絶縁性基材
２０ 接着層
３０ 能動素子
４０ 受動素子
５０ 突起電極
６０ 電極端子
７０ 絶縁層
８０ 配線パターン
１００ 注入用治具
１１０ 封止樹脂
１２０ 注入装置

Claims (3)

  1. 樹脂フィルム基材の少なくとも一方の面全面に接着層を形成する工程と、
    一方の面に少なくとも電極を有する複数の電子部品の他方の面を前記接着層を介して前記フィルム基材の所定の位置に固着する工程と、
    シート状の封止樹脂を前記複数の電子部品の電極が露出するように圧入して埋設する工程と、
    を含むことを特徴とする電子部品内蔵モジュールの製造方法。
  2. 前記接着層が接着フィルムである請求項１記載の電子部品内蔵モジュールの製造方法。
  3. 前記複数の電子部品は、受動素子である請求項１または２に記載の電子部品内蔵モジュールの製造方法。
    ある。
JP2005224865A 2005-08-03 2005-08-03 電子部品内蔵モジュールの製造方法 Expired - Fee Related JP4487883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005224865A JP4487883B2 (ja) 2005-08-03 2005-08-03 電子部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224865A JP4487883B2 (ja) 2005-08-03 2005-08-03 電子部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2007042829A JP2007042829A (ja) 2007-02-15
JP4487883B2 true JP4487883B2 (ja) 2010-06-23

Family

ID=37800542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224865A Expired - Fee Related JP4487883B2 (ja) 2005-08-03 2005-08-03 電子部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4487883B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235312B2 (ja) * 2007-02-22 2013-07-10 サンデン株式会社 インバータ一体型電動圧縮機の製造方法
TWI452083B (zh) 2008-10-21 2014-09-11 Ajinomoto Kk Thermosetting resin composition
JP5892388B2 (ja) 2011-01-12 2016-03-23 株式会社村田製作所 樹脂封止型モジュール
CA2935372C (en) * 2014-01-06 2023-08-08 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
CN107530004A (zh) 2015-02-20 2018-01-02 Mc10股份有限公司 基于贴身状况、位置和/或取向的可穿戴式设备的自动检测和构造
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
JP6691816B2 (ja) * 2016-05-18 2020-05-13 東京応化工業株式会社 封止体の製造方法
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader

Also Published As

Publication number Publication date
JP2007042829A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4487883B2 (ja) 電子部品内蔵モジュールの製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US9773766B2 (en) Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US20080093115A1 (en) Interposer, electrical package, and contact structure and fabricating method thereof
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
TWI454199B (zh) 印刷電路板之製造方法
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
US20080264899A1 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US20180177045A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
US9293438B2 (en) Method for making electronic device with cover layer with openings and related devices
JPWO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
US9105616B2 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US20100059876A1 (en) Electronic component package and method of manufacturing the same
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JP4158714B2 (ja) 電子部品実装済基板の製造方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP2008218758A (ja) 電子回路実装構造体
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
KR20030019439A (ko) 반도체장치
US6492715B1 (en) Integrated semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4487883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees