JP4158714B2 - 電子部品実装済基板の製造方法 - Google Patents

電子部品実装済基板の製造方法 Download PDF

Info

Publication number
JP4158714B2
JP4158714B2 JP2004030346A JP2004030346A JP4158714B2 JP 4158714 B2 JP4158714 B2 JP 4158714B2 JP 2004030346 A JP2004030346 A JP 2004030346A JP 2004030346 A JP2004030346 A JP 2004030346A JP 4158714 B2 JP4158714 B2 JP 4158714B2
Authority
JP
Japan
Prior art keywords
electronic component
resin
base material
resin base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004030346A
Other languages
English (en)
Other versions
JP2005223183A (ja
Inventor
大輔 櫻井
法人 塚原
和宏 西川
正浩 小野
郁久 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004030346A priority Critical patent/JP4158714B2/ja
Publication of JP2005223183A publication Critical patent/JP2005223183A/ja
Application granted granted Critical
Publication of JP4158714B2 publication Critical patent/JP4158714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、複数のＩＣチップ等の電子部品を樹脂基材に埋設実装する電子部品実装済基板の製造方法および電子部品実装済基板に関する。
従来の電子部品実装済基板としては、例えば、特許文献１に記載された電子部品実装済基板があった。
図１３は、従来の電子部品実装済基板であるＭＣＭ（マルチチップモジュール）の構成を示す断面図である。図１４は、従来の電子部品実装済基板の製造過程を示す説明図である。
図１３に示すＭＣＭでは、バンプ３１２を形成した半導体素子３１０およびコンデンサ３２０を、電気的絶縁性を有する熱可塑性樹脂で形成されたシート状の熱可塑性樹脂３００に埋設した構成が示されている。
ここで、熱可塑性樹脂３００の厚みは、バンプ３１２および外部電極３２２を熱可塑性樹脂３００の導体回路パターン形成面３０２に露出させる必要から、基本的に半導体素子３１０の厚み以上、半導体素子３１０の厚みとバンプ３１２の高さを合わせた厚み以下に設定されている。
また、従来の電子部品実装済基板の製造は、図１４に示すようにバンプ３１２付の半導体素子３１０、およびコンデンサ３２０が載置された熱可塑性樹脂３００を、熱プレス板３３０、３３２間に挟み、バンプ３１２付の半導体素子３１０およびコンデンサ３２０と、熱可塑性樹脂３００を加熱装置３４０にて加熱しながら、押圧装置３５０にて相対的に押圧して、半導体素子３１０およびコンデンサ３２０を熱可塑性樹脂３００内に押し込み埋設して行われる。
熱可塑性樹脂３００への半導体素子３１０、コンデンサ３２０の上記挿入動作により、図１３に示すように、バンプ３１２の端面３１２ａおよびコンデンサ３２０の外部電極３２２の端面３２２ａ、つまり上記プレス動作によりバンプ３１２および外部電極３２２が熱プレス板３３０に接触した面を熱可塑性樹脂３００の導体回路パターン形成面３０２に露出するように半導体素子３１０およびコンデンサ３２０が、熱可塑性樹脂３００に埋設されるものである。
さらに、従来の電子部品実装済基板として、例えば、非特許文献１に記載された電子部品実装済基板がある。
その作製方法は、まず、実装基板に導体や受動素子を形成する。次に、メサ電極を形成し、ＩＣチップ等を実装基板上に固定する。さらに、ＦＥＰ（ポリフッ化エチレンプロピレン）等の樹脂を加熱プレスすることにより、ＩＣチップを埋設している。そして、ＦＥＰ樹脂をフォトエッチング法等により、ＩＣチップやメサ電極部に対応する電極位置に接続窓を開け、上部導体を形成し導体回路パターン配線するものである。
特開２００２−２８０７４４号公報 「ハイブリッドマイクロエレクトロニクス ハンドブック」社団法人 ハイブリッドマイクロエレクトロニクス協会編 ５１−５２ページ
近年、実装密度の向上やエリアアレイ型のような狭ピッチ電極を有するＩＣチップ等により各電極間の配線パターンが高密度化した電子部品を内蔵した電子部品実装済基板の開発が要望されている。
従来の電子部品実装済基板では、半導体素子やコンデンサ等の電子部品が単独あるいは複数個の場合でも離散的に配置されていたため、電子部品の押し込み時の熱可塑性樹脂の流動による所定位置からのズレは起こりにくかった。また、配線パターンの電極幅や電極ピッチ（例えば１．５ｍｍ程度）が広いために電子部品の位置ズレの許容幅が大きく、以下のような課題は発生していなかった。
例えば、高密度に複数の半導体素子やコンデンサ等の電子部品を同時にあるいは個別に熱可塑性樹脂中に埋設する場合、各電子部品の圧入で押しのけられた熱可塑性樹脂の流動によって、隣接するＩＣチップやコンデンサ等が所定位置からズレる。そのため、半導体素子やコンデンサ等の電極と、その電極と接続する一括に形成される導体回路パターンの位置がズレ、確実な接続ができないという課題がある。また、熱可塑性樹脂の電子部品の押し込みによる流動は、温度、押し込み量やＩＣチップの厚みばらつき等によって変化するため、電子部品間の距離もばらつき、予め流動量を予測して導体回路パターンを設計することも困難である。
この場合、各電子部品のズレた位置に合わせてインクジェット法等で個別に導体回路パターンを形成すれば、上記課題は解決できるが、生産時間を要するため生産性やコスト等、新たな課題が生じる。
さらに、内蔵する電子部品の高さが異なる場合、同時に熱可塑性樹脂中に圧入できない。なぜなら、各電子部品の電極を略同一平面に露出させることができないからである。それを回避するには、電子部品を個別に圧入しなければならないが、高密度に実装する場合、上述したように、最初に位置決めした電子部品が、次の電子部品の圧入時に位置ズレを起こすという課題が発生する。
また、複数の電子部品と同程度の厚みを有する熱可塑性樹脂のシートに電子部品の電極が露出するまで同時に埋設する場合、複数の電子部品の埋設によって押し出される余分な熱可塑性樹脂を収容する空間が必要である。しかし、余分な熱可塑性樹脂は、上下方向が熱プレス等で制限され、かつ熱可塑性樹脂の厚みが電子部品と同程度であるため面内方向に流動する。そのため、余分な熱可塑性樹脂の流動により電子部品が移動し、所定の位置を保つことができない。
さらに、導体等を実装基板に形成する場合、実装基板自体が、近年の装置の小型・薄型化を制限する等の課題もある。
本発明は上記課題を解決するためになされたもので、複数の電子部品の突起状電極と一括形成される導体回路パターンとを位置ズレすることなく精度良く接続できる電子部品実装済基板の製造方法および電子部品実装済基板を提供することを目的とする。
上述の課題を解決するために、本発明の電子部品実装済基板の製造方法および電子部品実装済基板は、少なくとも片面に突起状電極を有する電子部品の高さ以下の厚みを有する第１の樹脂基材に、電子部品の突起状電極の少なくとも表面部が第１の樹脂基材の一方の表面に露出するように突起状電極を形成した面とは反対側の面から電子部品を押圧して圧入する工程と、電子部品を含む第１の樹脂基材上に第２の樹脂基材を形成し、第１の樹脂基材と第２の樹脂基材とで電子部品を内蔵する工程と、第１の樹脂基材の一方の表面上に電子部品の突起状電極と接続される導体回路パターンを形成する工程から電子部品実装済基板を製造するものである。これにより、電子部品の圧入時に押しのけられた第１の樹脂基材が、第１の樹脂基材の厚みと電子部品の高さとの差によって生じる空間に収容される。そして、押しのけられた第１の樹脂基材の流動による隣接電子部品への圧力が低減されるため、電子部品が所定位置に確実に配置される。それにより、電子部品の電極と導体回路パターンとの位置ズレを生じることがなく、確実に接続された電子部品実装済基板を作製できる。
また、少なくとも片面に突起状電極を有する電子部品の高さ以下の厚みを有する第１の樹脂基材に、電子部品の突起状電極の少なくとも表面部が第１の樹脂基材の一方の表面に露出するように突起状電極を形成した面とは反対側の面から電子部品を押圧して圧入する工程と、電子部品を含む第１の樹脂基材上に第２の樹脂基材を形成し、第１の樹脂基材と第２の樹脂基材とで電子部品を内蔵する工程と、第１の樹脂基材と第２の樹脂基材を貫通する導電性の接続部を形成する工程と、第１の樹脂基材の一方の表面上に電子部品の突起状電極と接続される導体回路パターンを形成し、部品内蔵基板を形成する工程と、複数の部品内蔵基板を導電性の接続部を介して電気的に接続し積層する工程から電子部品実装済基板を製造するものである。これにより、配置面積が小さく、実装密度を向上させた電子部品実装済基板を実現できる。
また、第１の樹脂基材の少なくとも電子部品が圧入される面を軟化させ、電子部品の突起状電極を第１の樹脂基材に圧入すると共に、電子部品の突起状電極の形成面を軟化した第１の樹脂基材に熱融着し位置固定した後、電子部品の突起状電極の少なくとも表面部が第１の樹脂基材の一方の表面に露出するように突起状電極を形成した面とは反対面から電子部品を押圧して圧入する工程を導入してもよい。これにより、搬送時等の振動や電子部品と熱プレス機との静電気による電子部品の位置ズレを未然に防止できる。
また、少なくとも片面に突起状電極を有する複数の電子部品を支持冶具に位置固定する工程と、電子部品の突起状電極の少なくとも表面部が樹脂基材の一方の表面に露出するように電子部品と樹脂基材を押圧して圧入する工程と、樹脂基材の一方の表面上に電子部品の突起状電極と接続される導体回路パターンを形成する工程から電子部品実装済基板を製造するものである。これにより、押しのけられた樹脂基材により隣接電子部品へ圧力が加えられても支持冶具に電子部品が予め位置固定されているため、導体回路パターンとの位置ズレが無く、確実に接続された電子部品実装済基板を作製できる。
また、電子部品の位置固定は、支持冶具に設けた窪み部に電子部品を嵌入することにより行うことができる。さらに、窪み部に吸着部を設ける構成としてもよい。これにより、窪み部のクリアランスによる電子部品の位置ズレを防止し高精度な導体回路パターンとの接続ができる。
また、電子部品の位置固定は、支持冶具に転写部材や吸着部を介して電子部品を位置固定する方法で行うこともできる。この場合、支持冶具を加工する必要がないため量産性に優れた電子部品実装済基板を作製できる。
また、導体回路パターン形成前に、電極面を確実に露出させるために、電子部品の少なくとも突起状電極上の樹脂基材を除去する工程を設けてもよい。この場合、導体回路パターンと複数の電子部品の突起状電極との接触抵抗が小さくなることにより接続の信頼性を高めることができる。
本発明の電子部品実装済基板の製造方法および電子部品実装済基板によれば、複数の電子部品の突起状電極と所定の導体回路パターンとの位置ズレを防止し、高密度の実装を高い生産性と共に低コストで実現できる。
以下、本発明の実施の形態について図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電子部品実装済基板の断面図である。
図１において、複数の高さの同じ電子部品１００が、第１の樹脂基材１１０と第２の樹脂基材１２０で埋設されている。さらに、電子部品１００の突起状電極１０２は、第１の樹脂基材１１０の片面１１０ａに露出しており、露出した突起状電極１０２と接続する導体回路パターン１０４が第１の樹脂基材１１０の片面１１０ａに設けられている。ここで、電子部品１００は、例えば、ベアチップ、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＦＣ（Ｆｌｉｐ Ｃｈｉｐ）等からなる半導体素子、コンデンサ、抵抗等のチップ部品からなる能動素子や受動素子等である。ここで、高さの同じ電子部品１００とは、ほぼ等しい高さを有することを意味する。例えば、１０μｍ程度の差を有する電子部品１００でも、バンプ等からなる突起状電極１０２の変形やプレス時に介在させる数１０μｍ程度の緩衝フィルムの変形により、高さの差を吸収できる電子部品は、高さの同じ電子部品１００とする。以降の実施の形態においても同様である。
以下に、第１の実施の形態に係る電子部品実装済基板の製造方法について図２を用いて説明する。
まず、図２（ａ）に示すように、例えば、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリルニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂やフェノール樹脂、エポキシ樹脂、シリコーン樹脂等の熱硬化性樹脂からなるシート状の第１の樹脂基材１１０に、複数の少なくとも片面には突起状電極１０２を有する高さの同じ電子部品１００を相互に導体回路パターンと接続される所定の位置に載置する。なお、所定の位置とは、電子部品の突起状電極１０２と一括に形成される導体回路パターンとが接続される位置である。
ここで、第１の樹脂基材１１０の厚みは、複数の高さの同じ電子部品１００を第１の樹脂基材１１０に圧入する時に、図２（ｂ）に示す電子部品１００により押しのけられた第１の樹脂基材１１２が、圧入された電子部品１００の高さ以上に盛り上らない程度の体積を有する厚みである。例えば、複数の電子部品１００の体積と各電子部品１００間の隙間の体積が略等しい場合、第１の樹脂基材１１０の厚みは、電子部品１００の高さの１／２程度以下の厚みとすることが好ましい。具体的には、複数の半導体素子の高さが等しく、例えば０．１８ｍｍの時、第１の樹脂基材の厚みは０．０９ｍｍ程度である。
上記の理由は、図２（ｂ）に示すように、例えば、第１の樹脂基材１１０に圧入された電子部品１００により押しのけられた第１の樹脂基材１１２の体積が、空間１０６の体積より多い場合、押しのけられた第１の樹脂基材１１２の余った体積分だけ隣接する電子部品１００を移動させることによって収容しなければならない。その結果、導体回路パターンが形成される所定の位置から電子部品１００の位置が必然的にズレる。一方、押しのけられた第１の樹脂基材１１２の体積が、空間１０６を形成する体積より少ない場合、押しのけられた第１の樹脂基材１１２の体積は、すべて空間１０６で収容される。そのため、隣接する電子部品１００の位置が移動しにくいので、導体回路パターンが形成される所定の位置と電子部品１００の電極との位置ズレが起こりにくい。
ここで、突起状電極１０２は、半導体素子の場合、導体回路パターンと接続するためのバンプであり、チップ部品の場合、部品に形成された電極を示している。バンプは半導体の電極上にＡｕ、Ｃｕや半田等の電解メッキ法により形成される。なお、バンプの形成方法は、上記方法に限定されるものではなく、無電解メッキ法等で形成してもよい。
次に、図２（ｂ）のように、例えば部品装着機等を用いて、第１の樹脂基材１１０の上に電子部品１００の導体回路パターンと接続する突起状電極１０２面を対向させて載置し、熱プレス板２００、２１０間に装着する。そして、加熱装置（図示せず）で電子部品１００と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧して、電子部品１００の突起状電極１０２が露出するまで第１の樹脂基材１１０に圧入する。圧入時、必要に応じて、例えば超音波振動等を加えて突起状電極１０２を第１の樹脂基材１１０の片面１１０ａに確実に露出させることも可能である。
この時の熱プレスの条件は、例えばポリエチレンテレフタレート樹脂を用いた場合、圧力３×１０５Ｐａ、温度１６０℃、プレス時間は１分であるが、これらの条件は、第１の樹脂基材１１０の材質により異なるものである。
次に、図２（ｃ）のように、第１の樹脂基材１１０よりもガラス転移温度の低い熱可塑性樹脂や熱硬化性樹脂からなるシート状の第２の樹脂基材１２０を電子部品１００の突起状電極１０２と反対側の面上に載置する。ここで、第１の樹脂基材１１０と第２の樹脂基材１２０の組み合わせは、例えば、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリルニトリルブタジエンスチレン等の電気的絶縁性を有する各種熱可塑性樹脂やフェノール樹脂、エポキシ樹脂、シリコーン樹脂等の各種熱硬化性樹脂の中から、ガラス転移温度や付着強度を考慮しながら自由に選択可能である。また、第１の樹脂基材１１０のヤング率より第２の樹脂基材１２０のヤング率の大きい樹脂または第１の樹脂基材１１０の熱膨張係数より第２の樹脂基材１２０の熱膨張係数の小さい樹脂の組み合わせが好ましい。この構成により、電子部品１００を圧入した時に生じる第１の樹脂基材１１０の反りを、第２の樹脂基材１２０の形成により矯正し反りの少ない電子部品実装済基板を作製できる。なお、機械的に反りを矯正しても電子部品実装済基板の破損や下記で述べる導体回路パターンの断線等が生じない範囲であれば第１の樹脂基材と第２の樹脂材料との組み合わせは特に制限されない。
次に、図２（ｄ）のように、第２の樹脂基材１２０を、図２（ｂ）と同様の方法により押圧し、電子部品１００を第２の樹脂基材１２０で被覆する。
この時、第２の樹脂基材１２０のガラス転移温度が、第１の樹脂基材１１０のガラス転移温度より低いため、第１の樹脂基材１１０で一旦位置固定された電子部品１００が第２の樹脂基材１２０の被覆時に位置ズレすることはほとんどない。
なお、図２（ｄ）では、第２の樹脂基材１２０の材料を第１の樹脂基材１１０よりガラス転移温度の低い熱可塑性樹脂としたが、例えば、粘度２０〜４０Ｐａ・ｓの紫外線硬化樹脂（ＵＶ硬化樹脂）を、スクリーン印刷法（メッシュ１６５／ｉｎｃｈ、乳剤厚み０．０１５ｍｍ）や型成型等により電子部品１００を被覆し、紫外線で硬化させて形成することも可能である。また、例えばエポキシ変性アクリレートやポリウレタン変性アクリレート等の熱／紫外線併用樹脂を用いて形成することもできる。スクリーン印刷の場合、印刷の回数で厚みの調整ができる。この場合、少なくとも紫外線硬化性樹脂側の熱プレス板等やプレス用の冶具は、紫外線を透過させる材料、例えば石英ガラス等で構成する必要がある。
また、溶液状の第１の樹脂基材や熱硬化性樹脂等を塗布後、溶媒を加熱により除去したり、加熱硬化して第２の樹脂基材１２０として形成することも可能であるが、加熱温度は第１の樹脂基材１１０のガラス転移温度以下であることが好ましい。電子部品１００を固定する第１の樹脂基材１１０が軟化しても電子部品１００の位置がズレなければ、第１の樹脂基材１１０のガラス転移温度以上を有する第２の樹脂基材１２０で形成することも可能である。
なお、電子部品１００を第２の樹脂基材１２０で被覆する時、電子部品１００の高さと略同一平面とすることも、電子部品１００を完全に埋設するために電子部品１００の高さよりも厚く形成する等、信頼性等を考慮して任意に成型することができる。
最後に、図２（ｅ）のように、第１の樹脂基材１１０の片面１１０ａに露出した突起状電極１０２面に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、一般的にはスクリーン印刷、オフセット印刷やグラビア印刷等によって、設計した所定位置に導体回路パターン１０４を形成する。それにより、各電子部品１００の突起状電極１０２と導体回路パターン１０４を電気的に接続する。具体的には、例えばスクリーン印刷の場合、２５０メッシュ／インチ、乳剤厚み１０μｍのマスクを介して、平均粒径５μｍのＡｇフィラーを含有する導電性ペーストの印刷により、配線幅１００μｍ、間隔１００μｍで導体厚み３０μｍの導体回路パターン１０４が形成される。
なお、導体回路パターン１０４の形成方法は、導電ペーストの印刷に限定されるものではなく、Ｃｕ、Ｎｉ、Ａｌ等の金属メッキや蒸着等で形成してもよい。
また、上記導体回路パターン１０４を形成する前に、少なくとも電子部品１００の突起状電極１０２面側を研磨やサンドブラスト処理または湿式エッチングやプラズマエッチング等でクリーニング処理する工程を導入してもよい。それにより、例えば突起状電極１０２上に残る第１の樹脂基材１１０が除去され、電子部品１００の突起状電極１０２と導体回路パターン１０４との接触抵抗等の信頼性が向上する。
以上の工程により、図１に示す電子部品実装済基板が作製される。
第１の実施の形態によれば、複数の電子部品１００の第１の樹脂基材１１０への圧入によって生じる電子部品１００で押しのけられた第１の樹脂基材１１２が、隣接する電子部品１００間の空間１０６で収容されるため、電子部品１００が所定位置から移動しない。従って、電子部品１００の突起状電極１０２と所定の導体回路パターン１０４が位置ズレなく接続される。例えば、従来の方法では、０．８ｍｍ間隔で配置した電子部品間を樹脂基材へ圧入した場合、樹脂基材の流動により電子部品間距離が２００μｍ程度位置ズレしていた。本発明の第１の実施の形態の方法により、電子部品間距離を最大でも５０μｍ程度の位置ズレに抑えることができるため、バンプ間距離が２００μｍの狭配線ピッチの電子部品を複数個圧入しても導体回路パターン１０４と確実に接続することができる。
なお、第１の実施の形態により形成された電子部品実装済基板において、図３に示すように、導体回路パターン１０４に、別の半導体素子１０８、受動部品や能動部品１０７を実装したり受動部品を薄膜や厚膜で形成することにより、樹脂基材等に内蔵が困難な部品とのモジュール化ができるため、多機能化や高機能化を実現することもできる。また、実装後に樹脂やラミネートフィルム等でラミネートすれば、さらなる信頼性の向上を図れる。
また、第１の実施の形態では、導体回路パターン１０４を形成した電子部品実装済基板構成で示したが、例えば、プリント基板等の別の基板に形成した導体回路パターンと上記導体回路パターンを形成していない電子部品実装済基板を接続することもできる。この場合、樹脂基材のガラス転移温度が半田リフロー温度よりも高い時には、半田リフロー等で導体回路パターンと電子部品実装済基板が接続される。また、樹脂基材のガラス転移温度が低い時には、低融点半田やＡｇペースト等で導体回路パターンと電子部品実装済基板が接続される。
（第２の実施の形態）
図４は、本発明の第２の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。第１の実施の形態において、電子部品１００の搬送時等に発生する位置ズレを予め防止する工程を付加するものである。
以下に、第２の実施の形態に係る電子部品実装済基板の製造方法について、第１の実施の形態と異なる工程を主に説明する。
まず、図４（ａ）に示すように、予め電気的絶縁性を有するシート状の第１の樹脂基材１１０の少なくとも電子部品１００が圧入される表面を加熱し軟化させる。例えば、第１の樹脂基材１１０の軟化開始温度が１１０℃、融点が１６０℃の場合、１２０〜１３０℃程度で加熱し軟化させる。
そして、電子部品１００の突起状電極１０２を第１の樹脂基材１１０の表面に部品実装機等で押圧して導体回路パターンと接続される所定の位置に挿入する。その時の実装加重は、５〜１０ｇｆ×（突起状電極の数）であることが好ましい。また、それと同時に、電子部品１００の突起状電極１０２を有する面を軟化した第１の樹脂基材１１０の表面と熱融着し位置固定する。つまり、電子部品１００を第１の樹脂基材１１０に仮止めする工程を設けるものである。
そして、第１の実施の形態の図２（ｂ）から図２（ｅ）と同様に、図４（ｂ）から図４（ｅ）の工程にしたがって、電子部品実装済基板が作製される。
第２の実施の形態によれば、上記電子部品１００の仮止め工程により、例えば部品実装機の振動や次工程への搬送時に発生しやすい電子部品１００の所定位置からのズレを未然に防止できるため、製造の取り扱いが容易で位置精度の高い電子部品の実装を実現できる。
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。第１の実施の形態を、高さの異なる電子部品１０１に適用するものである。
以下に、第３の実施の形態に係る電子部品実装済基板の製造方法について、第１の実施の形態と異なる工程を主に説明する。
まず、図５（ａ）に示すように、電気的絶縁性を有するシート状の第１の樹脂基材１１０に、複数の高さの異なる少なくとも片面には突起状電極１０２を有する電子部品１０１を導体回路パターンと接続される所定の位置に載置する。
次に、図５（ｂ）のように、第１の樹脂基材１１０の上に電子部品１０１の導体回路パターンと接続される突起状電極１０２を対向させて載置した状態で、高さの異なる電子部品１０１を均一に押圧できるように、高さを調節するための凸部または凹部２１４を形成した熱プレス板２１２、２００間に装着する。そして、加熱装置（図示せず）で電子部品１０１と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧して、電子部品１０１を第１の樹脂基材１１０の片面１１０ａに、電子部品１０１の突起状電極１０２が露出するまで圧入する。
以下、第１の実施の形態の図２（ｃ）から図２（ｅ）と同様に、図５（ｃ）から図５（ｅ）の工程にしたがって、電子部品実装済基板が作製される。
第３の実施の形態によれば、異なる高さを有する複数の電子部品１０１においても、電子部品１０１の突起状電極１０２と導体回路パターン１０４を位置ズレなく接続できる。
なお、本実施の形態では、熱プレス板２１２に電子部品１０１の高さ調節のために凸部または凹部２１４を形成したが、別の部材に形成してもよい。それにより、汎用性が向上する。
（第４の実施の形態）
図６は、本発明の第４の実施の形態に係る電子部品実装済基板の断面図である。図１と同じ構成については同じ符号を用いる。
第４の実施の形態では、第１の実施の形態で作製された電子部品実装済基板において、第１の樹脂基材１１０と第２の樹脂基材１２０を貫通する導電性の接続部１３０を設けて部品内蔵基板とするものである。そして、複数の部品内蔵基板を、この導電性の接続部１３０を介して電気的に接続し積層構造の電子部品実装済基板が作製される。導電性の接続部１３０は、電子部品１００と同じ高さを有する金属材料や導電性の樹脂材料から構成される。そして、第１の樹脂基材１１０に電子部品１００を載置する時に、部品内蔵基板を積層して接続する位置に導電性の接続部１３０が設けられる。その後、図２（ｂ）から図２（ｅ）と同様の製造方法で作成された複数の部品内蔵基板を導電性の接続部１３０の位置を合わせて積層し接着等することにより、積層構造の電子部品実装済基板を作製できる。
また、はじめに複数の電子部品１００を第１の樹脂基材１１０と第２の樹脂基材１２０とで埋設後、複数の部品内蔵基板を積層して接続する位置に金型によるプレス、ＮＣパンチャーやレーザ（ＣＯ２、ＹＡＧ、エキシマ）等を用いて貫通孔を形成する。そして、電子部品１００の突起状電極１０２と接続する導体回路パターン１０４形成時に、貫通孔を導電性材料で導通させて導電性の接続部１３０としてもよい。この場合、高さの異なる電子部品１０１を用いた第３の実施の形態に係る電子部品実装済基板への適用が可能となる。
さらに、例えばコンデンサのように突起状電極１３２が上下面に形成されている部品では、突起状電極１３２を樹脂基材の上下面に露出させて導電性の接続部１３０の一部として用いることも可能である。
上記方法により、複数の部品内蔵基板が導電性の接続部１３０を介して積層されることによって、図６に示す積層構造の電子部品実装済基板が作製される。
第４の実施の形態によれば、複数の部品内蔵基板を積層した電子部品実装済基板により、実装面積を小さくできると共に、多機能化を実現できる。
（第５の実施の形態）
図７は、本発明の第５の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。図７において、図２と同じ構成については同じ符号を用いる。
まず、図７（ａ）に示すように、予め複数の少なくとも片面には突起状電極１０２を有する高さの同じ電子部品１００が、少なくとも嵌入できる大きさを有する窪み部１４０を支持冶具１５０に形成する。例えば、電子部品１００であるＩＣチップのサイズが６ｍｍ□の場合、窪み部１４０のサイズは、クリアランスを考慮して６ｍｍ□から６．０５ｍｍ□程度となる。そして、支持冶具１５０の窪み部１４０に所定の電子部品１００の導体回路パターンと接続される突起状電極１０２の反対側の面を窪み部１４０と対向させて、例えば部品装着機等を用いて電子部品１００を載置する。ここで、窪み部１４０は、最大でも電子部品１００の突起状電極１０２が露出する程度の深さを有する。
次に、図７（ｂ）のように、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリルニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂やフェノール樹脂、エポキシ樹脂、シリコーン樹脂等の熱硬化性樹脂からなるシート状の第１の樹脂基材１１０を、半導体素子やコンデンサ等の複数の電子部品１００の突起状電極１０２面に載置する。ここで、第１の樹脂基材１１０の厚みは、複数の電子部品１００の窪み部１４０から突出した高さと同程度か、それより厚い方が好ましい。また、複数の電子部品１００を第１の樹脂基材１１０に圧入した時に、電子部品１００により押しのけられた第１の樹脂基材１１２（図２（ｂ）参照）が、窪み部１４０から突出した電子部品１００を被覆できれば、窪み部１４０から突出した電子部品１００の高さよりも第１の樹脂基材１１０が薄くてもよい。
次に、図７（ｃ）のように、電子部品１００の電極面上に第１の樹脂基材１１０を載置した状態で、熱プレス板２００、２１０間に装着する。そして、加熱装置（図示せず）で電子部品１００と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧して、電子部品１００の突起状電極１０２が露出するまで第１の樹脂基材１１０を圧入する。この時の熱プレスの条件は、例えばポリエチレンテレフタレート樹脂を用いた場合、圧力３×１０５Ｐａ、温度１６０℃、プレス時間は１分であるが、これらの条件は、第１の樹脂基材１１０の材質により異なるものである。
次に、図７（ｄ）のように、支持冶具１５０上で第１の樹脂基材１１０に圧入された状態で、各電子部品１００の露出した突起状電極１０２にＡｇ、Ｃｕ等の導電性ペーストを用いて、一般的なスクリーン印刷、オフセット印刷やグラビア印刷等によって、導体回路パターン１０４を形成する。具体的には、スクリーン印刷の場合、２５０メッシュ／インチ、乳剤厚み１０μｍのマスクを介して導電性ペーストの印刷により導体厚み３０μｍの導体回路パターン１０４を形成する。
なお、導体回路パターン１０４の形成は、導電ペーストの印刷に限定されるものではなく、Ｃｕ、Ｎｉ、Ａｌ等の金属メッキや蒸着等で形成してもよい。
次に、図７（ｅ）のように、支持冶具１５０を取り外した後、第１の樹脂基材１１０よりもガラス転移温度の低い熱可塑性樹脂や熱硬化性樹脂からなるシート状の第２の樹脂基材１２０を、図７（ｃ）と同様な方法を用いて、導体回路パターン１０４面側から押圧する。そして、図７（ｆ）のように、電子部品１００を第２の樹脂基材１２０に圧入し、各電子部品１００の突起状電極１０２の反対側の面を被覆する。この場合、電子部品１００の突起状電極１０２の反対側の面と第２の樹脂基材１２０の表面が略同一平面とすることや埋没させる構成とすることも、熱プレス板２００、２１０間の高さの調整で可能である。
なお、第１の実施の形態と同様に、第２の樹脂基材１２０の材料として、例えば、紫外線硬化樹脂（ＵＶ硬化樹脂）や熱／紫外線硬化樹脂等で電子部品１００を被覆し、成型後、紫外線および熱で硬化させて形成することも可能である。また、溶液状の第１の樹脂基材や熱硬化性樹脂等を塗布後、溶媒を加熱により除去したり、加熱硬化して形成することも可能であるが、加熱温度は第１の樹脂基材１１０のガラス転移温度以下であることが好ましい。電子部品１００を固定する第１の樹脂基材１１０が軟化しても電子部品の位置がズレなければ、第１の樹脂基材１１０のガラス転移温度以上を有する第２の樹脂基材１２０で形成することも可能である。
以上の工程を経て、図７（ｇ）に示す電子部品実装済基板を作製できる。
なお、上記実施の形態では、図７（ｃ）のように、支持冶具１５０を備えた状態で導体回路パターン１０４を形成する方法を述べたが、これに限らず、例えば、第２の樹脂基材１２０で電子部品１００を被覆した後に、導体回路パターン１０４を形成してもよい。
第５の実施の形態によれば、支持冶具１５０に設けた窪み部１４０により、複数の電子部品１００を所定位置に位置固定した状態で、第１の樹脂基材１１０に圧入するため、電子部品１００の突起状電極１０２と所定の導体回路パターン１０４とを位置ズレすることなく確実に接続できる。
（第６の実施の形態）
図８は、本発明の第６の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。図８において、図７と同じ構成については同じ符号を用いる。
まず、図８（ａ）に示すように、予め複数の少なくとも片面には突起状電極１０２を有する高さの同じ電子部品１００が少なくとも嵌入できる大きさを有する窪み部１４０を支持冶具１５０に形成する。そして、支持冶具１５０の窪み部１４０に所定の電子部品１００を導体回路パターンと接続される突起状電極１０２側の面に対向させて載置する。
次に、図８（ｂ）のように、電気的絶縁性を有するシート状の第１の樹脂基材１１０を、半導体素子等の複数の高さの同じ電子部品１００の突起状電極１０２の反対側の面に載置する。
次に、図８（ｃ）のように、電子部品１００の上に第１の樹脂基材１１０を載置した状態で、熱プレス板２００、２１０間に装着し、加熱装置（図示せず）で電子部品１００と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧する。そして、電子部品１００の突起状電極１０２の反対面が露出する程度か、または所定の厚みまでは埋没するように、第１の樹脂基材１１０に電子部品１００を圧入する。
次に、図８（ｄ）のように、支持冶具１５０を取り外した後、第２の樹脂基材１２０上に電子部品１００の突起状電極１０２側の面を対向させて載置し、押圧する。そして、図８（ｅ）のように、電子部品１００の突起状電極１０２が第２の樹脂基材１２０の片面１２０ａに露出するように電子部品１００を圧入する。
最後に、図８（ｆ）のように、第２の樹脂基材１２０の片面１２０ａに露出した突起状電極１０２面に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、一般的にはスクリーン印刷、オフセット印刷やグラビア印刷等によって、設計した所定位置に導体回路パターン１０４を形成する。それにより、電子部品１００の突起状電極１０２と導体回路パターン１０４が電気的に接続され、電子部品実装済基板を作製できる。
第６の実施の形態によれば、電子部品１００の突起状電極１０２と所定の導体回路パターン１０４とを位置ズレすることなく確実に接続できる。
（第７の実施の形態）
図９は、本発明の第７の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。第５の実施の形態を、高さの異なる電子部品１０１に適用したものである。
まず、図９（ａ）に示すように、予め複数の少なくとも片面には突起状電極１０２を有する高さの異なる電子部品１０１が少なくとも嵌入できる大きさを有する窪み部１４２を支持冶具１５２に形成する。ここで、窪み部１４２は、高さの異なる電子部品１０１の突起状電極１０２面が略同一平面となり、かつ最大でもすべての電子部品１０１の突起状電極１０２が露出する程度の深さを有する。
そして、図９（ｂ）のように、支持冶具１５２の窪み部１４２に所定の電子部品１０１を導体回路パターンと接続される突起状電極１０２の反対側の面が窪み部１４２と対向するようにして載置する。
次に、図９（ｃ）のように、高さの異なる電子部品１０１の突起状電極１０２面の上に第１の樹脂基材１１０を載置した状態で、熱プレス板２００、２１０間に装着し、加熱装置（図示せず）で電子部品１０１と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧する。そして、図９（ｄ）のように、高さの異なる電子部品１０１の突起状電極１０２が露出するまで、第１の樹脂基材１１０に圧入する。
次に、図９（ｅ）のように、支持冶具１５２を取り外した後、第１の樹脂基材１１０よりもガラス転移温度の低い熱可塑性樹脂や熱硬化性樹脂等からなるシート状の第２の樹脂基材１２０を電子部品１０１の突起状電極１０２と反対側の面上に載置する。
次に、図９（ｆ）のように、第２の樹脂基材１２０を、図９（ｃ）と同様の方法により押圧し、電子部品１０１を第２の樹脂基材１２０で被覆する。
この時、第２の樹脂基材１２０のガラス転移温度が、第１の樹脂基材１１０のガラス転移温度より低いため、第１の樹脂基材１１０で一旦位置固定された電子部品１０１が第２の樹脂基材１２０の被覆時に移動することはほとんどない。
なお、図９（ｅ）では、第２の樹脂基材１２０の材料を第１の樹脂基材１１０よりガラス転移温度の低い熱可塑性樹脂としたが、例えば、紫外線硬化樹脂（ＵＶ硬化樹脂）や熱／紫外線硬化樹脂等で電子部品１０１を被覆し、成型後、紫外線および熱で硬化させることも可能である。この場合、少なくとも紫外線硬化性樹脂側の熱プレス板等やプレス用の冶具は、紫外線が透過できる材料、例えば石英ガラス等で構成する必要がある。
また、溶液状の第１の樹脂基材や熱硬化性樹脂等を塗布後、溶媒を加熱により除去したり、加熱硬化して第２の樹脂基材１２０として形成することも可能であるが、加熱温度は第１の樹脂基材１１０のガラス転移温度以下であることが好ましい。電子部品１０１を固定する第１の樹脂基材１１０が軟化しても電子部品１０１の位置がズレなければ、第１の樹脂基材１１０のガラス転移温度以上を有する第２の樹脂基材１２０で形成することも可能である。
なお、電子部品１０１を第２の樹脂基材１２０で被覆する時、電子部品１０１の高さと略同一平面とすることも、電子部品１０１を完全に埋設するために電子部品１０１の高さよりも厚く形成する等、必要に応じて任意に成型ができる。
最後に、図９（ｇ）のように、第１の樹脂基材１１０の片面１１０ａに露出した突起状電極１０２面に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、一般的にはスクリーン印刷、オフセット印刷やグラビア印刷等によって、設計した所定位置に導体回路パターン１０４を形成する。それにより、電子部品１０１の突起状電極１０２と導体回路パターン１０４が電気的に接続され、電子部品実装済基板を作製できる。
第７の実施の形態によれば、異なる高さを有する複数の電子部品１０１においても、電子部品１０１の突起状電極１０２と導体回路パターン１０４とを位置ズレすることなく確実に接続することができる。
（第８の実施の形態）
図１０は、本発明の第８の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。図１０において、図８と同じ構成については同じ符号を用いる。第６の実施の形態を、高さの異なる電子部品１０１に適用したものである。
まず、図１０（ａ）に示すように、予め複数の少なくとも片面には突起状電極１０２を有する高さの異なる電子部品１０１が少なくとも嵌入できる大きさを有する窪み部１４０を支持冶具１５０に形成する。そして、支持冶具１５０の窪み部１４０に所定の電子部品１０１を導体回路パターンと接続される突起状電極１０２側の面に対向させて載置する。
次に、図１０（ｂ）のように、電気的絶縁性を有するシート状の第１の樹脂基材１１０を、半導体素子やコンデンサ等の複数の高さの異なる電子部品１０１の突起状電極１０２の反対側の面に載置する。
次に、図１０（ｃ）のように、電子部品１０１の上に第１の樹脂基材１１０を載置した状態で、熱プレス板２００、２１０間に装着し、加熱装置（図示せず）で電子部品１０１と第１の樹脂基材１１０を加熱しながら、押圧装置（図示せず）にて相対的に押圧する。そして、最大の高さを有する電子部品１０１が露出する程度か、または所定の厚みまで埋没するように第１の樹脂基材１１０に圧入する。
次に、図１０（ｄ）のように、支持冶具１５０を取り外した後、第２の樹脂基材１２０上に電子部品１０１の突起状電極１０２側の面を対向させて載置し、押圧する。そして、図１０（ｅ）のように、電子部品１０１の突起状電極１０２が露出するように第２の樹脂基材１２０に電子部品１０１を圧入する。
最後に、図１０（ｆ）のように、第２の樹脂基材１２０の片面１２０ａに露出した突起状電極１０２面に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、一般的にはスクリーン印刷、オフセット印刷やグラビア印刷等によって、設計した所定位置に導体回路パターン１０４を形成する。それにより、電子部品１０１の突起状電極１０２と導体回路パターン１０４が電気的に接続され、電子部品実装済基板を作製できる。
第８の実施の形態によれば、支持冶具１５０の窪み部１４０の深さは、異なる高さを有する複数の電子部品１０１に対しても、各電子部品１０１の高さに応じて加工する必要なく均一でよい。さらに、電子部品１０１の突起状電極１０２と所定の導体回路パターン１０４とを位置ズレすることなく確実に接続できる。
（第９の実施の形態）
図１１は、本発明の第９の実施の形態に係る電子部品実装済基板の製造方法を示す説明図である。図１１において、図２と同じ構成については同じ符号を用いる。
まず、図１１（ａ）に示すように、予め複数の高さが等しく、片面には突起状電極１０２を有する電子部品１００の導体回路パターンと接続される突起状電極１０２面と反対側の面を、転写部材１６０を介して、支持冶具１７０の所定の位置に固定する。例えば、転写部材１６０として、アクリル系材料からなる紫外線または熱硬化型粘着剤やテープ材等が用いられる。なお、転写部材１６０は、電子部品１００を樹脂基材に埋設後、紫外線照射や熱により粘着性が低下し、支持冶具１７０から容易に取り外せるものが好ましい。
次に、図１１（ｂ）のように、ポリエチレンテレフタレート、塩化ビニル、ポリカーボネイト、アクリルニトリルブタジエンスチレン等の電気的絶縁性を有する熱可塑性樹脂やフェノール樹脂、エポキシ樹脂、シリコーン樹脂等の熱硬化性樹脂からなるシート状の樹脂基材１８０に、電子部品１００の突起状電極１０２側を対向して載置し、熱プレス板２００、２１０間に装着する。ここで、樹脂基材１８０の厚みは、最終的に複数の電子部品１００が埋設する同程度が必要である。なお、複数の電子部品１００を樹脂基材１８０に圧入した時に、電子部品１００により押しのけられた樹脂基材１８２を考慮して、電子部品１００を被覆できる程度の厚みを有するものであれば、埋設する電子部品１００の高さよりも薄い樹脂基材１８０でもよい。
次に、図１１（ｃ）のように、加熱装置（図示せず）で電子部品１００と樹脂基材１８０を加熱しながら、押圧装置（図示せず）にて相対的に押圧して、電子部品１００を樹脂基材１８０に、電子部品１００の突起状電極１０２が露出するまで圧入する。この時の熱プレスの条件は、例えばポリエチレンテレフタレート樹脂を用いた場合、圧力３×１０５Ｐａ、温度１６０℃、プレス時間は１分であるが、これらの条件は、樹脂基材１８０の材質により異なるものである。
次に、図１１（ｄ）のように、まず、転写部材１６０を支持冶具１７０から取り外す。例えば、転写部材１６０が紫外線硬化型粘着材であれば、石英ガラス等からなる支持冶具１７０を通じて紫外線を照射して取り外すことができる。そして、支持冶具１７０上で樹脂基材１８０に埋設された状態で、各電子部品１００の露出した突起状電極１０２にＡｇ、Ｃｕ等の導電性ペーストを用いて、一般的にスクリーン印刷、オフセット印刷やグラビア印刷等によって、導体回路パターン１０４を形成する。
以上の工程を経て、図１１（ｄ）に示す、押しのけられた樹脂基材１８２を取り除くことにより、図１１（ｅ）に示す電子部品実装済基板を作製できる。なお、押しのけられた樹脂基材１８２の加工を、図１１（ｄ）の導体回路パターン１０４を形成する前に行っても何ら問題はない。
また、図１１（ｄ）のように、支持冶具１７０を外した状態で導体回路パターン１０４を形成する方法で述べたが、これに限らず、例えば、支持冶具１７０を備えた状態で、導体回路パターン１０４を形成することも可能である。
本発明の第９の実施の形態によれば、支持冶具１７０に転写部材１６０を介して複数の電子部品１００を所定の位置に固定した状態で、樹脂基材１８０に埋設できるため、電子部品１００の突起状電極１０２と所定の導体回路パターン１０４とを位置ズレすることなく確実に接続できる。
以下、第９の実施の形態の別の例について説明する。
図１２は、第９の実施の形態の別の例に係る電子部品実装済基板の製造方法を示す説明図である。
図１２（ａ）において、支持冶具１７０と転写部材１６０の代わりに、例えば、真空または減圧吸着法等で各電子部品１００を吸着する吸着冶具１９０で構成したものである。ここで、吸着冶具１９０は、加圧装置や加熱装置の片方として兼用することもできる。
そして、複数の電子部品１００の突起状電極１０２面の反対面側で所定の位置に吸着固定し、第９の実施の形態の図１１（ｂ）から図１１（ｅ）と同じ製造方法を用いて、図１２（ｂ）から図１２（ｅ）の工程により電子部品実装済基板を製造できる。
上記製造方法により、第９の実施の形態と同様の効果を得ると共に、さらに転写部材での貼り付けや必要に応じて除去する等の工程を省くことができ、より簡略化した方法で電子部品実装済基板を作製できる。
さらに、第５の実施の形態の窪み部内に電子部品を吸着固定する吸着部を設ける構成とすることもできる。この構成により、窪み部のクリアランスによる電子部品の位置ズレを防止し、導体回路パターンとのより高精度な位置合わせが可能である。
なお、上記で説明した第１から第９の各実施の形態において、導体回路パターンを形成する前に、樹脂基材の略同一平面上に露出した突起状電極に対して、例えば樹脂基材の残渣による、接触の不安定性を回避するために、湿式エッチングやプラズマエッチング等のクリーニング処理工程を導入してもよい。これにより、電子部品の突起状電極と導体回路パターンとの接触抵抗のばらつきを低減し、信頼性の高い電子部品実装済基板を実現できる。
さらに、上記で説明した第１から第９の各実施の形態において、複数の電子部品を同時に樹脂基材に圧入する方法を例に述べてきた。しかし、押しのけられた樹脂基材により複数の電子部品が、互いに移動しない程度に離散的に配置されている場合には、電子部品を個々に、例えば、部品装着機（チップマウンター）等で圧入してもよい。
また、多数取りで電子部品実装済基板を作製する場合、一括で作製することも、あるいはある単位数の電子部品実装済基板毎に分割して作製することも可能であり、１つの電子部品実装済基板の製造方法に限定されるものではない。
また、以上述べた各実施の形態を互いの実施の形態に用いても何ら問題はない。
本発明に係る電子部品実装済基板の製造方法および電子部品実装済基板は、半導体素子、コンデンサ、抵抗等の受動部品等、複数の電子部品で高密度化の必要な実装分野等に有用である。
本発明の第１の実施の形態に係る電子部品実装済基板の断面図 同電子部品実装済基板の製造方法を示す説明図 本発明の第１の実施の形態の別の例に係る電子部品実装済基板の断面図 本発明の第２の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第３の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第４の実施の形態に係る電子部品実装済基板の断面図 本発明の第５の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第６の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第７の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第８の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第９の実施の形態に係る電子部品実装済基板の製造方法を示す説明図 本発明の第９の実施の形態の別の例に係る電子部品実装済基板の製造方法を示す説明図 従来のＭＣＭの構成を示す断面図 従来の電子部品実装済基板の製造過程を示す説明図
符号の説明
１００，１０１ 電子部品
１０２，１３２ 突起状電極
１０４ 導体回路パターン
１１０ 第１の樹脂基材
１１２ 押しのけられた第１の樹脂基材
１２０ 第２の樹脂基材
１３０ 導電性の接続部
１４０，１４２ 窪み部
１５０，１５２，１７０ 支持冶具
１６０ 転写部材
１８０ 樹脂基材
１８２ 押しのけられた樹脂基材
１９０ 吸着冶具
２００，２１０，２１２ 熱プレス板
２１４ 凸部または凹部

Claims (1)

  1. 少なくとも片面に突起状電極を有する複数の電子部品を、前記電子部品が埋没しない深さを有し、前記電子部品が嵌入される窪み部を有する支持冶具の前記窪み部に、前記電子部品を嵌入し位置固定する工程と、
    前記電子部品の前記突起状電極の少なくとも表面部が、第１の樹脂基材の一方の表面に露出するように前記電子部品と前記第１の樹脂基材を押圧して圧入し、前記電子部品を含む第１の樹脂基材上に第２の樹脂基材を形成し、第１の樹脂基材と第２の樹脂基材とで電子部品を内蔵する工程と、
    前記樹脂基材の前記一方の表面上に前記電子部品の前記突起状電極と接続される導体回路パターンを形成する工程と、
    を有することを特徴とする電子部品実装済基板の製造方法。
JP2004030346A 2004-02-06 2004-02-06 電子部品実装済基板の製造方法 Expired - Fee Related JP4158714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004030346A JP4158714B2 (ja) 2004-02-06 2004-02-06 電子部品実装済基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004030346A JP4158714B2 (ja) 2004-02-06 2004-02-06 電子部品実装済基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005223183A JP2005223183A (ja) 2005-08-18
JP4158714B2 true JP4158714B2 (ja) 2008-10-01

Family

ID=34998563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004030346A Expired - Fee Related JP4158714B2 (ja) 2004-02-06 2004-02-06 電子部品実装済基板の製造方法

Country Status (1)

Country Link
JP (1) JP4158714B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305479B (zh) 2005-11-09 2010-05-19 皇家飞利浦电子股份有限公司 装配照明元件到衬底上
KR100900817B1 (ko) * 2007-11-27 2009-06-04 삼성전기주식회사 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
JP5173758B2 (ja) * 2008-11-17 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP5845775B2 (ja) * 2011-09-26 2016-01-20 住友電気工業株式会社 薄膜個片の接合方法
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法
JP2013016842A (ja) * 2012-09-07 2013-01-24 Shinko Electric Ind Co Ltd 半導体パッケージ
JP5773105B2 (ja) * 2013-04-10 2015-09-02 株式会社村田製作所 樹脂多層基板およびその製造方法
JP6103054B2 (ja) 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
JP6467775B2 (ja) * 2014-03-10 2019-02-13 富士通株式会社 部品内蔵基板の製造方法
US10757813B2 (en) * 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN111199984B (zh) * 2018-11-20 2022-12-02 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
CN111200702B (zh) * 2018-11-20 2022-03-15 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
CN111200701B (zh) * 2018-11-20 2021-08-10 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
CN111200700B (zh) * 2018-11-20 2021-10-19 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
US11495588B2 (en) * 2018-12-07 2022-11-08 Advanced Micro Devices, Inc. Circuit board with compact passive component arrangement

Also Published As

Publication number Publication date
JP2005223183A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
JP4158714B2 (ja) 電子部品実装済基板の製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US9167702B2 (en) Method of manufacturing wiring substrate having built-in component
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
KR100821154B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2008244473A (ja) スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP4487883B2 (ja) 電子部品内蔵モジュールの製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US8161634B2 (en) Method of fabricating a printed circuit board
KR100758229B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP4694007B2 (ja) 三次元実装パッケージの製造方法
TWI392422B (zh) 具電氣零件之基板之製造方法
JP2008166413A (ja) フレキシブル基板とその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP5456113B2 (ja) 樹脂封止パッケージ
JP2001015868A (ja) 回路基板、パッケージ及びリードフレームとその製造方法
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees