JP2008244473A - スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法 - Google Patents

スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法 Download PDF

Info

Publication number
JP2008244473A
JP2008244473A JP2008057976A JP2008057976A JP2008244473A JP 2008244473 A JP2008244473 A JP 2008244473A JP 2008057976 A JP2008057976 A JP 2008057976A JP 2008057976 A JP2008057976 A JP 2008057976A JP 2008244473 A JP2008244473 A JP 2008244473A
Authority
JP
Japan
Prior art keywords
flexible circuit
heat sink
heat
electronic circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008057976A
Other languages
English (en)
Inventor
David J Alcoe
ジェイ． アルコエ デイビッド
Varaprasad V Calmidi
ブイ． カルミディ バラプラサッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2008244473A publication Critical patent/JP2008244473A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

【課題】フレキシブル電子回路パッケージ技術を向上させ、従来の機器の大半を用いて、使いやすく比較的安価に製造可能な高性能フレキシブル電子回路パッケージを提供する。
【解決手段】フレキシブル電子回路パッケージ５１はヒートシンク５３と、上に半導体チップ５９を配置し、チップと電気的に接続されるフレキシブル回路５５と、フレキシブル回路が平面になるようにフレキシブル回路をヒートシンクに固定するある量の熱収縮性接着剤６３’と、を含む。次に、このパッケージは、プリント回路板などの回路基板に配置及び電気的に結合されるように調整される。このパッケージを製造する方法も提供される。
【選択図】図５

Description

本発明は、電子回路パッケージ、特に、その一部として１つまたはそれ以上のフレキシブル回路部材を含む電子回路パッケージ、及びその製造方法に関する。
フレキシブル（または、「フレックス」）電子回路パッケージは通常、１つまたはそれ以上のフレックス回路部材を含み、各部材は、半導体チップ（本明細書では単にチップとも称する）を収容するように設計され、層表面に配置された導体パターン（たとえば、銅パッド）を有する少なくとも１つの誘電体薄層（たとえば、ポリイミド）を含み、該チップは（たとえば、はんだボールを用いて）導体に、それにより、導体に結合されるフレックス回路の別の回路素子にも電気的に接続される。このフレックス回路は次に、通常は多層プリント回路板（本明細書では単にＰＣＢとも称する）の形で別の回路基板に搭載されるように設計される。プリント回路板は次に通常、誘電体基板（たとえば、繊維によって強化される有機樹脂材料で、ＰＣＢ業界では「ＦＲ−４」材料とも称される）、多層導電性回路トレース、およびグラウンド層と電源層を含む。多くのフレックス電子回路パッケージは、フレックス回路をホストＰＣＢのそれぞれの導体に結合するためにはんだボールを利用する。
はんだボールを用いてチップを位置決めし、フレックス回路に電気的に結合する際、いくらかの量のフレックス回路の反りが生じ、それは製造の見地からも製品機能の見地からも望ましくない。フレックス回路が極薄の（たとえば、全体で約８ミル（１ミルは１０００分の１インチ）〜２５ミルの薄さしかないことがある）高分子誘電材料であり、チップ屈曲接合を形成するのに必要なはんだリフロー処理の間に生成される熱により非常に屈曲しやすいため、この反りが生じる。一部をより詳細に以下説明するが、上記反りを回避するために様々な試みがなされている。このような試みの１つの具体例が、通常は剛体金属構造で、いくつかの位置（たとえば、外周）で一般にはフレキシブル回路に固定される「補強材」または「リッド」と称されるものを使用することである。
上記パッケージにこれらの部材を追加することは、追加の処理具の使用を必要とすることで、最終パッケージのコストを増大させる場合が多い。フレキシブル回路がより薄く、柔軟になるにつれ（これらのパッケージを用いる現在の製品における小型化の需要の高まりのため）、上記追加の部材と処理の必要なく、フレキシブル回路の平面性を高めることが望ましい。
以下から理解されるように、本発明は、結合されたチップ、ひいてはチップが結合されるホストＰＣＢに関するフレックス回路の有効な平面性を保証するためのアプローチが大きく向上したと思われるものを示す。上記平面性は、はんだボール接続が使用される際、特に高密度パターンの導体が使用される際、フレックス回路の多くの導体とその下のホストＰＣＢの導体間の確実な接続を保証するのに必須である。現在のいくつかのパターンでは、たとえば、フレックス回路の導体と収容するＰＣＢの導体とは、非常に密に間隔を置いて配置されるため、上記導体間の中心間の間隔はわずか約１２ミル〜５０ミルである。本明細書で定義されるように、本発明は、多くの従来技術製品で要求されるように「補強材」または「リッド」の必要なく、上記平面性を提供することができる。
以下の各特許文献（米国特許公報）は、電子回路パッケージと類似の構造間に所望の間隔を提供する様々なアプローチを記載している。これらの特許の引用は、いずれも本発明の先行技術であることを認めるものではない。
特許文献１には、プリント回路板またはフレックス回路基板に搭載するための電子パッドアレイキャリア装置が記載されており、該装置は、複数のトレースを有する薄い可撓性「テープ」基板を備える。基板は、比較的大きな横方向の機械的変位に耐え得るポリイミドまたはその他の材料とすることができる。集積回路ダイは、基板の近傍または基板上に搭載され、集積回路チップとトレース間の電気的接続は任意の従来の手段によって行われる。基板トレースは、ＰＣＢと接続するために外端にはんだボールまたはパッドが設けられ、パッケージ本体はダイを覆い、該本体ははんだボールが適切な凹状構造を形成するように、ＰＣＢから設定された距離、パッケージを遠ざけておくために任意に使用することができる。もしくは、キャリア構造は、処理、検査、および搭載中に剛性を追加するため、基板の周囲に設けることができるが、スタンドオフ機能も提供することができる。薄い可撓性基板は、相当大きなパッケージ領域上での比較的大きな横方向、あるいは縦方向の機械的変位すら吸収することができる。基板は、ＰＣＢへの搭載後の接合検査を可能にするように任意で透明または半透明とすることができる。ＰＣＢまたはフレックス回路も、接合検査のために透明または半透明とすることができる。はんだパッドまたはボールは、パッケージのＰＣＢへの搭載前または後に、キャリアの裏面検査を可能とするように、少なくとも部分的に導電性材料を充填された基板を通じてバイアに接合することができる。さらに、ヒートシンク構造は、パッドアレイキャリアＩＣ装置内のダイに直接接合することができる。
特許文献２には、２次レベル電子回路パッケージに可撓膜半導体チップキャリアを搭載する方法と装置が記載されている。結果として生じる電子回路パッケージ構造は、可撓膜半導体チップキャリア上の外側鉛接合パッドと２次レベル電子回路パッケージ上の対応する接合パッドとを電気的に相互接続し、２次レベル電子回路パッケージの表面上の平面に半導体チップキャリアの可撓膜を物理的に支持する、はんだボールまたは被覆銅ボールなどの導電性スペーサを含む。この電子回路パッケージ構造は、底板、弾性部材を有する圧力挿入物、および上板を備える特別なアセンブリ器具を用いて製造される。スペーサが装着される可撓膜半導体チップキャリアは、上板と底板の間の２次レベル電子回路パッケージとともに締め付けられる圧力挿入物の弾性部材上に配置される。次に、このアセンブリは、スペーサのはんだをリフローするために加熱され、アセンブリ器具が分解されて、所望されるように平面幾何学形状のキャリア可撓膜を有する２次レベル電子回路パッケージ上に搭載される可撓膜半導体チップキャリアを残す。スペーサは、可撓膜半導体チップキャリア上の外側鉛接合パッドのパターンに相当する開口部パターンを有する特別なテンプレートを使用して、可撓膜半導体チップキャリアに装着することができる。
特許文献３では、部材を支持するために接合される複数の細長いフィラメントを有する櫛形構造を備える電界放出装置で使用されるスペーサが記載されている。フィラメントはガラス製であってもよく、陽極構造と電子放出構造の対向面間の単独層において長手方向に配置される。支持部材は、陽極構造と放出構造の活性領域の完全に外に配置される。スペーサは陽極構造と陰極構造間の電圧分離を提供し、アセンブリ内の真空の機械力のスタンドオフも提供する。
特許文献４および特許文献５（特許文献４の分割出願）には、金属製リードフレームを支持する弾性ポリイミド層を含むテープ自動ボンディング（ＴＡＢ）パッケージが記載されている。マイクロ電子回路ダイは、ポリイミド層の孔に実装され、リードフレームの内部リード線と相互接続される。ＴＡＢパッケージは、パッケージを搭載するプリント回路板の表面に接触する、スペーサを有する支持部材に接着され、リードフレームと該表面間の所定の間隔を提供する。リードフレームから突出する外側リード線は、自由な状態で少なくともスペーサを該表面に向かって延在するような形状に曲げられる。パッケージおよび支持部材アセンブリは、ＰＣＢ面上に配置され、アセンブリの重量、リード線の弾性、および予め設定されたスタンドオフ高さの組み合わせによってリード線は弾性変形することができるため、スペーサは該表面に接触し、リード線ははんだまたは他のオーム接続のための表面と適合して係合し、表面上の接合パッドと結合する。支持部材はリード線保持子で形成することができ、リード線は保持子の周囲を延在して、アセンブリが低下する際に該表面に弾性的に適合係合するループを形成する。支持部材は共通平面性を維持し、パッケージに重量を追加し、形成された外側リード線を保護するように表面搭載間にスタンドオフを予め設定し、別のキャリアなしでパッケージを輸送することができる。
特許文献６および特許文献７（特許文献６の分割出願）には、プリント回路板にボールグリッドアレイ集積回路（ＩＣ）装置を表面実装する装置および方法が開示されている。搭載されるＩＣ装置のリード線に対応する複数の孔を有する非導電性材料の薄い単層または多層シートが、はんだ処理前にボールグリッドアレイと回路板間に介装されて、はんだ貼付、装置配列、およびはんだ保持を簡易化する。アセンブリガイドは、組立間のＩＣ装置の配向と配置を支援する支援具の上面に配置される。別の側面では、開示されたアセンブリ支援具は、ＩＣ装置アレイまたは回路板の非平面性を補償するのを助け、ＩＣパッケージと回路板間の最小スタンドオフ距離を保持して過度なはんだ継手の変形を防止する。また、アセンブリ支援具は、マスキングや他の追加の処理工程なしにリフロー処理の前にはんだの局所配置を簡易化することによって、表面実装の再処理を可能にする。
特許文献８には、パッケージを外部回路に接合するはんだコラムの厚みを維持するスタンドオフを有する、１つまたはそれ以上の半導体素子を包含するための表面実装パッケージが開示されている。スタンドオフは、パッケージベースの中央部全体に延在するか、あるいは囲む。スタンドオフの熱性能を向上させるため、はんだ可能層は、外部回路へのスタンドオフのはんだ付けを強化する。別の実施形態では、スタンドオフは、接着剤を機械的に固定する、あるいは光源による接着剤の照射を可能にするのに有効な複数の開口を有するフランジを含む。スタンドオフは、配列、強度、または回路ルーティングのための突起を含むことができる。
特許文献９には、電子回路パッケージと回路板を相互接続するためのソケットが記載されており、回路板は、基部、基部に強固に摺動自在に装着されるカバー、および基部から下方に延在する支持手段を備える。基部は、そこから斜めに延びる一対の延長プレートを備える。一対のスタンドオフの形状の支持手段は、各延長プレート上に形成される。各スタンドオフの高さは基部の下面に形成されるはんだボールよりもわずかに小さいため、スタンドオフは、ソケットが回路板にはんだ付けされた後で回路板にもたれかかる。上記設計により、基部に沿って摺動するようにカバーを始動するために使われる外部の力は、基部からスタンドオフに送られる。したがって、基部の変形とはんだ継手の損傷が防止されて、ＰＧＡパッケージと回路板との間の確実な接続が確保される。
特許文献１０には、一連の間隙距離と角度ずれ（傾斜）を吸収できる、素子とヒートシンク面などの２つの表面間で使用される弾性および熱伝導性を有するインタフェース装置が記載されている。該装置は、密集してネスト化された形で積層される複数のフォイルからなる。フォイルは、表面間を延在することができる。実施形態は、平面、２次元曲面、３次元曲面、および円柱面（ヒートパイプなど）との使用に関して説明される。好ましくは、フォイルは、装置内に完全に圧縮された状態に応じた形状で予め形成され、互いに対して直接積層される。複数の隣接フォイル近位縁を共に接合し、複数の隣接フォイル遠位縁を共に接合した後、アセンブリは、その後の圧迫と傾斜を吸収する屈曲と高さに対応するため、隣接フォイル屈曲部間の隙間分離距離を生成するように延在される。
特許文献１１には、液晶プラスチック（ＬＣＰ）の射出成形または熱効果によって形成されて、ダイキャリアの成形中に形成されるスタンドオフポストの高分子はんだグリッドアレイ（ＰＳＧＡ）を含むダイキャリアを形成する、低応力、低プロフィールのキャビティダウンワイヤボンドまたはフリップチップＢＧＡパッケージが記載されている。スタンドオフポストは、ダイキャリアのめっき中に銅を被覆されて、その表面には、導電トレースが、スタンドオフポストからダイキャビティの側壁を含むダイキャビティに入り、キャビティの底部のワイヤボンド領域または小さなはんだ可能領域までエッチングされる。ワイヤボンドまたはフリップチップ集積回路ダイをダイキャリアのダイキャビティ内に搭載した後、パッケージ集積回路は、導電ペーストを用いて主プリント回路板基板上に実装されて、スタンドオフポストと主ＰＣＢ基板の導電性はんだ可能領域とを電気的に接続する。めっきされたスタンドオフポストの高アスペクト比および／または大きな高さは、はんだ継手にかかる応力を低減し、ＬＣＰダイキャリアの可撓性と組み合わせて、リフロー後および動作中のはんだ継手の信頼性を高める。
特許文献１２には、ＩＣ内で最も信頼性の低いはんだボール継手を最初に特定することによって製造されるボールグリッドアレイまたはチップスケールパッケージ集積回路が記載されている。これらの最悪なケースの継手、または最悪なケースの継手の近傍の継手は、パッド寸法内で変更され、ＩＣ内の他のより頑丈な継手よりもボール／バンプ導電性の高い材料にさらされて、通常サイズのボールより大きな大型パッド上のボールを生み出す。大型ボールは、単独のパッド上に複数の小型ボールを一緒に配置して、リフロー動作間に１つの大型ボールを形成することによって形成され、大型ボールは、ＩＣデザイン内で最も弱い継手の信頼性を高めることにより、ＩＣ全体の信頼性を向上させる。さらに、大型ボールおよび小型ボールの両方のスタンドオフとも、ほぼ等しくなるように設計される。
特許文献１３では、リフロー処理および複数のはんだバンプによって基板に搭載される集積回路チップを含む集積回路チップパッケージが記載されている。少なくとも１つのスタンドオフが、回路チップと基板間に配置されて、リフロー処理中の回路チップと基板間の距離を維持する。成形化合物が、チップと基板間の空隙をアンダーフィルするために使用される。集積回路チップパッケージは、成形キャビティ内にチップと基板を配置し、移送成形化合物を成形キャビティに押し込むことによって形成される。集積回路チップと基板間の空隙は、集積回路チップ、スタンドオフ、および基板間で成形化合物を押し込みながら、成形化合物によってアンダーフィルされる。基板を通って延びる通気孔を介して、アンダーフィル中にチップと基板から空気を逃がすことができる。アンダーフィル材料は、アンダーフィルの実行と同時にチップを包含するのに使用することもできる。
特許文献１４には、電子モジュールとＰＣＢなどの基板間に機械的に締め付けられる放熱可撓性または弾性スタンドオフが記載されており、該締付装置は、ＰＣＢへの機械的結合によって、電子モジュールの上面に熱伝導性可撓インタフェースパッドを圧迫するヒートシンクを備える。放熱可撓スタンドオフは、圧迫力に対抗する力を提供することによって、電子モジュールとＰＣＢ間のはんだボール接続部にかかる応力を低減する。ワイヤメッシュなどのバネ構造の形状の熱伝導性可撓スタンドオフは、熱伝導と熱対流の両方によって放熱を提供する働きをする。熱伝導性可撓高分子パッドと多孔性金属発泡体の層も、熱伝導性スタンドオフとしての役割を果たすことができる。
特許文献１５には、基板と回路素子とを有する回路板と、接触端子を有する表面実装装置とを含む電子回路パッケージが記載されており、搭載パッドが回路板上に形成される。電子回路パッケージは、回路板上の搭載パッドに表面実装装置の接触端子を接続するはんだ継手も含む。はんだ継手は、リフロー可能なはんだと複数のスタンドオフ部材とを含む。スタンドオフ部材は、約０．０１ｍｍ〜０．１０ｍｍの範囲で回路板と表面実装装置間の分離距離（Ｈ）を提供する。
特許文献１６には、表面実装装置と回路板間の制御されたスタンドオフ高さを有する電子回路パッケージが記載されている。電子回路パッケージは、基板と搭載パッドを含む回路素子とを有する回路板と、回路素子と接触端子を有する表面実装装置とを備える。はんだ継手は、表面実装装置の接触端子を回路板上の搭載パッドに接続する。誘電性アンダーフィルは回路板と表面実装装置間に配置され、複数のスタンドオフ部材はアンダーフィル材料に配置されて、回路板と表面実装装置間の分離距離を提供する。
米国特許第５、０４５、９２１号公報 米国特許第５、１７０、９３１号公報 米国特許第５、５６２、５１７号公報 米国特許第５、６７３、４７９号公報 米国特許第５、８９６、６５１号公報 米国特許第５、７９６、５９０号公報 米国特許第５、９３０、８８９号公報 米国特許第５、８０５、４２７号公報 米国特許第６、１５２、７５６号公報 米国特許第６、４１１、５１３号公報 米国特許第６、４１４、８４９号公報 米国特許第６、４４４、５６３号公報 米国特許第６、５６０、１２２号公報 米国特許第６、６３１、０７８号公報 米国特許第６、９８６、４５４号公報 米国特許第７、１１８、９４０号公報
本発明の第１の目的は、フレキシブル電子回路パッケージ技術を向上させることである。
本発明の別の目的は、従来の機器の大半を用いて、使いやすく比較的安価に製造可能な高性能フレキシブル電子回路パッケージを提供することである。
本発明のさらに別の目的は、上記電子回路パッケージの製造方法を提供することである。
本発明の１側面によると、ヒートシンクと、複数の導体を含むフレキシブル回路と、該フレキシブル回路上に配置され、該導体のうちの選択された導体に電気的に結合される半導体チップと、該半導体チップを上に配置した該フレキシブル回路が略平面になるように、該フレキシブル回路上に配置され、該フレキシブル回路を該ヒートシンクに接合するある量の熱収縮性接着剤と、該ヒートシンクと該フレキシブル回路間に配置され、該ヒートシンクから間隔を置いて該フレキシブル回路の少なくとも一部を保持する複数のスタンドオフと、を備える電子回路パッケージが提供される。
本発明の別の側面によると、ヒートシンクを設けるステップと、複数の導体を含むフレキシブル回路を設けるステップと、該フレキシブル回路上に半導体チップを配置して、該半導体チップを該導体のうちの選択された導体に電気的に結合するステップと、該フレキシブル回路と該ヒートシンクの両方に接触して、該フレキシブル回路と該ヒートシンク間に液体状のある量の熱収縮性接着剤を配置するステップと、該熱収縮性接着剤を略硬化し、該フレキシブル回路を該ヒートシンクに接合するために、上に該半導体チップを有する該フレキシブル回路が略平面になるように、該熱収縮性接着剤を液体状の体積からより少ない体積に収縮させるステップと、実質上該ヒートシンクと該フレキシブル回路間に複数のスタンドオフを配置して、該フレキシブル回路が略平面になるときに該ヒートシンクから間隔を置いて該フレキシブル回路の少なくとも一部を保持するステップと、を備えることを特徴とする電子回路パッケージの製造方法が提供される。
以上、説明した通り、本発明においては、
「ヒートシンクと、
複数の導体を含むフレキシブル回路と、
前記フレキシブル回路上に配置され、前記導体のうちの選択された導体に電気的に結合される半導体チップと、
前記半導体チップを上に配置した前記フレキシブル回路が略平面になるように、前記フレキシブル回路上に配置され、前記フレキシブル回路を前記ヒートシンクに接合するある量の熱収縮性接着剤と、
前記ヒートシンクと前記フレキシブル回路間に配置され、前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持する複数のスタンドオフと、
を備えることを特徴とする電子回路パッケージ」
及び、
「ヒートシンクを設けるステップと、
複数の導体を含むフレキシブル回路を設けるステップと、
前記フレキシブル回路上に半導体チップを配置して、前記半導体チップを前記導体のうちの選択された導体に電気的に結合するステップと、
前記フレキシブル回路と前記ヒートシンクの両方に接触して、前記フレキシブル回路と前記ヒートシンク間に液体状のある量の熱収縮性接着剤を配置するステップと、
前記熱収縮性接着剤を略硬化し、前記フレキシブル回路を前記ヒートシンクに接合するために、上に前記半導体チップを配置する前記フレキシブル回路が略平面になるように、前記熱収縮性接着剤を液体状の体積からより少ない体積に収縮させるステップと、
実質上前記ヒートシンクと前記フレキシブル回路間に複数のスタンドオフを配置して、前記フレキシブル回路が略平面になるときに前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持するステップと、
を備えることを特徴とする電子回路パッケージの製造方法」
にその構成上の特徴があり、これにより、本発明は、接合されたチップ（および必要であれば、パッケージの他の素子）に対するフレックス回路の有効な平面性を確保することができる。
本発明は、多くの電子回路パッケージでこれまで必須とされていた補強剤または類似の部材を使用せずに、これを達成することができる。上記補強材は、（たとえば、外周の大半に沿って）フレックス回路に直接接合される。
さらに、本発明は、複雑で高価な素子および／または処理機器を使用せずにこれを達成することができ、本発明の製造業者はパッケージの消費者にコスト低減の恩恵を転嫁することができる。上記パッケージは当該技術を大幅に前進させると考えられる。
換言すれば、本発明によれば、従来の機器の大半を用いて、使いやすく比較的安価に製造可能な高性能フレキシブル電子回路パッケージを提供することができるのでであり、フレキシブル電子回路パッケージ技術を向上させることができる。そして、このような効果を有する電子回路パッケージの製造方法を提供することができるのである。
なお、前記電子回路パッケージのスタンドオフは、金属、はんだ素子、電子部品、あるいは半導体チップとはんだボールアセンブリからなること、また、ヒートシンクの延長部を備えることがある。さらに、前記電子回路パッケージを製造するための熱収縮性接着剤は、シリコンからなることがある。
本発明の理解を深めるため、本発明の他の及び別の目的、利点、及び性能とともに、添付図面と組み合わせて、本発明を説明する。この場合、図面全体を通じ、同じ構成要素には同じ参照符号を付していると理解されたい。
本明細書で使用される用語「電気アセンブリ」は、少なくとも１つの電子回路パッケージと少なくとも１つのプリント回路板（またはＰＣＢ）との組み合わせを意味し、パッケージはプリント回路板上に配置され、プリント回路板に電気的に結合される。
また、本明細書で使用される用語「電子回路パッケージ」は、少なくとも１つの半導体チップを有する少なくとも１つのフレキシブル（またはフレックス）回路と少なくとも１つのヒートシンクとを意味し、チップはヒートシンクに熱結合される。
さらに、本明細書で使用される用語「フレキシブル回路」または「フレックス回路」は、その一部として回路素子を有する材料の少なくとも１つの絶縁薄層を意味する。「薄い」という用語は、層内容に応じて、全体の厚みが約１．２〜約３０ミルのフレックス回路の一部として、全体の厚みが約１ミル〜約８ミルの個々の絶縁層を意味する。また、用語「回路素子」は、通常は絶縁層表面に形成される通常はパッド状の導体パターンを含み、その場合、導体は約０．２〜約１ミルの厚みしか持たない。上記回路素子は通常、銅または銅合金などの金属製である。
本明細書で使用される用語「熱収縮性接着剤」は、略液体状に塗布され、その後硬化される接着剤材料を意味し、該材料は前記液体状の最初の体積から低減した体積まで収縮する。本明細書で使用される用語「熱収縮性接着剤」は、そのように硬化され、液体体積から前記低減された体積まで収縮する熱収縮性材料を意味する。
本明細書で使用される用語「プリント回路板」または「ＰＣＢ」は、交互に配向する２つまたはそれ以上の絶縁層と２つまたはそれ以上の導体層とからなる多層構造を意味する。導体層は通常、金属で、一般的な金属は銅または銅合金である。上記構造は、絶縁層及び導体層のそれぞれを３つ以上含むことが多く、その上面に導体層を含むことが多い。この上側導体層は次に、その上のチップを収容するように設計された導体パターンを含むことができる。
「従来技術」として特定される図１〜図３は、当該技術において既知なフレキシブル電子回路パッケージの３つの例を示す。図１は、最も簡単な形状のフレックス回路を示し、これは、単独のフレキシブル回路１１と、その上に配置され結合されたチップ１３からなっている。すなわち、このフレックス回路は、複数の導体パッド１５を含み、それらは次にパッケージの回路素子の一部を成す他の回路ライン（図示せず）に電気的に接続される。上記回路素子は、内部導体層１７を含むことができ（図１では１つのみを示す）、そのそれぞれが複数の信号線を含むことができる。断面では、図１のように、単独層１７はいくつかの間隔を置いて配置された部分を含むように見ることができ、当該技術において既知であるように、これらは次に様々なパターンで互いに結合される。
上述した通り、該フレックス回路は、少なくとも１つの絶縁層１６も備え（図１では２つで、層１７の両側に１つずつ）、本発明の一実施形態では従来のポリイミド材料からなる。
このフレキシブル回路（及び本明細書で定義される他の回路）に利用可能な誘電材料の他の例には、ガラス繊維強化エポキシ樹脂（難燃剤定格に関して、当該技術において「ＦＲ４」誘電材料と称される）、ポリテトラフルオロエチレン（例えば、テフロン：登録商標）、ポリアミド、シアン酸樹脂、光画像形成可能材料、及びその他の同様の材料などがある。
本発明の導体材料を含め、上記回路の回路素子に利用可能な導体材料の例は、銅または銅合金を含むが、追加の金属（例えば、ニッケル、アルミニウム、金など）またはその合金を含むことができる。本発明の実施形態を含め、多くの実施形態では、チップは従来のはんだ組成で成すことのできるはんだボール１９を用いて、各導体１５に接合される。１例では、６３％スズ、３７％鉛のはんだ組成を使用することができる。
最後に、チップ（または、２つ以上をフレックス回路に結合すべきである場合は複数のチップ）が、適切な密閉材料２１に（上面を除き）ほぼ包まれ、そのいくつかが当該技術において既知である。
図１では、フレックス回路１１をチップ１３に単純に接合した結果、非平面になる程度まで薄いフレキシブル回路に反りが生じることが示され、上記反りは説明のため図１では実質上誇張されている。この望ましくない配向を克服するため、上述したように、フレックス回路１１に接合される通常は金属材料（例えば、アルミニウム）の補強材２３（またはリッド）を利用する、すなわち、ある量の既知の接着剤２５を用いるアプローチが取られてきた。
補強材２３は、図２に示されるように、チップを収容するように設計された開口部２７を有するフレーム構造とすることができる。フレックス回路の平面性はこの構造を用いて可能だが、補強材２３は、さもなければさらなるチップの配置などの追加機能のために利用可能な回路上面の比較的大きな部分を占めることが分かる。上述したように、この部材の配置は、追加の処理具の使用を必要とし、最終製品のコストを増大させる。
さらに、図２（及び図１）に示される前記パッケージは、さらに別の追加部材である、チップの熱脱出向上（及び寿命延長）のためにチップが熱結合されるヒートシンク２９（図２では想像線で示される）を必要とする。ヒートシンク２９は、任意の膨らんだ構造で、図２に示される構造に限定されない。前記部材は、多数の直立フィンなどを含むことが多く、これらのうち数個のみを図２の代表例に示す。図２のチップは、ある量の既知の熱接着剤（図示せず）を用いてこのヒートシンクに熱接合されることによって、チップからヒートシンク（次に外部環境）への直接伝熱路を提供する。
図３の従来技術の実施形態は、図示されるように、組み合わされたヒートシンク−補強材３１が使用され、フレックス回路に接合される図２の構造の別バージョンを示す。図２のヒートシンクと別個の補強材との組み合わせでは、結果的に比較的大きなパッケージ構造となり、フレックス回路の上面の大半が占められる。チップ１３は従来の熱接着剤３３を用いてヒートシンク−補強材３１のキャビティ部の下面に熱接合される。図３の実施形態は、図２の実施形態と同様に他の素子も含む。
上記の従来技術の実施形態は、例示のみを目的とし、最終構造において屈曲の平面化を達成するのに使用される他の多くのアプローチを包含することを意図していない。
図４は、本発明の一実施形態による電子回路パッケージ５１を示す。パッケージ５１は、ヒートシンク５３、複数の導体５７を含むフレキシブル回路５５、フレキシブル回路５５上に配置され、導体５７のうちの選択された導体に電気的に結合される半導体チップ５９（従来の接触箇所（図示せず）を含むチップは次に、従来のはんだ組成の複数のはんだボール６１によって導体５７のうちの各導体に結合される）、フレキシブル回路５５をヒートシンク５３に接合するためにフレキシブル回路５５上に配置されるある量の熱収縮性接着剤６３、及び、ヒートシンク５３とフレキシブル回路５５間に配置される複数のスタンドオフ６５を含む。一実施形態では、チップ５９は、ある量の熱ペースト６０によってヒートシンク５３に熱接合され、いくつかの異なる種類の熱ペーストが当該技術において既知である。
一実施形態では、アリゾナ州フェニックスに事業所を置くＳｈｉｎ−Ｅｔｓｕ ＭｉｃｒｏＳｉ社製で市販される製品名、熱インタフェース材料Ｘ２３−７７８３Ｄの熱ペースを使用することができる。この特定のペーストは粘性２００（パスカル秒）、比重２．６、熱伝導定格（Ｗ／ｍ絶対温度）６．０を有する。熱収縮性接着剤６３は、適切なディスペンサノズル６６を用いて図示される位置に液体状で投与することができ、該接着剤は前記装置を用いて投与されるように調整される。
本発明で使用可能な熱収縮性接着剤の１例は、オハイオ州ネラパークに事業所を置くＧｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｃｏｍｐａｎｙで市販される製品名「ＴＳＥ３２８１−Ｇ」の熱伝導性・熱硬化性シリコン接着剤である。この接着剤は、粘性６０（パスカル秒）、比重２．７０、熱伝導定格（Ｗ／ｍ絶対温度）１．６８を有する。該接着剤は、５０％の伸張率も有する。この接着剤の典型的な硬化時間は、１５０℃に加熱された場合は１時間、１２５℃に加熱された場合は２時間、１００℃に加熱された場合は４時間である。本発明で使用されるように調整された他の接着剤には、４８６８６ミシガン州ミッドランド、サウスサギナウロードに事業所を置くＤｏｗ−Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ製の熱伝導性接着剤１−４１７３、熱伝導性接着剤１−４１７４、及び熱伝導性接着剤ＳＥ４４８６ＣＶがある。熱伝導性接着剤１−４１７４は、直径０．００７のガラススペーサビーズを含む。このリストは完全な物ではなく、別の接着剤も利用可能である。
この教示は、接着剤６３に使用されるのと同じ接着剤を含め、上記のペースト６０ではなく熱収縮性接着剤を用いて、チップ５９をヒートシンク５３に接合するのにも利用することができる。それぞれ異なる厚みを有するフレックス回路とヒートシンク間で、チップをヒートシンクに接合するために同様の接着剤を使用することで、図４の構造（及び後述の構造）のこれらの部分における比例的収縮が可能になる。例えば、約２〜約６ミル厚のチップを接合するのにペースト６０の代わりに接着剤を使うと、所望のフレックス回路の平面性を確保しつつ、約２０〜約５０ミル厚の接着剤６３は比例的収縮する（接着剤が厚いほど、対応物よりも大きく収縮し、チップ接着剤がずっと薄くなる）。この比例的収縮性能は、本発明の重要な特徴と考えられる。
重要なことに、図４のフレキシブル回路５５の配向は、ヒートシンク５３に対する回路の最初の配向を示しており、該回路は、はんだボール６１が融点まで加熱されてから、冷却されて固化するはんだリフロー処理の結果としてチップ５９に固定される。
一実施形態では、前記加熱は少なくとも約１８３℃まで行われ、その後、熱収縮性接着剤６３はフレキシブル回路５５の外周に投与され、その間にヒートシンク５３の下面に接触する。このとき、一実施形態ではガラス球であるスタンドオフ６５は、収縮性接着剤内に、フレックス回路の周囲に間隔を置いた配向で配置される。１例では、矩形のフレックス回路は、回路の周囲に配置される１６個のスタンドオフ６５を含む。
前記実施形態では、当然ながらヒートシンク５３とフレキシブル回路５５間の最終間隔として供するように、各スタンドオフ６５は約３０ミルの直径を持つことができ、この最終配向は図５に示される。接着剤６３内に位置するスタンドオフ６５は、ピンセット型ホルダや自動ロボット把持器などの様々な位置決め機構（図示せず）を用いて達成することができる。
上記直前の実施形態では、総量０．７グラムの接着剤６３と２００マイクログラムの接着剤６０を使用することができる。図４に示される最初の位置では、ヒートシンク５３と回路５５間の間隔は平均約３５ミルで、対応する球形スタンドオフ６５の直径より５ミル大きい。上述の図４の実施形態では、ヒートシンク５３は、銅、アルミニウム、アルミニウム−シリカ−炭化ケイ素、ステンレス鋼、または他の強固な熱伝導性材料で作製することができる。
チップと回路部材に対するパッケージの平面性を確保する部材として主に意図される場合、セラミック、ガラス、炭化ケイ素、ガラス、水晶、またはその組み合わせで作製することができる。本実施形態では、約２０ミルの厚さとし、フィン（図示せず）またはその類似物を含むことができ、そのいくつかの種類が当該技術において既知である。
フレキシブル回路５５は、図１〜３の従来技術の実施形態に関して言及された１つまたはそれ以上の材料製である。また、１つまたはそれ以上の内部導電層も含むことができ、図示の簡易化のために図４では図示されない。
図４は、例えば、テーブル７３または他の支持部材の平坦面７１に配置されるパッケージ５１のフレキシブル回路５５を示す。そのようなものとして、フレキシブル回路は、チップ５９への装着後の最初の配向の結果として、ヒートシンク５３に対し凸状に上向きに湾曲する。すなわち、固定されるチップ５９を有する回路部分がヒートシンクに最も近く、回路の外側縁部はヒートシンクからずっと遠い。この湾曲（または屈曲）は説明のため誇張して示されており、非平面配向屈曲のみが想定されることを示すように意図していない。わずかな波形配向、あるいは一方の側が他方の側よりヒートシンクに近い場合も含み、例えば、傾斜も考えられる。
図５では、所定時間後、接着剤６３が「硬化」させられるパッケージ５１が示される。上記熱伝導性接着剤「ＳＥ４４８６ＣＶ」が０．８グラム投与された場合、その時間は約１２０時間である。上記硬化は、過剰に高いまたは低い湿度ではない室温環境にパッケージ５１をさらすことによって行われた。しかしながら、より急速な硬化のためには、約１４０℃〜約１６０℃までから図４の構造を加熱することが好ましく、ＴＳＥ３２Ｓ１−Ｇを用いる具体的な一実施形態では、硬化プロセスを加速する手段として１５０℃の温度が使用される。
上記温度で、構造を中に置く対流オーブンを用いると、約３０分〜約１２０分内に硬化を達成することができる。１５０℃の例では、約６０分で完全な硬化を得ることができる。驚くことに、薄いフレックス回路自体を傷つけずにチップをフレックス回路を接合するのに使用されるはんだの融点温度の約８０〜８５％の温度まで構造を加熱することができる。この加熱（ひいては、接着剤の硬化加速）は、はんだよりも融点の高いフレックス回路材料（ここでは、ポリイミド）を用いて可能になる。
本発明で利用可能なポリイミドは、３００℃もの高さの融点を有する。さらに重要なことに、この「硬化」の結果、接着剤が収縮し（１例では、元の体積から約１０％〜約３０％）、戦略的に配置されたスタンドオフ６５によって停止されるまで、フレキシブル回路５５をヒートシンクに近づける。よって、本発明は、フレックス回路に直接固定しなければならない上述の補強材または同様の金属部材を用いずに、フレキシブル回路５５の平面性を得ることができる。
実質上硬化された図５の配向では、フレックス回路５５は、平面状ヒートシンクからヒートシンク（及びフレックス回路）の全幅について３０ミルの距離、均等に間隔を置いて配置される。ヒートシンクもフレックス回路も同一平面上にあるため、対応する導体５７と対応付けられるチップ５９の接触箇所に対して、比較的繊細なはんだボール接続部の略均等な間隔が確保される。
図６は本発明の他の実施形態を示す。パッケージ５１'は、スタンドオフ６５'の選択されたものが熱収縮性接着剤６３'の外部に配置され、他（すなわち、図６では左側の１つによって示される）が接着剤内に配置されることを除き、図５のパッケージ５１と同様の構成要素を含む。接着剤内のスタンドオフ６５'は、図５のスタンドオフ６５と同様に配置することができ、それらは、例えば一時的接着剤（図示せず）を用いて、接着剤投与前に接着剤内部に配置されている。
接着剤の外部に沿ったスタンドオフ６５は、所定位置に保持するための一時的接着剤をここでも用いて、接着剤投与後に配置される。その後、接着剤６３'の硬化が生じ、その間に接着剤は収縮して、フレックス回路５５は図５の回路５５のように堅く引き寄せられる。図５と同様の接着剤の量、類似の材料の構成要素、及び寸法を利用することができる。
図６の実施形態は、フレックス回路５５と下にあるプリント回路板８１との間の可能な（電気的）結合をより詳細に示すために提示される。上記結合は、図６に隠れて示されるような貫通孔及び／または内部回路素子を用いて達成され、各接続位置ではんだボール８７を使用して、導体５７（ここでも、チップをフレックス回路に結合するのにはんだボール６１が使用される）を対応する導体８５に結合する。これらのはんだボール８７は、はんだボール６１と同一または異なるはんだ組成を有することができる。
さらに重要なことに、スタンドオフ６５'は金属製（例えば、ステンレス鋼、銅、またはアルミニウム製の球形部材、及び、はんだボール６１及び８７よりも高い融点のはんだボール）で、フレックス回路の上面の対応導体８９に電気的に接続することができる。金属またはその他の導電性材料（例えば、金属、例えば、銀粒子を内部に有する硬化エポキシ球形素子）製であるため、スタンドオフは、ヒートシンクへの電気接続（例えば、接地するため）と、熱接続（例えば、パッケージの密閉内部からの熱脱出を向上させるため）を提供する。
スタンドオフは、上記スタンドオフ６５で使用されるガラス材料（もしくは、セラミック）などの非導電性材料であってもよく、必ずしも伝導路を提供する必要はないと理解される。簡単に言うと、本発明のスタンドオフは有機材料または無機材料のいずれでもよく、後述するような他の構造を取ることができる。よって、接着剤６３または６３’の収縮の結果として全体の厚みを維持できることを条件に、実質上どの材料または構造でも利用することができる。
図７及び８はさらに別の本発明の実施形態を示す。図７では、ヒートシンク５３'は、接着剤６３を内部に投与した所定長の延長部９１を含む。接着剤は上述のように収縮し、図示されるように平面形状を取るまでフレキシブル回路を上方に引っ張ってこれらの延長部に押し付ける。可能な代替として（あるいは延長部９１と組み合わせて）、別個の延長部９１'を使用することができる。これらは別個の金属部材の形状、例えば、チップ５９に対して、戦略的に突出させた延長部９１（使用される場合）の内部及び／または外部に配置される円柱状または箱状の部材、あるいは個々の単独部材とすることができる。部分９１及び９１'は接着剤６３’と連続していても、間隔を置いていてもよい。
図８の実施形態では、半導体チップ１０１の形状の電子部品を本発明のスタンドオフとして使用することができる。チップ１０１は、はんだボール１０３を用いてフレックス回路５５の上面に固定し、次にフレックス回路上の上側導体１０５（図８では左にのみ示される）に結合することができる。重要なことに、チップ１０１もこの配置では完全に動作可能であるため、複数のチップ性能を有するパッケージ５１’を提供する。
図示されるように、これらのチップと対応付けられるはんだ接続部は、チップまたは接続部に悪影響（損傷）を及ぼさずに接着剤の収縮の間その形状（及び幅）を維持することができる。したがって、本発明は、パッケージの機能部材として２つ以上のチップを提供しつつ、ヒートシンクとフレックス回路間の正確な間隔を提供することができる。チップ１０１は、図８に示されるように、接着剤の内部または外部に配置することができる。
従って、フレックス回路が少なくとも大部分に関して、ヒートシンクから正確な距離を置いて保持される電子回路パッケージが図示され定義されている。この間隔は、熱収縮性接着剤を収縮させて以前の非平面フレックス回路を平面構造に近づけることによって、新規かつ独特の方法で達成される。
多様な異なる材料と形状の様々なスタンドオフ部材を使用することができる。
本明細書中で定義される本発明は、比較的簡単に製造できるので、大量生産に適合可能である。素子も大部分が比較的安価な材料（例えば、金属及びガラス）で作製されるが、このため上述の半導体チップなどの追加電子部品を使用することもできる。
現時点で本発明の好適な実施形態であるものを図示し説明してきたが、当業者にとっては、添付の請求項に定義されるように、本発明の範囲を逸脱せずに様々な変更や修正を行うことができるのは自明であろう。
フレキシブル回路を半導体チップに結合する従来技術手段を示す側面図である。 フレキシブル回路を半導体チップに結合する別の従来技術手段を示す部分破断側面である。 フレキシブル回路を半導体チップに結合するさらに別の従来技術手段を示す部分破断側面である。 本発明の一実施形態によるフレキシブル電子回路パッケージを示す部分破断側面図である。 本発明の別の実施形態によるフレキシブル電子回路パッケージを示す部分破断側面図である。 発明の別の実施形態によるフレキシブル電子回路パッケージを示す部分破断側面図である。 発明のさらに別の実施形態によるフレキシブル電子回路パッケージを示す部分破断側面図である。 発明の他の実施形態によるフレキシブル電子回路パッケージを示す部分破断側面図である。
符号の説明
１１ フレキシブル回路
１３ チップ
１５ 導体パッド
１６ 絶縁層
１７ 内部導体層
１９ はんだボール
２１ 密閉材料
２３ 補強材
２５ 接着剤
２７ 開口部
２９ ヒートシンク
３１ 補強材
３３ 熱接着剤
５１・５１' 電子回路パッケージ
５３・５３' ヒートシンク
５５ フレキシブル回路
５７ 導体
５９ 半導体チップ
６０ 熱ペースト
６１ はんだボール
６３・６３' 熱収縮性接着剤
６５・６５' スタンドオフ
６６ ディスペンサノズル
７１ 平坦面
７３ テーブル
８１ プリント回路板
８５ 導体
８７ はんだボール
８９ 対応導体
９１・９１' 延長部
１０１ 半導体チップ
１０３ はんだボール

Claims (20)

  1. ヒートシンクと、
    複数の導体を含むフレキシブル回路と、
    前記フレキシブル回路上に配置され、前記導体のうちの選択された導体に電気的に結合される半導体チップと、
    前記半導体チップを上に配置した前記フレキシブル回路が略平面になるように、前記フレキシブル回路上に配置され、前記フレキシブル回路を前記ヒートシンクに接合するある量の熱収縮性接着剤と、
    前記ヒートシンクと前記フレキシブル回路間に配置され、前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持する複数のスタンドオフと、
    を備えることを特徴とする電子回路パッケージ。
  2. 前記スタンドオフが前記ある量の熱収縮性接着剤内に配置されることを特徴とする請求項１の電子回路パッケージ。
  3. 前記スタンドオフが無機材料からなることを特徴とする請求項１または請求項２の電子回路パッケージ。
  4. 前記スタンドオフがガラスからなることを特徴とする請求項１〜請求項３のいずれかに記載の電子回路パッケージ。
  5. 前記スタンドオフが金属からなることを特徴とする請求項１〜請求項３のいずれかに記載の電子回路パッケージ。
  6. 前記スタンドオフがはんだ素子からなることを特徴とする請求項１〜請求項３あるいは請求項５のいずれかに記載の電子回路パッケージ。
  7. 前記スタンドオフが電子部品であることを特徴とする請求項１または請求項２の電子回路パッケージ。
  8. 前記スタンドオフが半導体チップとはんだボールアセンブリであることを特徴とする請求項７の電子回路パッケージ。
  9. 前記スタンドオフが前記ある量の熱収縮性接着剤から間隔を置いて、あるいは連続して配置されることを特徴とする請求項１の電子回路パッケージ。
  10. 前記スタンドオフが無機材料からなることを特徴とする請求項１または請求項９の電子回路パッケージ。
  11. 前記スタンドオフがガラスからなることを特徴とする請求項１、請求項９または請求項１０のいずれかに記載の電子回路パッケージ。
  12. プリント回路板をさらに備え、前記電子回路パッケージの前記フレキシブル回路が前記プリント回路板に電気的に結合されて電気アセンブリを形成することを特徴とする請求項１〜請求項１１のいずれかに記載の電子回路パッケージ。
  13. ヒートシンクを設けるステップと、
    複数の導体を含むフレキシブル回路を設けるステップと、
    前記フレキシブル回路上に半導体チップを配置して、前記半導体チップを前記導体のうちの選択された導体に電気的に結合するステップと、
    前記フレキシブル回路と前記ヒートシンクの両方に接触して、前記フレキシブル回路と前記ヒートシンク間に液体状のある量の熱収縮性接着剤を配置するステップと、
    前記熱収縮性接着剤を略硬化し、前記フレキシブル回路を前記ヒートシンクに接合するために、上に前記半導体チップを配置する前記フレキシブル回路が略平面になるように、前記熱収縮性接着剤を液体状の体積からより少ない体積に収縮させるステップと、
    実質上前記ヒートシンクと前記フレキシブル回路間に複数のスタンドオフを配置して、前記フレキシブル回路が略平面になるときに前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持するステップと、
    を備えることを特徴とする電子回路パッケージの製造方法。
  14. 前記フレキシブル回路上に前記半導体チップを配置して、前記半導体チップを前記導体のうちの選択された導体に電気的に接続するステップが、はんだボールを用いて達成されることを特徴とする請求項１３の電子回路パッケージの製造方法。
  15. 前記フレキシブル回路と前記ヒートシンクの両方に接触して、前記フレキシブル回路と前記ヒートシンク間に液体状のある量の熱収縮性接着剤を配置するステップが、ディスペンサノズルを用いて達成されることを特徴とする請求項１３または請求項１４の電子回路パッケージの製造方法。
  16. 前記熱収縮性接着剤を略硬化し、前記フレキシブル回路を前記ヒートシンクに接合するために、上に前記半導体チップを配置する前記フレキシブル回路が略平面になるように、前記熱収縮性接着剤を液体状の体積からより少ない体積に収縮させるステップが、前記熱収縮性接着剤を所定時間室温にさらすことによって達成されることを特徴とする請求項１３〜請求項１５のいずれかに記載の電子回路パッケージの製造方法。
  17. 前記熱収縮性接着剤を略硬化し、前記フレキシブル回路を前記ヒートシンクに接合するために、上に前記半導体チップを配置する前記フレキシブル回路が略平面になるように、前記熱収縮性接着剤を液体状の体積からより少ない体積に収縮させるステップが、前記熱収縮性接着剤を所定時間確定温度に加熱するようにさらすことによって達成されることを特徴とする請求項１３〜請求項１５のいずれかに記載の電子回路パッケージの製造方法。
  18. 前記確定温度が約１４０℃〜約１６０℃の範囲内で、前記所定時間が約３０分〜約１２０分であることを特徴とする請求項１７の電子回路パッケージの製造方法。
  19. 実質上前記ヒートシンクと前記フレキシブル回路間に複数のスタンドオフを配置して、前記フレキシブル回路が略平面になるときに前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持する前記ステップが、前記スタンドオフを前記熱収縮性接着剤内に配置することを含むことを特徴とする請求項１３〜請求項１８のいずれかに記載の電子回路パッケージの製造方法。
  20. 実質上前記ヒートシンクと前記フレキシブル回路間に複数のスタンドオフを配置して、前記フレキシブル回路が略平面になるときに前記ヒートシンクから間隔を置いて前記フレキシブル回路の少なくとも一部を保持する前記ステップが、前記スタンドオフを前記熱収縮性接着剤の外部にまたは連続して配置することを含むことを特徴とする請求項１３〜請求項１９のいずれかに記載の電子回路パッケージの製造方法。
JP2008057976A 2007-03-26 2008-03-07 スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法 Pending JP2008244473A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/727,314 US7851906B2 (en) 2007-03-26 2007-03-26 Flexible circuit electronic package with standoffs

Publications (1)

Publication Number Publication Date
JP2008244473A true JP2008244473A (ja) 2008-10-09

Family

ID=39792819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057976A Pending JP2008244473A (ja) 2007-03-26 2008-03-07 スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法

Country Status (4)

Country Link
US (1) US7851906B2 (ja)
JP (1) JP2008244473A (ja)
CN (1) CN101276794A (ja)
TW (1) TW200845316A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法
JP2016504751A (ja) * 2012-10-09 2016-02-12 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． ポリマー内への薄型チップの埋込み
EP3451375A1 (en) * 2017-08-29 2019-03-06 INTEL Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
WO2008005547A2 (en) * 2006-07-05 2008-01-10 Microstrain, Inc. Rfid tag packaging system
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
JP2008198864A (ja) * 2007-02-14 2008-08-28 Toshiba Corp 電子機器および半導体パッケージ
US7498198B2 (en) * 2007-04-30 2009-03-03 International Business Machines Corporation Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9545216B2 (en) 2011-08-05 2017-01-17 Mc10, Inc. Catheter balloon methods and apparatus employing sensing elements
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
JP5147677B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US8034666B2 (en) * 2009-11-15 2011-10-11 Microsemi Corporation Multi-layer thick-film RF package
US8410601B2 (en) * 2009-11-15 2013-04-02 Microsemi Corporation RF package
US20110193243A1 (en) * 2010-02-10 2011-08-11 Qualcomm Incorporated Unique Package Structure
CN201839533U (zh) * 2010-03-01 2011-05-18 番禺得意精密电子工业有限公司 电子装置
US20110235304A1 (en) * 2010-03-23 2011-09-29 Alcatel-Lucent Canada, Inc. Ic package stiffener with beam
DE102010029522B4 (de) 2010-05-31 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
CN102118928A (zh) * 2010-12-29 2011-07-06 鸿富锦精密工业（深圳）有限公司 带多角度定位支架的电子装置
US20120292005A1 (en) * 2011-05-19 2012-11-22 Laird Technologies, Inc. Thermal interface materials and methods for processing the same
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9168094B2 (en) 2012-07-05 2015-10-27 Mc10, Inc. Catheter device including flow sensing
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9082025B2 (en) 2012-10-09 2015-07-14 Mc10, Inc. Conformal electronics integrated with apparel
US9435526B2 (en) 2012-12-22 2016-09-06 Cree, Inc. LED lighting apparatus with facilitated heat transfer and fluid seal
CN103079352A (zh) * 2012-12-29 2013-05-01 中国航空工业集团公司第六三一研究所 一种印制板加固方法
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
US9093563B2 (en) * 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
KR20160065948A (ko) 2013-10-07 2016-06-09 엠씨10, 인크 감지 및 분석용 등각 센서 시스템
EP3071096A4 (en) 2013-11-22 2017-08-09 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
WO2015103580A2 (en) 2014-01-06 2015-07-09 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
KR20160129007A (ko) 2014-03-04 2016-11-08 엠씨10, 인크 전자 디바이스를 위한 다부분 유연성 봉지 하우징
EP3143643B1 (en) * 2014-05-15 2022-06-01 Intel Corporation Molded composite enclosure for integrated circuit assembly
FR3023059B1 (fr) 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US9470394B2 (en) 2014-11-24 2016-10-18 Cree, Inc. LED light fixture including optical member with in-situ-formed gasket and method of manufacture
US9502368B2 (en) * 2014-12-16 2016-11-22 Intel Corporation Picture frame stiffeners for microelectronic packages
SG11201704928UA (en) * 2014-12-17 2017-07-28 Alpha Assembly Solutions Inc Method for die and clip attachment
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
EP3356003A4 (en) 2015-10-01 2019-04-03 Mc10, Inc. METHOD AND SYSTEM FOR INTERACTION WITH A VIRTUAL ENVIRONMENT
CN108289630A (zh) 2015-10-05 2018-07-17 Mc10股份有限公司 用于神经调节和刺激的方法和系统
US10123460B2 (en) * 2015-11-13 2018-11-06 Covidien LLP System and method for thermal management of electronic devices
US10673280B2 (en) 2016-02-22 2020-06-02 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
US10277386B2 (en) 2016-02-22 2019-04-30 Mc10, Inc. System, devices, and method for on-body data and power transmission
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统
US10325860B2 (en) * 2016-04-26 2019-06-18 Intel Corporation Microelectronic bond pads having integrated spring structures
TWI595572B (zh) * 2016-06-29 2017-08-11 摩爾創新科技股份有限公司 具有三維立體結構的電子組件的製造方法
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10319609B2 (en) 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
US10325830B1 (en) 2017-11-30 2019-06-18 International Business Machines Corporation Multipart lid for a semiconductor package with multiple components
US20210076504A1 (en) * 2017-12-22 2021-03-11 Molex, Llc Double-sided assembly on flexible substrates
JP7255788B2 (ja) * 2018-04-04 2023-04-11 住友電工プリントサーキット株式会社 フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板
WO2019205747A1 (zh) * 2018-04-25 2019-10-31 云谷（固安）科技有限公司 显示面板及显示装置
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11664300B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
US20210235596A1 (en) * 2020-01-23 2021-07-29 Intel Corporation Heat dissipation device having shielding/containment extensions
US11749579B2 (en) * 2021-03-01 2023-09-05 Qualcomm Incorporated Thermal structures adapted to electronic device heights in integrated circuit (IC) packages
TWI774357B (zh) * 2021-05-07 2022-08-11 宏齊科技股份有限公司 具有高散熱效能的半導體裝置
CN114775415B (zh) * 2022-05-23 2022-11-29 四川双建路桥机械有限责任公司 一种自适应支座

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5673479A (en) * 1993-12-20 1997-10-07 Lsi Logic Corporation Method for mounting a microelectronic circuit peripherally-leaded package including integral support member with spacer
US5448131A (en) * 1994-04-13 1995-09-05 Texas Instruments Incorporated Spacer for flat panel display
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
TW433624U (en) * 1999-04-06 2001-05-01 Hon Hai Prec Ind Co Ltd Electrical connector
US6414849B1 (en) * 1999-10-29 2002-07-02 Stmicroelectronics, Inc. Low stress and low profile cavity down flip chip and wire bond BGA package
US6411513B1 (en) * 1999-12-10 2002-06-25 Jacques Normand Bedard Compliant thermal interface devices and method of making the devices
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6639360B2 (en) * 2001-01-31 2003-10-28 Gentex Corporation High power radiation emitter device and heat dissipating package for electronic components
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
US7094966B2 (en) * 2002-10-22 2006-08-22 International Business Machines Corporation Packaging integrated circuits with adhesive posts
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
US6986454B2 (en) * 2003-07-10 2006-01-17 Delphi Technologies, Inc. Electronic package having controlled height stand-off solder joint
US7153725B2 (en) * 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
US7118940B1 (en) * 2005-08-05 2006-10-10 Delphi Technologies, Inc. Method of fabricating an electronic package having underfill standoff

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法
JP2016504751A (ja) * 2012-10-09 2016-02-12 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． ポリマー内への薄型チップの埋込み
US10032709B2 (en) 2012-10-09 2018-07-24 Mc10, Inc. Embedding thin chips in polymer
EP3451375A1 (en) * 2017-08-29 2019-03-06 INTEL Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
US11062970B2 (en) 2017-08-29 2021-07-13 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages
US11652018B2 (en) 2017-08-29 2023-05-16 Intel Corporation Heat spreader edge standoffs for managing bondline thickness in microelectronic packages

Also Published As

Publication number Publication date
US7851906B2 (en) 2010-12-14
CN101276794A (zh) 2008-10-01
US20080237840A1 (en) 2008-10-02
TW200845316A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
US7851906B2 (en) Flexible circuit electronic package with standoffs
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5990545A (en) Chip scale ball grid array for integrated circuit package
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
EP0340527A2 (en) Improved semiconductor device packaging structures
US8827730B2 (en) Socket and semiconductor device provided with socket
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
GB2286084A (en) Electronic package with thermally conductive support
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR20010105415A (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
WO1998043288A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
US6434817B1 (en) Method for joining an integrated circuit
JP2003069187A (ja) 電子部品実装基板用の基板接続支持具及び基板接続方法
CN114828400A (zh) 连接组件、板级架构，以及一种计算设备
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104