KR100900817B1 - 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판 - Google Patents

코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판 Download PDF

Info

Publication number
KR100900817B1
KR100900817B1 KR1020070121663A KR20070121663A KR100900817B1 KR 100900817 B1 KR100900817 B1 KR 100900817B1 KR 1020070121663 A KR1020070121663 A KR 1020070121663A KR 20070121663 A KR20070121663 A KR 20070121663A KR 100900817 B1 KR100900817 B1 KR 100900817B1
Authority
KR
South Korea
Prior art keywords
core substrate
manufacturing
electronic device
jig
core
Prior art date
Application number
KR1020070121663A
Other languages
English (en)
Other versions
KR20090054796A (ko
Inventor
김승구
오준록
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070121663A priority Critical patent/KR100900817B1/ko
Publication of KR20090054796A publication Critical patent/KR20090054796A/ko
Application granted granted Critical
Publication of KR100900817B1 publication Critical patent/KR100900817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및 코어기판이 개시된다. 일면에 오목한 홈이 형성된 메인 플레이트와, 전자소자가 안착되도록 홈으로부터 돌출되어 형성되는 안착돌기를 포함하는 코어기판 제조용 지그를 이용하여 코어기판을 제조하는 방법으로서, 안착돌기에 전자소자를 안착시키는 단계; 홈의 내부에 코어재료를 충전하는 단계; 코어재료를 소결 시키는 단계; 및 지그를 분리하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법은, 전자소자를 내장하기 위한 별도의 캐비티를 가공하지 않고서도 전자소자를 절연층 내부에 내장할 수 있다.
코어기판, 지그, 안착돌기

Description

코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및 코어기판{Jig for manufacturing core substrate, manufacturing method of core substrate using the same and core substrate}
본 발명은 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및 코어기판에 관한 것이다.
전자소자 내장형 기판은 기판에 반도체 IC와 같은 전자소자를 내장함으로써 기판의 사이즈를 축소시키고 전기적 특성을 향상시킬 수 있는 장점이 있다.
이러한 전자소자 내장형 기판을 제조하는 방법에 대한 종래기술이 도 1 내지 도 7에 도시되어 있다.
즉, 종래기술에 따르면, 도 1에 도시된 바와 같이 기판(1)의 중앙부에 캐비티(2)를 가공한 다음, 도 2에 도시된 바와 같이 기판(1)의 하면에 접착 테이프(3)를 부착한다.
그리고 나서, 도 3에 도시된 바와 같이, 접착 테이프(3)에 전자소자(4)를 안착시키고, 도 4에 도시된 바와 같이, 그 위에 몰딩수지(5)를 도포한다.
이 후, 도 5에 도시된 바와 같이 접착 테이프(3)를 제거하고, 도 6에 도시된 바와 같이 절연재(6) 및 동박(7) 등을 추가로 적층한 다음, 도 7에 도시된 바와 같이 이를 패터닝 할 수 있다.
이러한 종래기술에 따르는 경우, 접착 테이프(3)를 사용함에 따라 공정을 진행함에 있어 핸들링이 곤란해 지는 문제가 발생할 수 있으며, 휨 발생 문제가 제기될 수도 있다. 뿐만 아니라, 제조 공정 상에서 불량이 발생한 경우, 전자소자(4)도 함께 폐기처분 하여야 하는 문제도 있었다.
본 발명은 전자소자를 내장하기 위한 별도의 캐비티를 가공하지 않고서도 전자소자를 절연층 내부에 내장할 수 있는 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및 코어기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전극이 형성된 전자소자가 내장되는 코어기판을 제조하기 위한 지그로서, 일면에 오목한 홈이 형성된 메인 플레이트; 및 전자소자가 안착되도록, 홈으로부터 돌출되어 형성되는 안착돌기를 포함하는 코어기판 제조용 지그를 제공할 수 있다.
안착돌기는 중공형으로 형성될 수 있으며, 메인 플레이트의 타면에는 안착돌기와 기류적으로 연결되는 흡입부가 구비될 수도 있다.
한편, 메인 플레이트의 일면을 커버하도록 메인 플레이트에 상응하는 형상으로 형성되는 커버 플레이트를 더 구비할 수 있으며, 이 때, 커버 플레이트에는 관통홀이 형성될 수 있다.
안착돌기의 높이는 홈의 깊이보다 작을 수 있으며, 안착돌기는 전극에 상응하도록 복수 개 형성될 수 있다. 메인 플레이트의 일면에는 정렬마크가 형성될 수도 있다.
본 발명의 다른 측면에 따르면, 일면에 오목한 홈이 형성된 메인 플레이트와, 전자소자가 안착되도록 홈으로부터 돌출되어 형성되는 안착돌기를 포함하는 코어기판 제조용 지그를 이용하여 코어기판을 제조하는 방법으로서, 안착돌기에 전자소자를 안착시키는 단계; 홈의 내부에 코어재료를 충전하는 단계; 코어재료를 소결 시키는 단계; 및 지그를 분리하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법을 제공할 수 있다.
안착돌기는 중공형으로 형성되고, 메인 플레이트의 타면에는 안착돌기와 기류적으로 연결되는 흡입부가 형성될 수 있으며, 이러한 흡입부 및 안착돌기를 통하여 전자소자를 흡착할 수도 있다.
한편, 코어재료를 충전하는 단계는, 관통홀이 형성된 커버 플레이트를 이용하여 메인 플레이트의 일면을 커버하는 단계; 관통홀을 통하여 홈의 내부에 코어재료를 주입하는 단계; 및 커버 플레이트를 제거하는 단계를 통하여 수행될 수도 있 다.
안착돌기의 높이는 홈의 깊이보다 작을 수 있으며, 안착돌기는 전극에 상응하도록 복수 개 형성될 수 있다.
전자소자의 일면에는 전극이 형성될 수 있으며, 전자소자를 안착시키는 단계는 안착돌기와 전극이 정합되도록 수행될 수 있다.
코어재료는 열가소성 수지일 수 있는데, 예를 들면, LCP(liquid crystal polymer)일 수 있다.
본 발명의 또 다른 측면에 따르면, 열가소성 수지를 포함하는 재질만으로 이루어지는 절연층; 절연층 내부에 매립되는 전자소자; 및 전자소자의 일부가 노출되도록 절연층의 일면에 형성되는 홀을 포함하는 코어기판을 제공할 수 있다.
열가소성 수지는 LCP(liquid crystal polymer)일 수 있다.
한편, 전자소자의 일면에는 전극이 형성되며, 홀은 전극이 노출되도록 형성될 수도 있다.
본 발명의 바람직한 실시예에 따르면, 전자소자를 내장하기 위한 별도의 캐비티를 가공하지 않고서도 전자소자를 절연층 내부에 내장할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및 코어기판의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저, 본 발명의 일 측면에 따른 코어기판 제조용 지그에 대해 설명하도록 한다. 도 8은 본 발명의 일 측면에 따른 코어기판 제조용 지그를 나타내는 단면도 이고, 도 9는 본 발명의 일 측면에 따른 코어기판 제조용 지그를 나타내는 사시도이다. 도 8 및 도 9를 참조하면, 지그(10), 메인 플레이트(11), 홈(12), 안착돌기(13), 흡입부(14), 커버 플레이트(15) 및 관통홀(16)이 도시되어 있다.
메인 플레이트(11)는 상면의 중앙 부위에 오목한 홈(12)이 형성되는 형상으로 이루어질 수 있다. 이러한 홈(12)에 전자소자(도 12의 20)가 배치되고 코어재료(도 12의 30)가 충전됨으로써 전자소자(20)는 절연체의 내부에 내장될 수 있게 된다.
한편, 홈(12)에는 돌출된 형상의 안착돌기(13)가 형성되어, 전자소자(20)가 안착될 수 있다. 안착돌기(13)는 소정 크기의 기둥 형상일 수 있다. 또한, 안착돌기(13)에 안착된 전자소자(20)가 홈(12) 내부에 충전되는 코어재료(30)에 의해 내장될 수 있도록 하기 위하여, 안착돌기(13)의 높이는 홈(12)의 깊이보다 작게 형성될 수 있다.
안착돌기(13)는 내부를 통해 공기가 흐를 수 있도록, 중공형으로 형성될 수 있으며, 이러한 안착돌기(13)와 기류적으로 연결되도록 메인 플레이트(11)의 하면에는 흡입부(14)가 형성될 수 있다. 이러한 구조를 바탕으로, 흡입부(14)에 별도의 진공펌프(미도시)를 연결함으로써, 안착돌기(13) 위에 안착된 전자소자(20)를 흡착할 수 있게 되며, 그 결과 안착돌기(13) 위에 안착된 전자소자(20)가 코어기판을 제조하는 과정에 있어서 견고하게 유지될 수 있다. 진공펌프(미도시) 등을 이용한 전자소자(20)의 흡착이 효율적으로 구현될 수 있도록 하기 위하여 메인 플레이트(11) 자체가 중공형으로 형성될 수도 있다.
뿐만 아니라, 안착돌기(13)는 전자소자(20)의 전극(22)에 상응하도록 복수 개 형성될 수 있다. 이처럼 안착돌기(13)가 복수 개 형성된 경우, 전자소자(20)의 전극(22)과 안착돌기(13)가 정합되도록 전자소자(20)를 안착시킨 다음 홈(12)의 내부에 코어재료(30)를 충전하게 되면, 도 15에 도시된 바와 같이 전극(32)의 위치에 따라 홀(32)이 형성될 수 있게 되어, 추후에 별도의 비아홀을 형성하기 위한 공정을 수행하지 않아도 되는 장점이 있다.
한편, 홈(12)에 코어재료(30)를 충전하는 공정을 보다 효율적으로 수행할 수 있도록 하기 위하여, 도 10에 도시된 바와 같이, 메인 플레이트(11)에 상응하는 형상의 커버 플레이트(15)를 구비할 수도 있다. 이 때, 커버 플레이트(15)에는 관통홀(16)이 한 개 또는 여러 개 형성될 수 있다.
홈(12)에 코어재료(30)를 충전함에 있어, 메인 플레이트(11)의 상면을 커버 플레이트(15)를 이용하여 커버한 다음, 커버 플레이트(15)에 형성된 관통홀(16)을 통하여 코어재료(30)를 주입할 수 있는 것이다. 이렇게 코어재료(30)를 주입한 다음 커버 플레이트(15)를 제거하게 되면 제품의 표면에 대한 평탄화 작업을 생략할 수도 있게 된다.
또한, 메인 플레이트(11)의 상면에는 정렬마크(17)가 형성될 수 있는데, 이러한 정렬마크(17)를 통하여 전자소자(20)를 안착돌기(13)에 안착시키는 공정을 보다 효율적으로 수행할 수 있게 된다.
이상에서 본 발명의 일 측면에 따른 코어기판 제조용 지그(10)의 구조에 대해 설명하였으며, 이하에서는 상술한 지그(10)를 이용하여 코어기판을 제조하는 방 법에 대해 설명하도록 한다.
도 11은 본 발명의 다른 측면에 따른 코어기판 제조방법을 나타내는 순서도이고, 도 12 내지 도 14는 본 발명의 다른 측면에 다른 코어기판 제조방법을 나타내는 흐름도이다. 도 12 내지 도 14를 참조하면, 지그(10), 메인 플레이트(11), 홈(12), 안착돌기(13), 흡입부(14), 커버 플레이트(15), 관통홀(16), 전자소자(20), 전극(22) 및 코어재료(30)가 도시되어 있다.
우선, 지그(10)의 홈(12)에 형성된 안착돌기(13)에 전자소자(20)를 안착시킨다(S110). 안착돌기(13)는 전자소자(20)의 전극(22)에 상응하도록 복수 개 형성될 수 있다. 이처럼 안착돌기(13)가 복수 개 형성된 경우, 전자소자(20)의 전극(22)과 안착돌기(13)가 정합되도록 전자소자(20)를 안착시킨 다음 홈(12)의 내부에 코어재료(30)를 주입하게 되면, 안착돌기(13)의 위치에 따라 홀(32)이 형성될 수 있게 되어, 추후에 별도의 비아홀을 형성하기 위한 공정을 수행하지 않아도 되는 장점이 있다.
한편, 안착돌기(13)는 중공형으로 형성될 수 있으며, 이러한 안착돌기(13)와 기류적으로 연결되도록 메인 플레이트(11)의 하면에는 흡입부(14)가 형성될 수 있음은 앞서 설명한 바와 같으며, 이러한 구조를 바탕으로, 흡입부(14)에 별도의 진공펌프(미도시)를 연결함으로써, 안착돌기(13) 위에 안착된 전자소자(20)를 흡착할 수도 있음(S120) 역시 앞서 설명한 바와 같다. 이러한 전자소자(20)의 흡착공정은 이하에서 설명하는 코어재료(30)를 충전하는 공정이 완료될 때까지 유지될 수도 있다.
다음으로, 홈(12)의 내부에 코어재료(30)를 충전한다(S130). 홈(12)에 형성된 안착돌기(13)에 전자소자(20)를 안착시킨 다음, 홈(12)의 내부에 코어재료(30)를 충전함으로써, 전자소자(20)가 코어의 내부에 매립되는 구조를 구현할 수 있게 된다. 홈(12)의 내부에 코어재료(30)를 충전하는 방법으로는 다음과 같은 방법을 제시할 수 있다.
먼저, 관통홀(16)이 형성된 커버 플레이트(15)를 이용하여 메인 플레이트(11)의 일면을 커버한 다음(S131), 관통홀(16)을 통하여 홈(12)의 내부에 코어재료(30)를 주입한 후(S132), 커버 플레이트(15)를 제거할 수 있다(S133).
이처럼, 홈(12)에 코어재료(30)를 충전함에 있어, 메인 플레이트(11)의 상면을 커버 플레이트(15)를 이용하여 커버한 다음, 커버 플레이트(15)에 형성된 관통홀(16)을 통하여 코어재료(30)를 주입할 수 있는 것이다. 이렇게 코어재료(30)를 주입한 다음 커버 플레이트(15)를 제거하게 되면 제품의 표면에 대한 평탄화 작업을 생략할 수도 있게 된다.
한편, 홈(12)에 충전되는 코어재료(30)로는 LCP(liquid crystal polymer)와 같은 열가소성 수지를 이용할 수 있다. 전자소자(20)를 둘러싸는 코어재료(30)로 열가소성 수지를 이용함으로써, 제조 과정에서 불량이 발생한 경우, 전자소자(20)를 재활용할 수 있게 되어 제조비용을 절감할 수 있는 효과를 발휘할 수 있다.
공정 상의 필요에 따라, 용융된 LCP를 이용할 수도 있고, 용매에 용해되어 용액 상태인 LCP를 이용할 수도 있으며, 파우더 타입의 LCP를 이용할 수도 있다.
이렇게 코어재료(30)를 홈(12)에 충전한 다음, 코어재료(30)를 소결하 고(S140), 지그(10)를 분리한다(S150).
여러 개의 전자소자(20)에 대해 동시에 공정이 수행된 경우에는, 지그(10)를 분리한 후 다이싱(dicing)을 수행함으로써(S160) 개별 전자소자(20) 단위의 코어기판을 형성할 수도 있다.
이상의 공정을 거치게 되면, 도 15에 도시된 바와 같이 열가소성 수지를 주요 구성으로 하는 단일 재질의 절연체(30') 내부에 전자소자(20)가 내장되는 구조의 코어기판을 제조할 수 있게 된다.
홈(12)에 코어재료(30)를 충전하는 과정에서 안착돌기(13)가 존재하던 부분에는 홀(32)이 형성되게 되는데, 전술한 바와 같이 안착돌기(13)와 전자소자(20)의 전극(22)을 정합한 경우에는 도 15에 도시된 바와 같이 전극(22)이 바로 노출될 수 있어, 비아 형성을 위한 홀 가공을 별도로 수행하지 않아도 되는 장점이 있다.
한편, 전극(22)이 형성되지 않은 면이 안착돌기(13)에 안착되도록 한 경우에는 도 16에 도시된 바와 같이 전극(22)이 형성되지 않은 면 방향으로 홀(32-1)이 형성되게 된다. 이러한 경우에는 홀(32)에 구리 또는 알루미늄 등과 같이 열전도성이 우수한 물질을 충전함으로써 코어기판의 방열특성을 향상시킬 수도 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 7은 종래기술에 따른 코어기판 제조방법을 나타내는 흐름도.
도 8은 본 발명의 일 측면에 따른 코어기판 제조용 지그를 나타내는 단면도.
도 9는 본 발명의 일 측면에 따른 코어기판 제조용 지그를 나타내는 사시도.
도 10은 본 발명의 다른 측면에 따른 코어기판 제조방법을 나타내는 순서도.
도 11 내지 도 14는 본 발명의 다른 측면에 다른 코어기판 제조방법을 나타내는 흐름도.
도 15 및 도 16은 본 발명의 또 다른 측면에 따른 코어기판을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 지그 11: 메인 플레이트
12: 홈 13: 안착돌기
14: 흡입부 15: 커버 플레이트
16: 관통홀 20: 전자소자
22: 전극 30, 30-1: 절연층
32, 32-1: 홀

Claims (17)

  1. 전극이 형성된 전자소자가 내장되는 코어기판을 제조하기 위한 지그로서,
    일면에 오목한 홈이 형성된 메인 플레이트;
    상기 전자소자가 안착되도록, 상기 홈으로부터 돌출되어 형성되는 중공형의 안착돌기; 및
    상기 메인 플레이트의 타면에 형성되고, 상기 안착돌기와 기류적으로 연결되는 흡입부를 포함하는 코어기판 제조용 지그.
  2. 삭제
  3. 제1항에 있어서,
    상기 메인 플레이트의 일면을 커버하도록 상기 메인 플레이트에 상응하는 형상으로 형성되는 커버 플레이트를 더 포함하되,
    상기 커버 플레이트에는 관통홀이 형성되는 것을 특징으로 하는 코어기판 제조용 지그.
  4. 제1항 또는 제3항에 있어서,
    상기 안착돌기의 높이는 상기 홈의 깊이보다 작은 것을 특징으로 하는 코어기판 제조용 지그.
  5. 제1항 또는 제3항에 있어서,
    상기 안착돌기는 상기 전극에 상응하도록 복수 개 형성되는 것을 특징으로 하는 코어기판 제조용 지그.
  6. 제1항 또는 제3항에 있어서,
    상기 메인 플레이트의 상기 일면에 형성되는 정렬마크를 더 포함하는 것을 특징으로 하는 코어기판 제조용 지그.
  7. 일면에 오목한 홈이 형성된 메인 플레이트와, 전자소자가 안착되도록 상기 홈으로부터 돌출되어 형성되는 안착돌기를 포함하는 코어기판 제조용 지그를 이용하여 코어기판을 제조하는 방법으로서,
    상기 안착돌기에 전자소자를 안착시키는 단계;
    상기 홈의 내부에 코어재료를 충전하는 단계;
    상기 코어재료를 소결 시키는 단계; 및
    상기 지그를 분리하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법.
  8. 제7항에 있어서,
    상기 안착돌기는 중공형으로 형성되고, 상기 메인 플레이트의 타면에는 상기 안착돌기와 기류적으로 연결되는 흡입부가 형성되며,
    상기 흡입부 및 상기 안착돌기를 통하여 상기 전자소자를 흡착하는 단계를 더 포함하는 것을 특징으로 하는 코어기판 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 코어재료를 충전하는 단계는,
    관통홀이 형성된 커버 플레이트를 이용하여 상기 메인 플레이트의 일면을 커버하는 단계;
    상기 관통홀을 통하여 상기 홈의 내부에 상기 코어재료를 주입하는 단계; 및
    상기 커버 플레이트를 제거하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법.
  10. 제7항 또는 제8항에 있어서,
    상기 안착돌기의 높이는 상기 홈의 깊이보다 작은 것을 특징으로 하는 코어기판 제조방법.
  11. 제7항 또는 제8항에 있어서,
    상기 안착돌기는 상기 전극에 상응하도록 복수 개 형성되는 것을 특징으로 하는 코어기판 제조방법.
  12. 제7항 또는 제8항에 있어서,
    상기 전자소자의 일면에는 전극이 형성되며,
    상기 전자소자를 안착시키는 단계는,
    상기 안착돌기와 상기 전극이 정합되도록 수행되는 것을 특징으로 하는 코어기판 제조방법.
  13. 제7항 또는 제8항에 있어서,
    상기 코어재료는 열가소성 수지인 것을 특징으로 하는 코어기판 제조방법.
  14. 제13항에 있어서,
    상기 코어재료는 LCP(liquid crystal polymer)를 포함하는 재질로 이루어지는 것을 특징으로 하는 코어기판 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020070121663A 2007-11-27 2007-11-27 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판 KR100900817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121663A KR100900817B1 (ko) 2007-11-27 2007-11-27 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121663A KR100900817B1 (ko) 2007-11-27 2007-11-27 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판

Publications (2)

Publication Number Publication Date
KR20090054796A KR20090054796A (ko) 2009-06-01
KR100900817B1 true KR100900817B1 (ko) 2009-06-04

Family

ID=40986678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121663A KR100900817B1 (ko) 2007-11-27 2007-11-27 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판

Country Status (1)

Country Link
KR (1) KR100900817B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109287114B (zh) * 2018-11-30 2024-05-07 广州晶优电子科技有限公司 压电石英器件的邦定夹具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274498A (ja) * 1995-03-30 1996-10-18 Sony Corp フリップチップｉｃの取付け装置と取外し装置並びに印刷配線基板
JP2005223183A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 電子部品実装済基板の製造方法および電子部品実装済基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274498A (ja) * 1995-03-30 1996-10-18 Sony Corp フリップチップｉｃの取付け装置と取外し装置並びに印刷配線基板
JP2005223183A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 電子部品実装済基板の製造方法および電子部品実装済基板

Also Published As

Publication number Publication date
KR20090054796A (ko) 2009-06-01

Similar Documents

Publication Publication Date Title
US7906860B2 (en) Semiconductor device
US7732242B2 (en) Composite board with semiconductor chips and plastic housing composition and method
US20110018115A1 (en) Pop precursor with interposer for top package bond pad pitch compensation
US9379097B2 (en) Fan-out PoP stacking process
US20050199734A1 (en) Chip card
US7911068B2 (en) Component and method for producing a component
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JPH1056103A (ja) フリップ・チップ・パッケージおよびその製法
JP2010153505A (ja) 微細配線パッケージ及びその製造方法
JP2007294634A (ja) 両面電極構造の半導体装置及びその製造方法
WO2013078323A1 (en) Micro surface mount device packaging
JP2010232333A (ja) 半導体装置及びその製造方法、並びに電子装置
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
EP2754169B1 (en) Soldering relief method and corresponding semiconductor device
US20170110427A1 (en) Chip package and method for manufacturing same
US8916420B2 (en) Chip package and manufacturing method thereof
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装
CN101796634B (zh) 包括功率半导体管芯和具有暴露表面部分的热沉的子组件
KR100900817B1 (ko) 코어기판 제조용 지그, 이를 이용한 코어기판 제조방법 및코어기판
CN1607898A (zh) 电路底板的制造方法及电路底板
US20190174630A1 (en) Burned-in Component Assembly
US8048717B2 (en) Method and system for bonding 3D semiconductor devices
WO2014166692A1 (en) Contact mechanism for electrical substrates
JP2006080149A (ja) 半導体装置の積層構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee