CN1607898A - 电路底板的制造方法及电路底板 - Google Patents

电路底板的制造方法及电路底板 Download PDF

Info

Publication number
CN1607898A
CN1607898A CNA2004100981988A CN200410098198A CN1607898A CN 1607898 A CN1607898 A CN 1607898A CN A2004100981988 A CNA2004100981988 A CN A2004100981988A CN 200410098198 A CN200410098198 A CN 200410098198A CN 1607898 A CN1607898 A CN 1607898A
Authority
CN
China
Prior art keywords
mentioned
column
conductor wirings
resin molding
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100981988A
Other languages
English (en)
Other versions
CN1607898B (zh
Inventor
塚原法人
西川和宏
樱井大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1607898A publication Critical patent/CN1607898A/zh
Application granted granted Critical
Publication of CN1607898B publication Critical patent/CN1607898B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路底板的制造方法，其包含以下工序：在绝缘底板(1)上形成第一导体配线(2)的工序；在绝缘底板(1)上涂敷对第一导体配线(2)和第二导体配线(6)形成电绝缘的层间绝缘层(42)的树脂膜(41)的工序；在涂敷树脂膜(41)之前在第一导体配线(2)上设定的位置竖立设置柱状体(3)，另外，还包括在涂敷树脂膜(41)之后在第一导体配线(2)的表面附近或者到达第一导体配线(2)的一部分把柱状体(3)压入树脂膜(41)中使竖立设置的工序；使树脂膜(41)硬化形成层间绝缘层(42)的工序；把柱状体(3)拔出，在层间绝缘层(42)上形成开口部(5)的工序；包含开口部(5)在层间绝缘层(42)上形成第二导体配线(6)的工序。

Description

电路底板的制造方法及电路底板
技术领域
本发明涉及在绝缘底板上以组装方式制造形成导体配线和层间绝缘层的电路底板的制造方法和电路。
背景技术
近年来，在以便携终端为代表的小型、薄型化要求的电子机器中，正在开发用于制造可高密度安装的多层结构的电路底板的技术。在以组装方式制作多层结构的电路底板时，用于多层叠置的层间绝缘层形成技术、形成配线的技术、和形成层间的连接导体的技术是重要的技术课题。其中，用于以高精度形成多个通孔(ビアホ－ル)、在这些通孔中充填导电体的廉价的方法正受到关注。
作为这些通孔形成技术，正在开发使用激光加工形成的方法，或者在表面上先设置成为通孔导体的导电性突起，再在其上压接软化的树脂形成贯通导体的方法。
另外，近年来，也正在开发使用压力加工在层压材料上形成贯通孔、将其叠置的方法，或者在设置通孔形成用的突起的模具上形成具有流入树脂贯通孔的树脂薄板的方法等。
即在日本特开2002-76614号公报中，公开了以规定的间距建立金属制的管脚，把上模具加热到聚酯胶片的熔点，同时把聚酯胶片加热到紧靠熔点之前，把金属制的管脚贯通聚酯胶片，冷却后使上模具上升，拔出金属制管脚，形成贯通孔的方法。
另外，在日本特开2001-230520号公报中，公开了先在一方的模具上形成凸部，再在模具内流入熔融的树脂，通过所谓的注射成形形成具有贯通孔的树脂薄板的方法。
下面参照附图说明通过这种注射成形形成具有贯通孔的树脂薄板的现有技术的方法。图9A到图9C是说明具有贯通孔的现有技术的树脂薄板的制造方法的工序剖面图。
首先，如图9A所示，配置使下模具101的第二凸部104和上模具102成为接触的状态。在下模具101中，在相当于在后续工序中用于形成导体配线的槽部的位置设置第一凸部103和在相当于贯通孔的位置设置第二凸部104。上模具102，对应该下模具101的形状是平板形状。构成在上模具和下模具之间有空腔结构的模具。此外，为说明简单起见，省略构成模具的空腔的周围的隔壁部和用于注入树脂的门等，在剖面图中只显示出主要部分。
接着，如图9B所示，把热塑性或者热硬化性的树脂105加热到软化点注入空腔。注入后冷却模具，从树脂105中拔出上模具102和下模具101，就得到具有图9C所示剖面的树脂薄板107。在树脂薄板107上，在对应下模具101的第一凸部103的位置形成槽108，而且在对应第二凸部104的位置形成贯通孔109。在该槽108和贯通孔109中充填导电膏使之硬化，就得到形成包含通孔导体的配线图形的树脂薄板107。把形成该配线图形的树脂薄板107叠层并进行一体化，就制造出多层结构的电路底板。
但是，上述现有技术的方法都是在不形成配线图形的底板的状态下形成贯通孔的方法。根据这些方法，很难在形成配线图形的状态的底板上直接形成具有贯通孔的层间绝缘膜。
本发明为解决上述问题提出，其目的是提供一种电路底板的制造方法以及电路底板，所述方法能够在形成配线图形的状态的绝缘底板上容易形成具有通孔的层间绝缘层并可靠进行层间连接且间距细小的电路底板。
发明内容
为实现这一目的，本发明的电路底板的制造方法是在绝缘底板上通过组装方式制造多层结构的电路底板的方法，包含以下工序：
(a)在上述绝缘底板上形成第一导体配线，
(b)在上述绝缘底板上涂敷对上述第一导体配线和第二导体配线形成电绝缘的层间绝缘层的树脂膜，
(c)在涂敷上述树脂膜之前，在上述第一导体配线上的设定位置竖立设置柱状体，另外在涂敷上述树脂膜之后在上述第一导体配线的表面附近或者到达上述第一导体配线的一部分把上述柱状体压入上述树脂膜中使竖立设置，
(d)使上述树脂膜硬化形成上述层间绝缘层，
(e)把上述柱状体拔出，在上述层间绝缘层上形成开口部，
(f)包含上述开口部在上述层间绝缘层上形成第二导体配线。
在上述方法中，也可以在形成第二导体配线后，进一步重复从(b)到(f)的工序，制造由二层以上的上述层间绝缘层组成的多层结构的电路底板。
根据这样的制造方法，可以容易地以组装方式在由树脂材料组成的层间绝缘层上形成用于层间连接的开口部。另外，如果改变柱状体的尖端部的形状就可以简单地制作具有锥形台的开口部，可以防止在用于层间连接的导体配线的开口部发生断线等不良事件。
本发明的电路底板的制造方法，不需要复杂的工序和设备，可以容易地形成用于层间连接的开口部而制造多层结构的电路底板。特别是适合少量多品种的生产的制造方法。因此，可以广泛适用于商品周期短的便携终端机器等的领域。
附图说明
图1A到图1E是说明有关本发明的第一实施例的电路底板的制造方法的工序剖面图；
图2是表示根据该实施例的电路底板的制造方法进一步制成的多层结构的电路底板的例子的剖面图；
图3A到图3E是说明有关本发明的第二实施例的电路底板的制造方法的工序剖面图；
图4A到图4E是说明有关本发明的第三实施例的电路底板的制造方法的工序剖面图；
图5A到图5F是说明有关本发明的第四实施例的电路底板的制造方法的工序剖面图；
图6A到图6C是使用把接触第一导体配线的面作成圆锥状的柱状体制造电路底板时的主要工序的剖面图；
图7A到图7C是使用在接触第一导体配线的面的端部上设置锥形台的柱状体制造电路底板时的主要工序的剖面图；
图8A到图8C是说明有关本发明的第五实施例的电路底板的制造方法的工序剖面图；
图9A到图9C是说明通过注射成形制造具有贯通孔的树脂薄板的现有技术方法的工序剖面图。
具体实施方式
下面参照附图详细说明本发明的实施例。此外，相同的要素附以相同的符号，有时省略其说明。
第一实施例
图1A到图1E是说明有关本发明的第一实施例的电路底板的制造方法的工序剖面图，
首先，如图1A所示，在绝缘底板1上形成第一导体配线2。作为绝缘底板1，主要使用由玻璃布基材环氧树脂组成的硬质树脂底板或者由聚酰亚胺组成的挠性底板等，但是不一定限定于此。另外第一导体配线2，例如在印刷导电性树脂膏后进行硬化处理形成，但是不限定于此，也可以蚀刻铜箔形成图形。
接着，如图1B所示，在第一导体配线2的上面，在应该和要在后面的工序中形成的第二导体配线6导通的位置上竖立设置柱状体3。该柱状体3最好用金属、树脂或者陶瓷等形成，使其表面与在后工序中形成的层间绝缘层42具有起模性。作为具体的例子，在用金属形成的柱状体3的表面上涂敷氟类树脂可以具有良好起模性。此外，一般可以使用具有防水性或防油性的材料。另外，作为柱状体3的形状希望圆柱状，但是可以使该断面形状和大小等与层间连接部的形状一致而设计成各种形状。因为层间绝缘层42的厚度为10～50μm左右，所以成为通孔的开口部的深度为10～50μm、其直径为100～500μm左右。用于实现这样的开口部的形状的柱状体3形状的直径为100～500μm左右，高度为10～50μm左右。因此，在接触第一导体配线2的柱状体3的面上，例如先涂敷粘合材料就可以稳定竖立设置。
接着，如图1C所示，在绝缘底板1的整个表面上例如以低粘度状态涂敷环氧树脂等，形成树脂膜41。其后，硬化处理该树脂膜41后即成为层间绝缘层42。此外，把硬化后的层间绝缘层42牢靠地覆盖在第一导体配线2上，同时设定比柱状体3低的厚度。在形成树脂膜41时使用低粘度树脂时，需要在绝缘底板1的周围边缘部设置围堰，不使树脂流出。另外，代替低粘度树脂也可以印刷具有粘合性的绝缘膏，再有，也不限定环氧树脂。一般，作为层间绝缘膜使用的材料，只要是用涂敷或者印刷等形成的都可以使用。
接着，如图1D所示，从层间绝缘层42中拔出柱状体3，得到开口部5。此时，有时在开口部5的底面上残留作为层间绝缘层42的材料的一部分树脂或者粘合材料，通过暴露在含氧或者氟的等离子体中进行等离子处理，可以除去在开口部5的底部残留的树脂或者粘合材料。此时，也同时蚀刻层间绝缘层42的表面。但是，开口部5的底部上残留的树脂或者粘合材料的量极少。因此，在蚀刻去除该残留的树脂或者粘合材料时即使对层间绝缘层42的表面蚀刻，对层间绝缘层42也不会特别有问题。反之，通过等离子体处理可以使层间绝缘层42的表面粗糙化，可以提高在后工序中形成的第二导体配线6的紧密接触性。
接着，如图1E所示，形成第二导体配线6，以使包含开口部5。这通过印刷导电性树脂膏且使之硬化而形成。由此，制成由两层构成的电路底板。
图2是表示进一步制作多层结构的电路底板的例子的剖面图。如图1E所示，在形成两层结构的电路底板后，进而重复从图1B到图1E的工序，形成三层结构的电路底板。即在第二导体配线6上竖立设置柱状体后，在第二导体配线6和层间绝缘层42的面上涂敷树脂形成树脂膜后，通过硬化处理得到第二层间绝缘层44。之后，把柱状体拔出，进行等离子体处理后，印刷导电性树脂膏且使之硬化、形成第三导体配线8就可以得到三层结构的电路底板。
此外，以上对本实施例中的柱状体的竖立设置以使用粘接材料的方法进行了说明，但是不限定于此，可以适用各种方法。例如，有把在尖端部分先涂敷粘接剂的柱状体在应该形成开口部的位置每处设置一根的方法，还有使用导电性粘接剂在应该形成开口部的位置每处设置一根的方法。在后一种使用导电性粘接剂时，可以省略拔出柱状体后的等离子体处理。
再有，也可以使用具有在使树脂膜硬化时的加热温度下粘接性消失的特性的材料。或者，也可以用透光材料制作柱状体，使用通过光照射粘接材料消失粘接性的材料。如果使用这样的特性的粘接材料，则因为在涂敷树脂使之硬化之前，可以稳定地维持竖立设置的状态，在拔出柱状体时光照射粘接性消失，所以可以容易而且可靠地拔出。
此外，作为这样的粘接材料，也可以使用在薄板一侧取具有通常的粘接性或者胶接性的材料、另一侧通过加热或者光使粘接性消失的特性的材料组成的三层结构的粘接材料。此时，和柱状体的粘接使用具有通常的粘接性的材料进行，和第一导体配线的粘接使用由加热或者光使粘接性消失的材料进行。这样构成时光照射使粘接性消失时在柱状体和第一导体配线之间的粘接力消失，但是粘接层维持在柱状体上粘接的状态。因此，拔出柱状体时粘接材料在第一导体配线侧很难残留，可以省略等离子体处理。
这样，根据本实施例的方法，不需要高价模具，而且可以实现容易应对设计的变更的制造方法。
第二实施例
图3A到图3E是说明有关本发明的第二实施例的电路底板的制造方法的工序剖面图。本实施例的电路底板的制造方法，其基本工序、材质以及形状等和第一实施例相同，以下主要说明和第一实施例不同之处。
首先，如图3A所示，在绝缘底板10上形成第一导体配线12。作为绝缘底板10，和第一实施例同样，主要使用由玻璃布基材环氧树脂组成的硬质树脂底板或者由聚酰亚胺组成的挠性底板等，但是不一定限定于此。另外第一导体配线12，例如在印刷导电性树脂膏后进行硬化处理形成，但是不限定于此。
接着，如图3B所示，在绝缘底板10的整个表面上形成绝缘粘接剂层17。接着，在第一导体配线12上，在应该在后工序中和第二导体配线导通连接的位置上竖立设置柱状体13。该柱状体13通过位于缝隙18上的粘接剂层17固定在第一导体配线12上。
接着，如图3C所示，在绝缘底板10的整个表面上涂敷低粘度树脂，形成树脂膜141。加热该树脂膜141并使之硬化成为层间绝缘层142。此外，图3C没有示出，在绝缘底板10的周围边缘部设置围堰，不使树脂流到绝缘底板10之外。
接着，如图3D所示，在使树脂膜141硬化、成为层间绝缘层142后，从层间绝缘层142中拔出柱状体13。由此，在层间绝缘膜142上形成开口部15。此时，在开口部15的底面上残留在缝隙18上存在的粘接剂层17，通过暴露在含氧或者氟的等离子体中进行等离子处理可以简单地除去。此时，也同时蚀刻层间绝缘层142的表面。但是，在缝隙18上残留的粘接剂层17的量极少。因此，在蚀刻去除该残留的树脂时即使对层间绝缘层142的表面蚀刻，对层间绝缘层142的功能也不会特别有问题。反之，通过使层间绝缘层142的表面粗糙化，可以提高在后工序中形成的第二导体配线16的紧密接触性。
接着，如图3E所示，形成第二导体配线16，以使包含开口部15。和第一实施例同样，这通过印刷导电性树脂膏后使之硬化形成。由此制成两层结构的电路底板。
进而在制造多层结构的电路底板时，重复从图3B到图3E的工序，可以容易地制造所需要叠层数目的电路底板。
此外，在如图3B所示，本实施例中，以在绝缘底板10的整个表面上形成粘接剂层17为例进行了说明，但是本发明不限于此。即也可以使用网版印刷法或者描画法等，只在接触柱状体13的区域形成粘接剂层17。此外，通过使柱状体13的表面置于起模性良好的状态，使柱状体13的拔出变得简单。另外，作为粘接剂层17，希望选择对于氧或者氟等的等离子体的蚀刻率比层间绝缘层142的蚀刻率大的材料。使用这样的材料就可以更加容易地除去在缝隙18中残留的粘接剂层17。
在本实施例中，因为使用粘接剂层17固定柱状体13，所以即使在供给液体状态的树脂的工序中也可以稳定地保持柱状体13。另外，作为粘接剂层17，选择对于绝缘底板10以及层间绝缘层142两者粘接性好的材料也可以增加层间绝缘层142的粘接强度，可以提高作为电路底板的可靠性。
第三实施例
图4A到图4E是说明有关本发明的第三实施例的电路底板的制造方法的工序剖面图。本实施例的电路底板的制造方法的基本工序、材质以及形状等和第一实施例相同，以下主要说明和第一实施例不同之处。
首先，如图4A所示，在绝缘底板21的主面上形成第一导体配线22。它通过印刷导电性膏并使之硬化可以简单地形成，但是不限于和第一实施例同样的印刷形成方式，也可以使用其他方式制作。
接着，如图4B所示，在绝缘底板21的整个表面上供给树脂，形成树脂膜241。此时在绝缘底板21的面上供给的树脂的粘度也可以比较高，也可以通过印刷方式形成。树脂膜241硬化后，形成层间绝缘层242。
接着，如图4C所示，在应该形成在第一导体配线22的开口部的位置竖立设置柱状体23，此时，在作为树脂膜241的材料使用热可塑性树脂时，加热树脂膜241使之软化后按入柱状体23就可以容易压入而竖立设置。其后，使树脂膜241硬化成为层间绝缘层242。另外，在作为树脂膜241的材料使用热硬化性树脂时，保持树脂膜241半硬化状态下按入柱状体23就可以容易压入而竖立设置。
接着，如图4D所示，从层间绝缘层242中拔出柱状体23，形成开口部25。此时，有时在开口部25的底面上残留作为层间绝缘层242的材料的树脂。这些树脂可通过暴露在含氧或者氟的等离子体中进行等离子处理除去。此时，也同时蚀刻层间绝缘层242的表面。但是，开口部25的底部上残留的树脂比较薄。因此，在蚀刻去除该残留的树脂时即使对层间绝缘层242的表面蚀刻，对层间绝缘层242的功能也不会特别有问题。反之，通过等离子体处理可以使层间绝缘层242的表面粗糙化，可以提高与后工序中要形成的第二导体配线26的紧密连接性。
接着，如图4E所示，包含开口部25形成第二导体配线26。这通过印刷导电性树脂膏后使之硬化形成。由此，制成由两层构成的电路底板。
在进一步制造多层结构的电路底板时，重复从图4B到图4E的工序，可以容易地制作所需要的叠层数目的电路底板。
另外，在本实施例的方法中，可以选择多种树脂241的材料。例如，也可以使用热塑性树脂、热塑性和热硬化性的混合树脂或者紫外线(UV)硬化和热硬化性的混合树脂等。因此，可以选择使用对应电路底板的结构要求的材料，可以增大设计的自由度。
例如，在使用具有光硬化性成分和热硬化型成分的树脂时，可以取以下这样的方法。即在树脂膜中竖立设置柱状体的状态下，对于树脂膜进行光照射，使光硬化性成分硬化。之后，从树脂膜中拔出柱状体就形成开口部。之后，使树脂膜热硬化，可以形成层间绝缘层。
这种方法，是在竖立设置柱状体的状态下进行光照射使树脂膜中的光硬化性成分硬化、拔出柱状体后进一步热硬化的二段硬化法。在这种场合，使用金属等柱状体就不用在柱状体和第一导体配线的缝隙间部分中存在的树脂进行光照射。即光照射不到的部分的树脂不会光硬化，而其他区域进行光照射使之光硬化。其结果，可以容易地拔出柱状体，而且即使拔出因为树脂第一阶段被硬化开口部的形状也不会变形。
第四实施例
图5A到图5F是说明有关本发明的第四实施例的电路底板的制造方法的工序剖面图。
首先，如图5A所示，在绝缘底板31上形成第一导体配线32。作为绝缘底板31，主要使用由玻璃布基材环氧树脂组成的硬质树脂底板或者由聚酰亚胺组成的挠性底板等，但是不一定限定于此。另外，第一导体配线32例如在印刷导电性树脂膏后进行硬化处理形成，但是不限定于此，也可以蚀刻铜箔形成图形。把这样形成第一导体配线32的绝缘底板31配置在具有磁性的第一磁性板37上。或者，也可以在该第一磁性板37上设置绝缘底板31后形成第一导体配线32。磁性板37，希望整个表面用磁力吸引磁性体，而且根据需要可以使磁力消失。在使用永久磁铁时，也可以可变永久磁铁的配置位置。另外，在使用电磁铁时，可以简单地进行电流的通断。
接着，如图5B所示，在第一导体配线32上，在应该与要在后工序中形成的第二导体配线36导通的位置竖立设置柱状体33。该柱状体33使用铁或镍等磁性材料。特别希望使用软磁性材料。此外，还希望该表面相对在后工序中形成的层间绝缘层342具有起模性。作为具体的例子，使用在磁性材料的柱状体33的表面上涂敷氟类树脂则可以具有良好起模性。此外，一般可以使用具有防水性或防油性的材料。
把由该磁性材料组成的柱状体33配置在第一导体配线32的规定的位置就可以通过磁性板37的磁力把柱状体33固定在第一导体配线32的表面上。此时，如果使作用在柱状体33的磁力增大则在柱状体33和第一导体配线32之间实质上不产生间隙。因此，在固定后，即使在其周围边缘涂敷树脂，也可以防止树脂进入柱状体33和第一导体配线32之间。
接着，如图5C所示，在绝缘底板31的整个表面上例如涂敷由环氧树脂等组成的低粘度树脂，形成树脂膜341。其后，硬化树脂膜341形成层间绝缘层342。此外，硬化后的层间绝缘层342可靠地覆盖导体配线32，而且设定为厚度比柱状体33低。另外，在使用低粘度的树脂时，需要在绝缘底板31的周围边缘部设置围堰。另外，代替使用低粘度树脂，也可以印刷具有粘接性的绝缘性膏。进而，也不限定是环氧树脂。一般，作为层间绝缘膜使用的材料，只要是用涂敷或者印刷等可以形成的就可以使用。
接着，如图5D所示，在使树脂膜341硬化形成层间绝缘层后，配置第二磁性板38，以使其与柱状体33接触。该第二磁性板38构成在整个表面也由磁力吸引磁性体，而且根据需要可以使磁力消失。在接触第二磁性板38、使第二磁性板38产生磁力的同时，使第一磁性板37的磁力消失后，柱状体33通过第二磁性板38的磁力固定在第二磁性板38上。
在成为这样的状态后，剥除第二磁性板38后则柱状体33和第二磁性板38一起拔出，可以在层间绝缘层342上形成开口部35。图5E表示这一状态。
在本实施例中，因为通过第一磁性板37的磁力使柱状体33和第一导体配线32紧密接触并固定，因此在开口部35的底面上几乎不残留作为层间绝缘层342的材料的树脂。因此，即使不暴露在包含氧或者氟等的等离子体中进行等离子体处理，也可以实现充分小的接触电阻。但是，为去除在工序操作中产生的污垢，仍希望进行等离子体处理。
接着，如图5F所示，包含开口部35形成第二导体配线36。它通过印刷导电性树脂膏并使之硬化形成。由此，制成由两层结构组成的电路底板。
在本实施例中，通过磁力把柱状体33紧密接触固定在第一导体配线32上，在拔出柱状体33时借助第二磁性板38的磁力可以一起拔出。进而，在涂敷树脂时等的工序中柱状体33的位置难于偏离。另外，在制成的开口部35的底面上也几乎不进入树脂。这些结果，可以以稳定而且简单的工序制作开口部35，而且，即使不用等离子体处理也可以使层间连接部的连接电阻的离散度小。
在进一步制作多层结构的电路底板时，重复图5B到图5F的工序即可。
此外，在本实施例中，使用吸引磁性体的第二磁性板一起拔出柱状体，但是本发明不限定于此。也可以在使树脂膜硬化形成层间绝缘层后，使第一磁性板的磁力消失后，把柱状体逐个拔出。柱状体对第一导体配线只通过磁力固定，磁力消失则可以容易拔出柱状体。
再有，即使对于第三实施例的电路底板的制造方法，使用本实施例中说明的方法把柱状体压入树脂中固定可以更可靠地固定柱状体。
此外，对于从第一实施例到第四实施例的电路底板的制造方法，把与第一导体配线接触的柱状体的面是平面，但本发明不限定于此。
图6A到图6C是使用把接触第一导体配线的尖端部作为凸形状的圆锥状的柱状体制造电路底板时的主要工序的剖面图。此外，在这些图中，只表示出一个开口部的附近，但是作为电路底板的结构与从第一实施例到第四实施例所示的结构相同。
图6A是表示在把尖端部是圆锥状的柱状体43竖立设置在第一导体配线46的规定的面上后把树脂膜441涂敷成规定厚度的状态的剖面图。在绝缘底板41的面上形成第一导体配线46，在该第一导体配线46上竖立设置柱状体43，使其尖端部的一部分插入其内。通过这样压入，即使在柱状体43和第一导体配线46之间不设置粘接材料或者粘接剂，也可以稳定地竖立设置。再有，因为柱状体43是压入第一导体配线46竖立设置的，因此在形成树脂膜441时树脂不会流到压入区域。
图6B是表示在把树脂膜441硬化处理形成层间绝缘层442后拔出柱状体43形成开口部45的状态的剖面图。在开口部45的底面上，露出第一导体配线46的面，不存在层间绝缘层442的残渣。
图6C是在包含开口部45在层间绝缘层442的表面上形成第二导体配线48制成二层结构的电路底板的状态的剖面图。
如上所述可得到电路底板，通过把柱状体43的尖端一部分压入第一导体配线46中，在开口部45的底面上树脂几乎不进入，可以省略等离子体处理工序。另外，因为可以使第一导体配线46和第二导体配线48的接触面积变大，因此可以使连接电阻变小。
此外，在上述例子中，把柱状体的尖端部的形状作成圆锥状，但是也可以取设置半球状、多棱锥状或者多个凹凸的结构。
图7A到图7C是使用在接触第一导体配线的面的端部上设置锥形台的柱状体制造电路底板时的主要工序的剖面图。此外，在这些图中，表示出仅有一个开口部的附近，但是作为电路底板的结构，和从第一实施例到第四实施例所示的结构相同。
图7A是表示在把尖端部有锥形台的柱状体53竖立设置在第一导体配线52的规定的面上后把树脂膜541涂敷成规定厚度的状态的剖面图。在绝缘底板51的面上形成第一导体配线52，在该第一导体配线52上接触柱状体53的尖端部的平面竖立设置。此外，可以先在接触部分设置粘接材料或者粘接剂固定柱状体53，也可以使用在第四实施例中说明的具有磁力的第一基台和由磁性材料构成的柱状体。在这一状态下涂敷树脂，形成树脂膜541。
图7B是表示在把树脂膜541硬化处理形成层间绝缘层542后拔出柱状体53形成开口部55的状态的剖面图。如图所示，在本实施例中，得到开口部55的上部比下部宽的结构，即具有锥形台形状的开口部55。
图7C是在包含开口部55在层间绝缘层542的表面上形成第二导体配线56制成二层结构的电路底板的状态的剖面图。
如上所述可得到电路底板，因为可以在开口部55上设置锥形台，所以可以防止在形成第二导体配线56时断线等不良事件发生。
此外，柱状体的尖端部的锥形台形状即使在曲面上也可以取直线状。
第五实施例
图8A到图8C是说明有关本发明的第五实施例的电路底板的制造方法的主要工序剖面图。本实施例的特征在于，与第一导体配线接触的面通过连接板连接反对侧的柱状体的面。由此，可以一起竖立设置和拔出柱状体。
图8A是表示在绝缘底板61上形成的第一导体配线62的规定位置一起竖立设置用连接板69连接的柱状体63的状态的剖面图。在本实施例中，柱状体63的尖端部成锥形，把该尖端部压入第一导体配线62中固定。
此外，在本实施例中，把柱状体63的尖端部作为锥形，但是关于尖端部的形状，也可以是圆锥形、半球形、具有多个凹凸的形状、具有圆锥台的形状或者平面形状等。
接着，如图8B所示，在绝缘底板61的上面涂敷低粘度的树脂，形成树脂膜641。此时，在绝缘底板61的周围设置不使低粘度树脂漏出的框架。另外，也可以在连接板69上设置用于涂敷树脂的供给口。在涂敷规定厚度的树脂膜641后，使之硬化形成层间绝缘层642。在形成层间绝缘层642后，一起拔出柱状体63，得到开口部。
接着，如图8C所示，形成第二导体配线66，使其包含开口部，得到二层结构的电路底板。
在本实施例中，因为通过连接板69连接柱状体63，所以即使不把各个柱状体63粘接等，也可以固定在第一导体配线62上。另外，因为可以一起竖立设置或者一起拔出柱状体63，所以可以大幅度简化工序。
此外，在本实施例中在树脂膜641的形成前竖立设置柱状体63，但是也可以在形成树脂膜641后把柱状体63压入树脂膜641中，使之和第一导体配线62接触，之后使树脂膜641硬化，形成层间绝缘层642。

Claims (12)

1.一种电路底板的制造方法，其用于在绝缘底板上通过组装方式制造多层结构的电路底板，包含以下工序：
(a)在上述绝缘底板上形成第一导体配线，
(b)在上述绝缘底板上涂敷对上述第一导体配线和第二导体配线形成电绝缘的层间绝缘层的树脂膜，
(c)在涂敷上述树脂膜之前，在上述第一导体配线上的设定位置竖立设置柱状体，另外在涂敷上述树脂膜之后在上述第一导体配线的表面附近或者到达上述第一导体配线的一部分，把上述柱状体压入上述树脂膜中使竖立设置，
(d)使上述树脂膜硬化形成上述层间绝缘层，
(e)把上述柱状体拔出，在上述层间绝缘膜上形成开口部，
(f)包含上述开口部在上述层间绝缘层上形成第二导体配线。
2.如权利要求1所述的电路底板的制造方法，其中，在上述第二导体配线上，进一步重复从(b)到(f)的工序，制造由二层以上的上述层间绝缘层组成的多层结构。
3.如权利要求1所述的电路底板的制造方法，其中，在涂敷上述树脂膜前在上述第一导体配线上的设定的位置竖立设置柱状体的方法通过用在上述第一导体配线和上述柱状体之间设置的粘接层或者粘接剂层固定而进行。
4.如权利要求3所述的电路底板的制造方法，其中，上述粘接剂层在涂敷上述树脂膜前在包含上述第一导体配线上的设定的位置的区域内形成。
5.如权利要求3所述的电路底板的制造方法，其中，上述粘接剂层在上述柱状体在和上述第一导体配线接触的面上形成。
6.如权利要求3所述的电路底板的制造方法，其中，
上述柱状体由具有透光性的材料形成，
上述粘接层由通过光照射粘接性消失的材料组成，在上述柱状体在和上述第一导体配线接触的面上形成，
在使上述树脂膜硬化形成上述层间绝缘层后，在拔出上述柱状体前通过上述柱状体用光照射上述粘接层使粘接性消失后拔出上述柱状体，在上述层间绝缘层上形成开口部。
7.如权利要求1所述的电路底板的制造方法，其中，
上述柱状体和上述第一导体配线接触的尖端部具有凸形状，
在涂敷上述树脂膜前在上述第一导体配线上的设定的位置竖立设置柱状体的方法通过把上述柱状体的尖端部压入上述第一导体配线中固定而进行。
8.如权利要求1所述的电路底板的制造方法，其中，
上述柱状体由磁性材料组成，
在涂敷上述树脂膜前在上述第一导体配线上的设定的位置竖立设置柱状体的方法是在与形成上述绝缘底板的多层结构的面的反对侧的面上配置磁性板，通过上述磁性板的磁力固定竖立设置上述柱状体。
9.如权利要求8所述的电路底板的制造方法，其中，
在使上述树脂膜硬化形成上述层间绝缘膜后，使上述磁性板的磁力消失后拔出上述柱状体，在上述层间绝缘层上形成开口部。
10.如权利要求9所述的电路底板的制造方法，其中，
在使上述树脂膜硬化形成上述层间绝缘膜后，在配置使第二磁性板和上述柱状体接触后，通过在使上述磁性板的磁力消失的同时使上述第二磁性板发生磁力，并使上述第二磁性板吸附上述柱状体而一起拔出上述柱状体，在上述层间绝缘层上形成开口部。
11.如权利要求1所述的电路底板的制造方法，其中，
在涂敷上述树脂膜后在上述第一导体配线的表面附近或者到达上述第一导体配线的一部分，把上述柱状体压入上述树脂膜中使竖立设置的方法中，
上述柱状体由遮光性材料组成，
上述树脂膜具有光硬化性成分和热硬化型成分，
在上述柱状体在上述树脂膜中竖立设置的状态下用光照射使上述光硬化性成分硬化后，把上述柱状体从上述树脂膜中拔出，形成开口部后，进一步硬化处理上述树脂膜，形成上述层间绝缘层。
12.如权利要求1所述的电路底板的制造方法，其中，
上述柱状体和上述第一导体配线接触的端部在反对侧互相连接。
CN2004100981988A 2003-09-18 2004-09-20 电路底板的制造方法 Expired - Fee Related CN1607898B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP325846/2003 2003-09-18
JP2003325846A JP4082322B2 (ja) 2003-09-18 2003-09-18 回路基板の製造方法および回路基板
JP325846/03 2003-09-18

Publications (2)

Publication Number Publication Date
CN1607898A true CN1607898A (zh) 2005-04-20
CN1607898B CN1607898B (zh) 2010-05-05

Family

ID=34308714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100981988A Expired - Fee Related CN1607898B (zh) 2003-09-18 2004-09-20 电路底板的制造方法

Country Status (3)

Country Link
US (1) US7353600B2 (zh)
JP (1) JP4082322B2 (zh)
CN (1) CN1607898B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
EP1830399A4 (en) * 2004-12-17 2012-07-11 Panasonic Corp RESIN COMPOSITION FOR FLIP CHIP CAPSULATION AND RESIN COMPOSITION FOR FORMING A BULB
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
SG155094A1 (en) * 2008-02-29 2009-09-30 Gueh How Kiap Hydrocarbon synthesis and production onboard a marine system using varied feedstock
CN102310602B (zh) * 2010-06-30 2014-03-26 鸿富锦精密工业（深圳）有限公司 铝塑复合结构及其制作方法
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
SE537869C2 (sv) * 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
US10777428B2 (en) 2016-02-26 2020-09-15 Intel Corporation Via interconnects in substrate packages
TWI628062B (zh) 2016-03-17 2018-07-01 欣興電子股份有限公司 線路板的製作方法與感壓印模
US10849234B2 (en) 2016-04-15 2020-11-24 3M Innovative Properties Company Preparation of electrical circuits by adhesive transfer
JP2020027723A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクターの製造方法
US20220148914A1 (en) * 2019-03-06 2022-05-12 Showa Denko Materials Co., Ltd. Method for manufacturing electronic component device
DE102021134575A1 (de) * 2021-12-23 2023-06-29 Embedded Expert Designers UG (haftungsbeschränkt) Verfahren sowie Vorrichtung zum Herstellen einer mehrlagigen Leiterplatte (PCB)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230520A (ja) 2000-02-14 2001-08-24 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2002033562A (ja) * 2000-07-19 2002-01-31 Sony Corp 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法
JP2002076614A (ja) 2000-08-31 2002-03-15 Eiji Imamura 電子回路用基板の製造方法

Also Published As

Publication number Publication date
JP4082322B2 (ja) 2008-04-30
CN1607898B (zh) 2010-05-05
JP2005093767A (ja) 2005-04-07
US7353600B2 (en) 2008-04-08
US20050060886A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
CN1066574C (zh) 制造芯片封装型半导体器件的方法
CN1162901C (zh) 半导体装置的制造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
CN1391432A (zh) 埋有电子器件的印刷线路板及其制造方法
CN1607898A (zh) 电路底板的制造方法及电路底板
CN1577813A (zh) 电路模块及其制造方法
CN1853451A (zh) 用于制造电子模块的方法
JP2001308250A (ja) 熱伝導基板とその製造方法およびパワーモジュール
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1534770A (zh) 半导体装置、电路基板以及电子设备
CN1835661A (zh) 配线基板的制造方法
CN101765295A (zh) 线路板及其制造方法
CN1670910A (zh) 电路装置及其制造方法
CN106233456A (zh) 电子元件安装用基板以及电子装置
CN1320846C (zh) 电路基板及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1377219A (zh) 电路装置的制造方法
CN1191619C (zh) 电路装置及其制造方法
CN1591842A (zh) 电路基板及其制造方法
CN1615069A (zh) 多涂层印刷电路板及其制造方法
JP2010245139A (ja) シールドおよび放熱性を有する高周波モジュールおよびその製造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN101032194A (zh) 多层布线板及其制造方法
CN1254856C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20130920