CN101765295A - 线路板及其制造方法 - Google Patents

线路板及其制造方法 Download PDF

Info

Publication number
CN101765295A
CN101765295A CN200910150148A CN200910150148A CN101765295A CN 101765295 A CN101765295 A CN 101765295A CN 200910150148 A CN200910150148 A CN 200910150148A CN 200910150148 A CN200910150148 A CN 200910150148A CN 101765295 A CN101765295 A CN 101765295A
Authority
CN
China
Prior art keywords
mentioned
electronic unit
via hole
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910150148A
Other languages
English (en)
Other versions
CN101765295B (zh
Inventor
川村洋一郎
清水敬介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101765295A publication Critical patent/CN101765295A/zh
Application granted granted Critical
Publication of CN101765295B publication Critical patent/CN101765295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一种能够通过简单的结构或者简易的方法来抑制由于在基板上产生的应力而引起的性能恶化的线路板及其制造方法。线路板具备：导体图案(110)；电子部件(200)，其通过通路孔(201a、202a)与导体图案(110)连接；以及基板，其内部配置有电子部件(200)。并且，通路孔(201a、202a)与电子部件(200)的连接界面相对于通路孔(201a、202a)与导体图案(110)的连接界面倾斜。另外，电子部件(200)具有弯曲面。另外，通路孔(201a、202a)与电子部件(200)的弯曲面连接。另外，电子部件(200)的弯曲面弯曲成相对于导体图案(110)其中央部比两端部突出或者缩入。

Description

线路板及其制造方法
技术领域
本发明涉及一种例如内置电阻、电容器等电子部件的线路板及其制造方法。
背景技术
在专利文献1中公开了电子部件内置线路板及其制造方法。在该制造方法中，操作员将电子部件嵌入到基板内部，通过通路孔将基板的导体图案与电子部件的端子电极(电极焊盘)电连接，由此制造电子部件内置线路板。
专利文献1：日本国专利公开2006-32887号公报
发明内容
发明要解决的问题
然而，根据这种电子部件内置线路板及其制造方法，在将例如由陶瓷和金属的复合体构成的电子部件(例如芯片电容器等)内置在例如由塑料构成的基板内的情况下，担心由于这些基板与电子部件之间的热膨胀系数的差而产生热应力(Stress)。并且，还可想到如果这种热应力施加到配线的连接部(连接界面)，则最终导致断裂等，基板与电子部件之间变得导通不良。并且，由于电子部件不断小型化、薄型化，上述通路孔也被小径化，预测以后这种问题会变得更加严重。其另一方面，存在内置在基板内的部件的件数增加的倾向。因此，希望尽可能避免形成通路孔的工序复杂化。
本发明是鉴于上述情况而完成的，其目的在于提供一种能够通过简单的结构或者简易的方法来抑制由在基板上产生的应力而引起的性能恶化的线路板及其制造方法。
用于解决问题的方案
本发明的第一观点所涉及的线路板具备：导体图案；电子部件，其通过通路孔与上述导体图案连接；以及基板，其内部配置有上述电子部件，其中，上述通路孔与上述电子部件之间的连接界面相对于上述通路孔与上述导体图案之间的连接界面倾斜。
本发明的第二观点所涉及的线路板具备：基板，其内部配置有电子部件；多个导体图案以及多个绝缘层，其层叠形成在上述基板上；以及电子部件，其通过通路孔与上述多个导体图案中的某一个导体图案连接，其中，上述通路孔与上述电子部件之间的连接界面相对于上述通路孔与上述导体图案之间的连接界面倾斜。
此外，在“内部配置上述电子部件”中除了电子部件整体完全被嵌入在基板内部的情况以外，还包括仅电子部件的一部分配置在形成于基板上的凹部内的情况等。总之，只要电子部件的至少一部分配置在基板内部即可。
本发明的第三观点所涉及的线路板的制造方法包括以下工序：将弯曲的电子部件收容到基板内部的第一工序；形成与上述电子部件的弯曲面连接的通路孔的第二工序；以及形成通过上述通路孔与上述电子部件连接的导体图案的第三工序。
此外，第一～第三工序顺序不同。
发明的效果
根据本发明，缓和在通路孔与电子部件之间的连接界面上的应力。因此，能够抑制由在基板上产生的应力而引起的性能恶化。并且，能够通过简单的结构或者简易的方法来缓和应力。
附图说明
图1是本发明的实施方式1所涉及的电子部件内置线路板的截面图。
图2是内置在电子部件内置线路板内的电子部件的截面图。
图3是表示电子部件的端子电极与通路孔之间的位置关系的图。
图4是内置在电子部件内置线路板内的电子部件的放大图。
图5是表示本发明的实施方式1所涉及的电子部件内置线路板的制造方法的步骤的流程图。
图6是表示在基板上产生的应力的方向与通路孔的形状之间的关系的图。
图7是表示在基板上产生的应力及其分力的大小的图。
图8A是用于说明在载体上配置电子部件的工序的图。
图8B是用于说明在载体上配置电子部件的工序的图。
图8C是用于说明在载体上配置电子部件的工序的图。
图8D是用于说明在载体上配置电子部件的工序的图。
图9A是用于说明使电子部件内置(嵌入)在基板内的工序的图。
图9B是用于说明使电子部件内置在基板内的工序的图。
图9C是用于说明使电子部件内置在基板内的工序的图。
图10A是用于说明形成导体图案的工序的图。
图10B是用于说明形成导体图案的工序的图。
图10C是用于说明形成导体图案的工序的图。
图11A是本发明的实施方式2所涉及的电子部件内置线路板的截面图。
图11B是内置在电子部件内置线路板内的电子部件的放大图。
图12A是用于说明准备基板的工序的图。
图12B是用于说明形成用于将电子部件内置到基板内的空间的图。
图12C是用于说明在载体上载置基板的工序的图。
图12D是用于说明在载体上载置电子部件的工序的图。
图13A是用于说明使电子部件内置(嵌入)在基板内的工序的图。
图13B是用于说明使电子部件内置在基板内的工序的图。
图13C是用于说明形成通路孔的工序的图。
图14是表示通路孔的其它配置例的图。
图15A是表示电子部件的其它配置例的图。
图15B是表示电子部件的其它配置例的图。
图15C是表示电子部件的其它配置例的图。
图16A是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
图16B是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
图16C是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
图17A是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
图17B是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
图17C是表示电子部件的端子电极以及通路孔的形态的其它例子的图。
附图标记说明
10、20：电子部件内置线路板；100、300：基板；101、102：绝缘层；102a：树脂；110、120、310、320：配线层；111、121：第一配线层(导体图案)；112、122：第二配线层(导体图案)；200：电子部件(芯片电容器)；200a：粘接剂；201：电容器主体；201a、202a、410a、420a：通路孔；210、220、400a：端子电极(电极焊盘)；210a、220a：贯通孔；210b、220b、410b、420b：导体；211～214、221～224：导体层；231～239：电介层；400：电子部件(IC芯片)；410、420：绝缘层。
具体实施方式
下面，参照附图详细说明将本发明具体化了的实施方式。
(实施方式1)
如图1所示，本实施方式的电子部件内置线路板10具备基板100、作为导体图案的配线层110、120以及电子部件200。
基板100例如由方形状的绝缘层101以及102构成，其中，上述绝缘层101以及102由固化后的预浸料构成。预浸料优选包含玻璃纤维等加强材料。加强材料是热膨胀率小于主材料(预浸料)的材料。绝缘层101具有与电子部件200的外形对应的形状的空间(空隙)R11。空间R11为基板100的凹部。
此外，能够根据用途等变更基板100的形状、材料等。例如作为预浸料还能够使用使玻璃纤维、芳纶纤维的基材浸渍环氧树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚亚胺)、烯丙基化聚苯醚树脂(A-PPE树脂)等树脂而得到的材料。另外，代替预浸料能够使用液状或者薄膜状的热固化性树脂、热可塑性树脂。作为热固化性树脂例如能够使用环氧树脂、酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化聚苯醚树脂、芳纶树脂等。另外，作为热可塑性树脂例如能够使用液晶聚合物(LCP)、PKKE树脂、PTFE树脂(氟树脂)等。期望从绝缘性、电介特性、耐热性、机械特性的观点出发根据需要来选择这些树脂。另外，这些树脂还可以含有固化剂、稳定剂、填料等作为添加剂。另外，代替预浸料也可以使用RCF(Resin Coated copper Foil：涂胶脂铜箔)等。
在基板100的下面(箭头Y1侧的面)形成配线层110，并且在基板100的上面(箭头Y2侧的面)形成配线层120。
配线层110具有第一配线层111和第二配线层112。另外，配线层120由第一配线层121和第二配线层122构成。第一配线层111以及121例如由铜箔构成。第二配线层112以及122例如由铜镀覆膜构成。配线层110以及120的厚度例如为20～30μm。此外，能够根据用途等变更配线层110以及120的材料、厚度等。
在绝缘层101的空间R11内配置具有与绝缘层101相同程度的厚度的电子部件200。在电子部件200与基板100之间的边界部，由从绝缘层101以及102渗出(流出)的绝缘性树脂102a与用于固定电子部件200的粘接剂200a一起进行填充。树脂102a完全覆盖电子部件200的周围。由此，电子部件200被树脂102a保护，并且被固定在规定的位置上。
粘接剂200a例如由NCP(非导电性液状聚合物)等绝缘材料构成。在绝缘性的粘接剂200a上形成有锥状的通路孔201a和202a。详细地说，在第一配线层111和粘接剂200a上形成与电子部件200连接的锥状的贯通孔210a、220a。通路孔201a、202a形成为贯通孔210a、220a的一部分。另外，在贯通孔210a、220a中填充有与第二配线层112连接的导体210b、220b。因而，作为贯通孔210a、220a的一部分的通路孔201a、202a也分别被导体210b、220b填充。通过填充到通路孔201a、202a的导体210b、220b，电子部件200与配线层110电连接。此外，贯通孔210a、220a的下侧(箭头Y 1侧)开口直径d 1例如是60μm，贯通孔210a、220a的上侧(箭头Y2侧)开口直径d2例如是50μm。另外，贯通孔210a以及220a的形状并不限于锥状，是任意的形状。
通路孔201a以及202a的直径(例如贯通孔210a、220a的上侧开口直径d2)优选为30～90μm，特别是，更优选为50～60μm。如果通路孔201a或者202a的直径过小，则连接可靠性下降。另一方面，如果通路孔201a或者202a的直径过大，则电子部件200的端子电极210以及220(电极焊盘)的所需面积变大，因此难以高密度地配置电子部件200。关于这一点，如果通路孔201a以及202a的直径在上述范围内，则成为在这些方面上不利较少的电子部件内置线路板10。
通路孔201a以及202a的深度d3优选为1～10μm，特别是，更优选为5μm。如果通路孔201a以及202a的深度过小，则难以均匀地形成。另一方面，如果通路孔201a以及202a的深度过大，则在形成上花费时间，在制造效率方面上产生不利。关于这一点，如果通路孔201a以及202a的深度在上述范围内，则成为在这些方面上不利较少的电子部件内置线路板10。
通路孔201a以及202a的纵横尺寸比(深度/直径)优选为0.01～0.35，特别是，更优选为0.1。根据这种比率，通路孔201a或者202a与粘接剂200a之间的接触面积减少，从而能够缓和施加到通路孔201a或者202a的热应力。其另一方面，由于通路孔201a或者202a与端子电极210或者220之间的接合面积增加，通路孔201a或者202a与端子电极210或者220之间的连接可靠性较高。
电子部件200例如是芯片电容器。详细地说，例如，如在图2中示出其截面结构那样，电子部件200具备电容器主体201以及U字状的端子电极210、220(电极焊盘)。电容器主体201例如由陶瓷构成的多个电介层231～239与多个导体层211～214以及221～224交替层叠而构成。端子电极210以及220分别形成在电容器主体201的两端部上。这样，电容器主体201的两端部，详细地说，从下面到侧面、并且直至上面被端子电极210以及220所覆盖。另一方面，电容器主体201的中央部露出。
如图1所示，在内置于基板100内的状态下，电子部件200的端子电极210、220的下面分别通过通路孔201a以及导体210b、通路孔202a以及导体220b与配线层110相连接。在此，第二配线层112和导体210b以及220b例如由铜镀覆膜构成。因此，电子部件200与配线层110之间的连接部分的可靠性较高。另外，通过在电子部件200的端子电极210的表面也形成镀覆膜，能够进一步提高电子部件200与配线层110之间的连接部分的可靠性。
另一方面，电容器主体201(图2)的中央部被树脂102a所覆盖。这样，通过用树脂102a覆盖电容器主体201的比较脆弱的部分即陶瓷露出部分(中央部)，来利用该树脂102a保护电容器主体201。
端子电极210以及220的厚度(特别是导体210b以及220b所连接的下面侧的厚度d4)优选为5～15μm，特别是，更优选为10μm。端子电极210或者220越薄强度越小。因而，如果端子电极210或者220过薄，则在利用激光等来形成通路孔201a或者202a时，担心其钻孔加工不会停止在端子电极210或者220上，导致对端子电极210或者220也开出孔。另一方面，如果端子电极210或者220过厚，则担心在电子部件200上产生裂纹等。另外，由于电子部件内置线路板10大型化，因此在安装空间等点上产生不利。关于这一点，如果端子电极210以及220的厚度在上述范围内，则变成在强度方面、裂纹等方面不利都较少的电子部件内置线路板10。
配线层110的厚度d5优选为20～40μm，特别是，更优选为30μm。如果配线层110过薄，则电阻变大，在能量转换效率等点上不佳。另一方面，如果配线层110过厚，则在形成上花费时间，在制造效率这一点上不佳。特别是在通过镀膜形成配线层110的情况下，还存在镀膜难以变得均匀或者难以形成和除去抗镀层这种不利。关于这一点，如果配线层110的厚度在上述范围内，则成为在能量转换效率等方面、制造效率方面不利都较少的电子部件内置线路板10。
另外，优选将端子电极210或者220的厚度(特别是下面侧的厚度d4)与配线层110的厚度d5之间的比率设定为端子电极210或者220的厚度小于配线层110的厚度，特别是更优选设定为端子电极210或者220的厚度在配线层110的厚度的一半(1/2)以下。根据这种比率，通过使端子电极210或者220变薄，能够抑制电子部件200的裂纹等。另外，其另一方面，通过使配线层110相对地变厚，来补充端子电极210或者220变薄的部分，能够维持较高散热性。
例如，如图3所示，通路孔201a、202a被分别配置在电子部件200的端子电极210、220的中央。
在图4中放大显示电子部件200。电子部件200例如具有1mm四角的外形。并且，电子部件200的厚度d6例如为100～150μm。另外，当小型化到这种芯片尺寸时，在制造过程等中产生的电子部件200的弯曲的影响也不能忽视。详细地说，电子部件200弯曲成相对于第二配线层112其中央部比两端部还突出、即向箭头Y1的方向弯曲。通路孔201a以及202a与电子部件200的弯曲的下面(凸面)相连接。树脂102a也进入到电子部件200下面的极小的空隙。此外，电子部件200的弯曲量d7例如为5～10μm。
在制造电子部件内置线路板10的情况下，操作员例如执行图5示出的一系列的处理。
首先在步骤S11中，操作员分析电子部件内置线路板10的应力。例如，使用模拟装置，根据有限元法、边界元法等来执行该应力分析。
接着，在步骤S12中，操作员根据在步骤S11中的分析结果(应力的大小、方向或者分布等)来决定通路孔201a以及202a的配置。详细地说，在后面的工序(步骤S13)中选择如何与电子部件200的弯曲面的凸面(下面)或者凹面(上面)相连接地形成通路孔201a以及202a。
例如通过步骤S11的应力分析，如图6所示，当得到产生将电子部件200向电子部件内置线路板10的层方向(箭头X1以及X2所示方向)拉伸的方向的应力F1以及F2的意思的结果的情况下，将通路孔201a、202a配置为其与电子部件200的连接界面2101a、2201a分别成为与应力F1、F2相对的斜面(相对于层方向倾斜的面)。即，以电子部件200的下面(凸面)为连接界面2101a、2201a地配置通路孔201a、202a。
由此，通路孔201a、202a内的导体210b、220b分别在连接界面2101a、2201a上接受应力F1、F2。即，如图7所示，例如应力F1被分配成连接界面2101a的面方向Z1的剪切应力F11和连接界面2101a的法线方向Z2的应力F12。由此，成为基于应力F1的剪切应力F11施加在连接界面2101a的面方向Z1上。剪切应力F11相当于应力F1的分力，因此“F11＜F1”。另一方面，关于应力F2也同样地，施加在连接界面2201a上的应力成为小于应力F2的应力(剪切应力)。
因而，例如当与连接界面2101a、2201a与层方向平行的电子部件内置线路板进行比较时，在由于温度变动、外力等而产生应力F1以及F2时，电子部件内置线路板10作用于连接界面2101a、2201a的面方向的应力较小。因此，电子部件200与通路孔201a、202a之间的连接界面2101a、2201a不容易断裂。由此，电子部件内置线路板10例如在温度范围-25～140℃的热循环周期内，通路孔201a以及202a的连接可靠性优异。其结果，能够使通路孔201a以及202a小径化。
接着，在图5的步骤S 13中，操作员例如经过图8A～图8D以及图9A～图9C示出的工序等来进行电子部件200的嵌入。
详细地说，例如，如图8A所示，操作员准备一面具有导体膜1111的载体1110。载体1110以及导体膜1111例如由铜构成。其中，载体1110比导体膜1111厚。
接着，如图8B所示，操作员例如利用UV激光等来开孔，该孔仅贯通导体膜1111。由此，形成开口部201b、202b、1111a以及1111b。开口部201b以及202b形成在通过步骤S12(配置决定工序)决定的通路孔201a以及202a的配置上。开口部1111a以及1111b用作对准目标(alignment target)。
接着，如图8C所示，操作员例如通过涂敷NCP等，将粘接剂200a涂敷在至少包含开口部201b以及202b的载体1110以及导体膜1111的中央部。由此，粘接剂200a被填充到开口部201b以及202b中。
接着，如图8D所示，操作员在开口部201b以及202b上安装电子部件200。具体地说，在将电子部件200载置在粘接剂200a上之后，例如通过加压以及加热来将电子部件200固定在该位置上。此时，以使电子部件200下面粘接剂200a厚度均匀并不会在内部残留气泡的方式按压电子部件200。在之后的工序中确保通路孔201a以及202a的连接可靠性上，这样做很重要。
接着，例如，如图9A所示，在例如由铜构成的载体1110以及导体膜1111上，与电子部件200并列地配置例如由预浸料构成的绝缘层101，并且在其上面配置例如由预浸料构成的绝缘层102，然后配置例如由铜构成的导体膜1211以及载体1210。电子部件200被配置在绝缘层101中央的空间R11内。
接着，例如，如图9B所示，操作员对它们进行加压(例如热压)。由此，从绝缘层101以及102挤出树脂102a。即，通过该加压，树脂102a从构成绝缘层101以及102的各预浸料渗出(流出)，填充到电子部件200与绝缘层101之间(边界部)。之后，例如通过加热处理等，使绝缘层101以及102固化。
接着，例如，如图9C所示，操作员除去载体1110以及1210。由此，导体膜1111和1211露出，并且填充到开口部201b、202b的粘接剂200a露出。
这样，电子部件200被嵌入到基板100内。电子部件200被配置在基板100的凹部(空间R11)内。
接着，在图5的步骤S14中，操作员例如经过图10A～图10C示出的工序等形成导体图案。
详细地说，例如，如图10A所示，操作员进行CO2激光清洗以及去沾污(Desmear)。由此，除去导体膜1111表面的粘接剂200a。
接着，例如，如图10B所示，操作员例如利用激光等，在导体膜1111以及粘接剂200a上形成到达电子部件200的贯通孔210a、220a。由此，通路孔201a、202a被形成为贯通孔210a、220a的一部分。
接着，例如，如图10C所示，操作员利用PN镀膜(例如化学镀铜以及电镀铜)，在包含通路孔210a、220a和开口部1111a、1111b的导体膜1111以及1211的表面上形成导体膜1121以及1221(铜镀覆膜)。
接着，操作员例如通过半蚀刻(half etch)来使导体膜1121以及1221变薄到规定厚度之后，例如经过规定的光刻工序(前处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)，将导体膜1111、1121以及1211、1221图案成形为如之前的图1所示那样的形状。由此，形成第一配线层111和第二配线层112(配线层110)以及第一配线层121和第二配线层122(配线层120)。也能够代替利用这种减去法(Subtractive)形成导体图案而使用半加成法(SAP：Semi Additive Process)，所谓半加成法是如下方法：在绝缘层101以及102上形成抗镀层，通过图案镀膜(例如化学镀铜以及电镀铜)来形成配线层110以及120。另外，也可以在形成导体图案之前设置贯通绝缘层101以及102的开口，在形成配线层110以及120的同时对该开口部进行镀膜来设置通孔。
另外，操作员根据需要，例如通过化学镀金等形成电极，并且进行外形加工、弯曲修正、通电检查、外观检查以及最终检查。由此，完成之前图1示出的电子部件内置线路板10。
根据本实施方式的电子部件内置线路板10及其制造方法，不使形成通路孔201a以及202a的工序复杂化就能够抑制由在基板100上产生的应力而引起的电子部件内置线路板10的性能恶化。
在本实施方式的制造方法中，在图5的步骤S12中，根据基板100的应力来决定通路孔201a以及202a的配置。由此，能够批量生产通路孔201a以及202a的连接可靠性优异的电子部件内置线路板10。
并且，根据基板100的应力，选择如何与电子部件200的弯曲面的凸面或者凹面相连接地形成通路孔201a以及202a，由此不使制造工序(特别是配置决定工序)复杂化就能够容易地提高对应力的抵抗性。
(实施方式2)
如图11A所示，本实施方式的电子部件内置线路板20具备基板300、作为导体图案的配线层310、320以及电子部件400。电子部件内置线路板20内置电子部件400。电子部件400是集成了规定的电路的IC芯片。电子部件400在一面上具有多个端子电极400a(电极焊盘)。但是，并不限于此，电子部件400例如也可以在两面上具有端子电极400a。此外，在此所指的IC芯片包括在晶圆的状态下进行再配线、形成保护膜、端子之后进行了单片化的所谓晶圆级(waferlevel)CSP。
基板300例如由环氧树脂构成。环氧树脂优选包含玻璃纤维等加强材料。加强材料是热膨胀率小于主材料(环氧树脂)的材料。基板300的厚度例如为0.1mm。此外，能够根据用途等变更基板300的形状、厚度、材料等。
基板300具有通孔301a。在通孔301a的内壁上形成导体膜301b。并且，基板300具有与电子部件400的外形对应的形状的空间(空隙)R21。
在基板300的两面分别形成配线层300a、300b。配线层300a和300b通过形成在通孔301a上的导体膜301b相互电连接。
在基板300的下面(箭头Y 1侧的面)按顺序层叠有绝缘层410、配线层310。另外，在基板300的上面(箭头Y2侧的面)按顺序层叠有绝缘层420、配线层320。绝缘层410以及420例如由固化的预浸料构成。另外，配线层310以及320例如由铜镀覆膜构成。
电子部件400被配置在空间R21内。绝缘层420填充在电子部件400与基板300之间的边界部。
绝缘层410形成为覆盖电子部件400的下面以及配线层300a。其中，在规定的位置上形成与配线层300a连接的锥状的通路孔410a。导体410b填充到通路孔410a中。并且，通过导体410b，配线层300a与配线层310电连接。
另一方面，绝缘层420形成为覆盖电子部件400的上面、配线层300b以及端子电极400a。其中，在规定的位置上形成与配线层300b、端子电极400a连接的锥状的通路孔420a。导体420b填充到通路孔420a中。并且，通过导体420b，配线层300b以及端子电极400a与配线层320电连接。在此，配线层320以及导体420b例如由铜镀覆膜构成。因此，电子部件400与配线层320之间的连接部分的可靠性较高。
电子部件400的周围被绝缘层410以及420完全覆盖。由此，电子部件400被绝缘层410以及420保护，并且被固定在规定的位置上。
电子部件400也是，越薄膜化，越容易以例如图11B(与图4对应的图)示出状态弯曲。在本实施方式中，假设在压缩电子部件400的方向上产生应力的情况，在电子部件400的凹面上连接通路孔420a。本实施方式的电子部件400弯曲成相对于配线层320其中央部比两端部缩入、即向箭头Y1的方向弯曲。
例如操作员通过执行之前图5示出的一系列处理也能够制造电子部件内置线路板20。具体地说，首先，在步骤S11中，操作员分析电子部件内置线路板20的应力。例如使用模拟装置并根据有限元法、边界元法等来执行该应力分析。接着，在步骤S12中，操作员根据步骤S11中的分析结果(应力的大小、方向或者分布等)来决定通路孔420a(特别是与端子电极400a连接的通路孔420a)的配置。
接着，在步骤S13中，操作员例如经过图12A～图12D以及图13A～图13C示出的工序等进行电子部件400的嵌入。
详细地说，例如，如图12A所示，操作员准备具有通孔301a、导体膜301b以及配线层300a、300b的基板300。该基板300相当于电子部件内置线路板20的芯部。
接着，例如，如图12B所示，操作员例如利用激光等进行中空加工，在基板300上形成空间R21。
接着，例如，如图12C所示，操作员在基板300的一面上设置例如由PET(聚对苯二甲酸乙二醇酯)构成的载体2110。载体2110例如通过层压与基板300粘接。
接着，例如，如图12D所示，例如在常温下，操作员将电子部件400的端子电极400a朝上(与载体2110相反侧)，将电子部件400载置在载体2110上(详细地说是空间R21)。
接着，如图13A所示，操作员例如通过真空层压，覆盖电子部件400以及基板300地形成绝缘层420。由此，端子电极400a被绝缘层420所覆盖。并且，通过加热而溶解绝缘层420，填充到空间R21中。由此，电子部件400被固定在规定的位置上。
接着，操作员从基板300的下面(与绝缘层420相反侧的面)剥离除去载体2110。然后，例如，如图13B所示，在该基板300下面形成绝缘层410。由此，电子部件400被嵌入。
接着，如图13C所示，操作员例如利用激光等在绝缘层410、420上形成通路孔410a、420a。
接着，在图5的步骤S14中，操作员例如通过半加成法来在电子部件400上形成导体图案、即配线层310以及320。详细地说，例如用图案成形后的抗镀层来覆盖电子部件400的两面，对没有该抗镀层的部分选择性地进行电解镀。此外，也可以代替半加成法而利用减去法来形成配线层310以及320。
之后，操作员根据需要，例如通过化学镀金等来形成电极，并且进行外形加工、弯曲修正、通电检查、外观检查以及最终检查。由此，完成之前图11A示出的电子部件内置线路板20。
根据本实施方式的电子部件内置线路板20及其制造方法，也能够得到以上述的实施方式1的效果为准的效果。
以上，说明了本发明的实施方式所涉及的电子部件内置线路板及其制造方法，但是本发明并不限于上述实施方式。
另外，在上述各实施方式中，根据基板的应力，选择如何与弯曲面的凸面或者凹面相连接地形成通路孔。但是并不限于此，根据在基板上产生的应力，也可以例如如图14(与图4对应的图)所示那样，在电子部件200的两面(凸面和凹面)连接通路孔201a以及202a。对于电子部件400也是相同的。
例如如图15A～图15C(与图4对应的图)所示那样，也可以将凸面朝上(箭头Y2所示方向)地配置电子部件200。在这种情况下，可以例如如图15A或者图15B所示，将通路孔201a以及202a设置在一面(上面或者下面)上，也可以例如如图15C所示，将通路孔201a以及202a设置在两面上。对于电子部件400也是相同的。
电子部件的端子电极和通路孔的数量以及形态是任意的。例如在上述实施方式1中，在一个端子电极210、220上分别形成一个通路孔201a、202a，但是，也可以例如如图16A(与图3对应的图)所示那样，在一个端子电极210、220上形成多个(例如两个)通路孔201a、202a。另外，也可以例如如图16B所示那样，将端子电极210、220以及通路孔201a、202a配置在电容器主体201的四个角上。另外，也可以例如如图16C所示那样，将端子电极210、220以及通路孔201a、202a配置在电容器主体201的对角上。对于实施方式2也是相同的。
在有效提高对于应力的抵抗性方面上，优选在电子部件200的至少一个端部的弯曲的两面或者一面上连接通路孔201a以及202a。但是并不限于此，也可以例如如图17A所示那样，在电容器主体201的中央部配置端子电极210以及通路孔201a。另外，也可以例如如图17B所示那样，相对于电容器主体201的边倾斜地配置端子电极210以及通路孔201a。另外，也可以例如如图17C所示那样，在电容器主体201的整个面上配置端子电极210。
电子部件200的端子电极210以及220的形状并不限于U字形状，也可以是以电极对夹住电容器主体201的形状。
电子部件200、400是任意的。例如除了采用IC电路等有源部件以外，还能够采用电容器、电阻、线圈等无源部件等任意的电子部件。
在上述实施方式中，各层的材质、尺寸、层数等能够任意地变更。
例如，如之前图1或者图11A所示那样的简单结构的电子部件内置线路板10、20有利于减少制造成本等，但是并不限于此，例如，为了实现高功能化等，也可以设为在完成图1或者图11A示出的结构之后还继续层叠而更多层(例如八层等)的电子部件内置线路板。
在不脱离本发明的要旨的范围内，能够任意地变更上述实施方式的工序的顺序。另外，根据用途等，也可以省略不需要的工序。
以上，说明了本发明的实施方式，应该理解为由于设计上的方便、其它因素而所需的各种修改、组合包括在与“权利要求”所记载的发明、与“发明的实施方式”所记载的具体例对应的发明的范围中。
本申请要求以2008年12月24日申请的美国专利申请第61/140749号为基础的优先权。在本说明书中取入美国专利申请第61/140749号的说明书、权利要求范围以及附图的全部。

Claims (13)

1.一种线路板，其特征在于，具备：
导体图案；
电子部件，其通过通路孔与上述导体图案连接；以及
基板，其内部配置有上述电子部件，
其中，上述通路孔与上述电子部件之间的连接界面相对于上述通路孔与上述导体图案之间的连接界面倾斜。
2.根据权利要求1所述的线路板，其特征在于，
上述导体图案被设置在上述基板上。
3.根据权利要求1所述的线路板，其特征在于，
上述电子部件具有弯曲面，
上述通路孔与上述电子部件的上述弯曲面连接。
4.根据权利要求3所述的线路板，其特征在于，
相对于上述导体图案，上述弯曲面弯曲成中央部比两端部突出或者缩入。
5.根据权利要求1所述的线路板，其特征在于，
还具备用于固定上述电子部件的粘接剂层，
在上述粘接剂层上形成上述通路孔。
6.根据权利要求1所述的线路板，其特征在于，
上述导体图案由镀覆膜构成。
7.根据权利要求1所述的线路板，其特征在于，
上述电子部件是电容器。
8.根据权利要求7所述的线路板，其特征在于，
上述电容器具备交替层叠了多个电介层和多个导体层而得到的电容器主体以及形成在上述电容器主体上的一组电极。
9.一种线路板，其特征在于，具备：
基板，其内部配置有电子部件；
多个导体图案以及多个绝缘层，其层叠形成在上述基板上；以及
电子部件，其通过通路孔与上述多个导体图案中的某一个导体图案连接，
其中，上述通路孔与上述电子部件之间的连接界面相对于上述通路孔与上述导体图案之间的连接界面倾斜。
10.一种线路板的制造方法，其特征在于，包括以下工序：
将弯曲的电子部件收容到基板内部的第一工序；
形成与上述电子部件的弯曲面连接的通路孔的第二工序；以及
形成通过上述通路孔与上述电子部件连接的导体图案的第三工序。
11.根据权利要求10所述的线路板的制造方法，其特征在于，
包括配置决定工序，在上述第二工序之前，根据作用于上述基板的应力来决定上述通路孔的配置，
上述第二工序按照由上述配置决定工序决定的配置来形成上述通路孔。
12.根据权利要求11所述的线路板的制造方法，其特征在于，
在上述配置决定工序中，根据作用于上述基板的应力来决定上述电子部件的连接上述通路孔的面。
13.根据权利要求10所述的线路板的制造方法，其特征在于，
上述第三工序将上述导体图案形成为镀覆膜。
CN2009101501482A 2008-12-24 2009-07-07 线路板及其制造方法 Active CN101765295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14074908P 2008-12-24 2008-12-24
US61/140,749 2008-12-24

Publications (2)

Publication Number Publication Date
CN101765295A true CN101765295A (zh) 2010-06-30
CN101765295B CN101765295B (zh) 2012-10-17

Family

ID=42264413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101501482A Active CN101765295B (zh) 2008-12-24 2009-07-07 线路板及其制造方法

Country Status (3)

Country Link
US (1) US8222539B2 (zh)
JP (1) JP5388676B2 (zh)
CN (1) CN101765295B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650653A (zh) * 2011-07-08 2014-03-19 株式会社村田制作所 布线基板
CN107529278A (zh) * 2016-06-16 2017-12-29 De&T株式会社 加工位置校正装置及其方法
CN108382727A (zh) * 2017-02-02 2018-08-10 太阳诱电株式会社 电子部件包装体和电子部件的收纳方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012204831A (ja) 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP5522643B2 (ja) * 2012-07-13 2014-06-18 シャープ株式会社 発光装置
US8905193B2 (en) 2012-07-25 2014-12-09 Bell Helicopter Textron Inc. Direct drive rotation device for passively moving fluid
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP2014216580A (ja) * 2013-04-27 2014-11-17 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR101434107B1 (ko) * 2013-07-17 2014-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
US9807884B2 (en) 2014-12-22 2017-10-31 Qualcomm Incorporated Substrate comprising embedded elongated capacitor
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
JP7107712B2 (ja) * 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7089426B2 (ja) 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
CN116685055B (zh) * 2022-12-09 2024-05-24 荣耀终端有限公司 电路板组件和电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US5811847A (en) * 1996-06-28 1998-09-22 Symetrix Corporation PSZT for integrated circuit applications
JPH1079405A (ja) 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US6633078B2 (en) 2000-03-21 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
JP2002151346A (ja) * 2000-11-09 2002-05-24 Matsushita Electric Ind Co Ltd セラミック電子部品
JP3603890B2 (ja) * 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
JP4228677B2 (ja) 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
JP2004296562A (ja) * 2003-03-26 2004-10-21 Sharp Corp 電子部品内蔵基板及びその製造方法
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP2005217231A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 配線基板
JP2006032550A (ja) * 2004-07-14 2006-02-02 Pioneer Electronic Corp 電子部品
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP2007073655A (ja) * 2005-09-06 2007-03-22 Cmk Corp チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
CN1945802A (zh) 2006-10-20 2007-04-11 华为技术有限公司 提高球栅阵列封装器件焊点可靠性的方法、电路板和工具
JP5367306B2 (ja) * 2008-06-10 2013-12-11 日本特殊陶業株式会社 セラミック部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650653A (zh) * 2011-07-08 2014-03-19 株式会社村田制作所 布线基板
CN107529278A (zh) * 2016-06-16 2017-12-29 De&T株式会社 加工位置校正装置及其方法
CN107529278B (zh) * 2016-06-16 2019-09-24 Ap系统股份有限公司 加工位置校正装置及其方法
CN108382727A (zh) * 2017-02-02 2018-08-10 太阳诱电株式会社 电子部件包装体和电子部件的收纳方法
CN108382727B (zh) * 2017-02-02 2022-04-29 太阳诱电株式会社 电子部件包装体和电子部件的收纳方法

Also Published As

Publication number Publication date
CN101765295B (zh) 2012-10-17
US8222539B2 (en) 2012-07-17
JP2010153767A (ja) 2010-07-08
JP5388676B2 (ja) 2014-01-15
US20100155124A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
CN101765295B (zh) 线路板及其制造方法
CN101010994B (zh) 制造电子模块的方法
CN101827494B (zh) 线路板及其制造方法
TWI337515B (en) Multilayer circuit board with embedded components and method of manufacture
JP5714231B2 (ja) リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
KR101730344B1 (ko) 칩 패키지
WO2007043056A2 (en) Novel integrated circuit support structures and the fabrication thereof
US9894764B2 (en) Printed circuit board and method of manufacturing the same
KR20060066115A (ko) 전자 모듈 제조 방법
CN101027775A (zh) 制造包括部件的层
US7678612B2 (en) Method of manufacturing semiconductor device
US20120206890A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
JP5027193B2 (ja) 配線板及びその製造方法
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
US20160165732A1 (en) Printed circuit board with embedded electronic component and method of manufacturing the same
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
KR102119760B1 (ko) Ic 모듈용 인쇄회로기판 및 그 제조방법
CN101815401B (zh) 线路板及其制造方法
CN104425431A (zh) 基板结构、封装结构及其制造方法
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
US20230386860A1 (en) Molded direct contact interconnect substrate and methods of making same
JP5586841B2 (ja) 相互接続構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant