KR100923542B1 - 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 - Google Patents
이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100923542B1 KR100923542B1 KR1020070115874A KR20070115874A KR100923542B1 KR 100923542 B1 KR100923542 B1 KR 100923542B1 KR 1020070115874 A KR1020070115874 A KR 1020070115874A KR 20070115874 A KR20070115874 A KR 20070115874A KR 100923542 B1 KR100923542 B1 KR 100923542B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bump
- embedded
- release
- insulator substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
또한, 상기한 기술적 과제를 달성하기 위한 본 발명의 한 실시예에 따른 이형재를 이용한 임베디드 반도체 패키지 장치 제조 방법은 반도체 칩의 전체를 둘러싸는 에폭시계 또는 폴리이미드계로 형성되는 이형필름 또는 이형잉크인 이형재 커버를 형성하는 단계, 상기 이형재 커버에 미리 설정된 패턴의 범프 사이트를 형성하는 단계, 상기 범프 사이트에 상기 반도체 칩의 외측으로 갈수록 좁아지는 형상으로 범프를 형성하는 단계, 그리고 상기 범프가 형성된 반도체 칩을 기판과 라미네이션(lamination)하는 단계를 포함한다.
한편, 범프(34)는 반도체 칩(3)의 외측으로 갈수록 점점 좁아지는 형상으로 형성될 수 있으며, 범프(34)와 접촉되는 배선회로(145)에는 범프(34)가 삽입되는 홈(145a)이 형성될 수 있다. 그리고 범프(34)는 홈(145a)에 삽입되어 반도체 칩(3)과 배선회로(145)가 전기적으로 연결되도록 형성할 수 있다. 아울러, 홈(145a)은 범프(34)와 대응되는 형상으로 형성될 수 있다.
Claims (9)
- 미리 설정된 패턴의 배선 회로를 구비하는 절연체 기판,상기 절연체 기판에 내장되는 반도체 칩,상기 반도체 칩에 형성되고 상기 반도체 칩과 상기 절연체 기판을 전기적으로 연결하는 범프, 그리고상기 반도체 칩의 외면에 상기 범프가 형성된 부분을 제외한 나머지 부분을 둘러싸는 에폭시계 또는 폴리이미드계로 형성되는 이형필름 또는 이형잉크인 이형재 커버를 포함하며,상기 범프는 상기 반도체 칩의 외측으로 갈수록 좁아지게 형성되고, 상기 배선회로에는 상기 범프의 형상과 대응의 상기 범프가 삽입되는 홈이 형성되는 것을 특징으로 하는 이형재를 이용한 임베디드 반도체 패키지 장치.
- 삭제
- 삭제
- 삭제
- 반도체 칩의 전체를 둘러싸는 에폭시계 또는 폴리이미드계로 형성되는 이형필름 또는 이형잉크인 이형재 커버를 형성하는 단계,상기 이형재 커버에 미리 설정된 패턴의 범프 사이트를 형성하는 단계,상기 범프 사이트에 상기 반도체 칩의 외측으로 갈수록 좁아지는 형상으로 범프를 형성하는 단계, 그리고상기 범프가 형성된 반도체 칩을 기판과 라미네이션(lamination)하는 단계를 포함하는 이형재를 이용한 임베디드 반도체 패키지 장치 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090049683A KR20090049683A (ko) | 2009-05-19 |
KR100923542B1 true KR100923542B1 (ko) | 2009-10-27 |
Family
ID=40858332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100923542B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102071367B1 (ko) | 2019-05-11 | 2020-01-30 | 주식회사 랩텍코리아 | 회로기판의 임베디드 전자소자를 위한 복합유전체용 액상 조성물 코팅 장치 |
KR102129365B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 복합유전체용 액상 조성물 코팅 장치 |
KR102129364B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 절연기판의 유동방지가 가능한 복합유전체용 액상 조성물 코팅 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101697643B1 (ko) * | 2015-06-09 | 2017-01-18 | 주식회사 에스에프에이반도체 | 이형필름을 포함하는 반도체 패키지 및 이의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059950A (ja) * | 2006-12-04 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体装置内蔵基板及びその製造方法 |
KR20070038426A (ko) * | 2005-10-05 | 2007-04-10 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
-
2007
- 2007-11-14 KR KR1020070115874A patent/KR100923542B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070038426A (ko) * | 2005-10-05 | 2007-04-10 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
JP2007059950A (ja) * | 2006-12-04 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体装置内蔵基板及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102071367B1 (ko) | 2019-05-11 | 2020-01-30 | 주식회사 랩텍코리아 | 회로기판의 임베디드 전자소자를 위한 복합유전체용 액상 조성물 코팅 장치 |
KR102129365B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 복합유전체용 액상 조성물 코팅 장치 |
KR102129364B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 절연기판의 유동방지가 가능한 복합유전체용 액상 조성물 코팅 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20090049683A (ko) | 2009-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7754530B2 (en) | Thermal enhanced low profile package structure and method for fabricating the same | |
US8704350B2 (en) | Stacked wafer level package and method of manufacturing the same | |
KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
US8089777B2 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
US8168475B2 (en) | Semiconductor package formed within an encapsulation | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
US7678612B2 (en) | Method of manufacturing semiconductor device | |
US7972903B2 (en) | Semiconductor device having wiring line and manufacturing method thereof | |
KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
US20080224276A1 (en) | Semiconductor device package | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
US20100144152A1 (en) | Method of manufacturing semiconductor package | |
KR100923542B1 (ko) | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 | |
US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
KR100926088B1 (ko) | 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법 | |
KR101003658B1 (ko) | 적층 웨이퍼 레벨 패키지 및 이의 제조 방법 | |
JP2007134569A (ja) | 電子部品内蔵基板及びその製造方法 | |
KR101130608B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101043471B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2009027042A (ja) | 回路モジュール、回路モジュールの製造方法および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140206 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150713 Year of fee payment: 6 |
|
R401 | Registration of restoration | ||
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 11 |