KR20090049683A - 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 - Google Patents
이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090049683A KR20090049683A KR1020070115874A KR20070115874A KR20090049683A KR 20090049683 A KR20090049683 A KR 20090049683A KR 1020070115874 A KR1020070115874 A KR 1020070115874A KR 20070115874 A KR20070115874 A KR 20070115874A KR 20090049683 A KR20090049683 A KR 20090049683A
- Authority
- KR
- South Korea
- Prior art keywords
- release
- embedded
- package device
- semiconductor package
- cover
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 임베디드 반도체 패키지 장치 및 그 제조 방법에 관한 것이다. 본 발명에 따른 임베디드 반도체 패키지 장치는 미리 설정된 패턴의 배선 회로를 구비하는 절연체 기판, 그 외면 중 적어도 일부가 이형재 커버로 둘러싸인 상태로 상기 절연체 기판에 내장되는 반도체 칩, 그리고 상기 반도체 칩과 상기 배선 회로를 전기적으로 연결하는 범프를 포함한다. 본 발명은 반도체 칩이 이형재 커버로 둘러싸인 상태로 절연체 기판에 내장됨으로써 재활용이 용이한 임베디드 반도체 패키지 장치를 제공할 수 있다.
임베디드, 반도체 칩, 절연체 기판
Description
본 발명은 임베디드 반도체 패키지 장치 및 그 제조 방법에 관한 것이다.
최근, 전자기기의 소형화 추세에 따라 전자기기 내 반도체가 실장될 공간은 계속 줄어들고 있는 반면, 전자기기의 다기능화, 고성능화 추세에 따라 전자기기는 더욱 많은 수의 반도체를 필요로 하고 있는 실정이다.
따라서 단위체적당 반도체의 실장 효율을 높일 수 있는 전자 부품의 패키징 기술이 더욱 요구되고 있다.
이러한 요구에 부응하여 개발된 패키징 기술이 CSP(Chip Scale Package)이다. CSP는 칩 크기와 거의 같은 크기의 패키지를 의미하며 다이 인터페이스에 따라 와이어 본드(Wire bond), 탭 본드(Tab Bond), 플립칩(Flip-Chip) 등으로 분류된다.
특히, 최근에 각광받고 있는 플립칩 기술은 기판 위에 칩 표면을 범핑(Bumping)시켜 칩을 실장하는 것이다.
도 1에 도시되어 있는 바와 같이, 플립칩은 칩(C)의 범프, 예컨대, 솔더 범 프(solder bump)(B)를 기판(S)의 지정된 본딩 위치로 정렬시킨 후에 칩의 후면으로부터 가열 및 가압함으로써 기판(S)에 실장될 수 있었다.
이와 같은 패키징 기술에 의하면, 칩과 기판의 전기적 접속 길이가 짧아지고, 패키지는 저열저항 및 저유전율의 특성을 갖는 장점이 있었다. 또한, 패키지는 칩 크기로 소형화될 수 있었다.
그러나 기판의 표면에 실장하는 기술이므로, 기판에 여러 가지의 전기소자 및 복수개의 칩을 탑재하는 경우에는 기판의 소형화에 한계가 있었고, 칩의 크기와 별도로 패키지의 크기를 조절하기 곤란한 문제점이 있었다.
또한, 칩과 기판간의 전기적 접속 길이를 단축시켜 제품의 구동능력을 더 향상시킬 필요가 있었다.
이와 같은 문제를 해결하기 위하여, 최근 칩을 기판 내부에 내장시키는 임베디드 반도체 패키지 장치의 개발이 진행되고 있다. 즉, 절연체 등의 내부에 칩을 고정시키고, 칩의 솔더 범프와 비어 홀(via hole) 도체(또는, 배선 회로층)가 기계적, 전기적으로 연결됨으로써 칩이 기판 내부에 임베딩(embedding)되는 패키지를 제조할 수 있었다.
그러나 상기한 바와 같은 임베디드 패키지는 기판 불량 등의 원인으로 제품을 폐기할 경우 기판 내부에 내장된 칩을 별도로 분리해내기가 어려워 임베디드 반도체 패키지에 내장된 반도체 칩의 재활용이 곤란한 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점들을 해결하기 위해 창출된 것으로서, 본 발명이 해결하고자 하는 과제는 칩의 재활용이 용이한 임베디드 반도체 패키지 장치 및 그 제조 방법을 제공하는 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명의 한 실시예에 따른 임베디드 반도체 패키지 장치는 미리 설정된 패턴의 배선 회로를 구비하는 절연체 기판, 그 외면 중 적어도 일부가 이형재 커버로 둘러싸인 상태로 상기 절연체 기판에 내장되는 반도체 칩, 그리고 상기 반도체 칩과 상기 배선 회로를 전기적으로 연결하는 범프를 포함한다.
또한, 상기 이형재 커버는 감광성 필름 또는 감광성 잉크로 형성될 수 있다.
또한, 상기 이형재 커버는 에폭시계 이형필름 또는 에폭시계 이형잉크로 형성될 수 있다.
또한, 상기 이형재는 폴리이미드계 이형필름 또는 폴리이미드계 이형잉크로 형성될 수 있다.
또한, 상기한 기술적 과제를 달성하기 위한 본 발명의 한 실시예에 따른 임베디드 반도체 패키지 장치 제조 방법은 반도체 칩의 적어도 일부를 둘러싸는 이형재 커버를 형성하는 단계, 상기 이형재 커버에 미리 설정된 패턴의 범프 사이트를 형성하는 단계, 상기 범프 사이트에 범프를 형성하는 단계, 그리고 상기 범프가 형성된 반도체 칩을 기판과 라미네이션(lamination)하는 단계를 포함한다.
또한, 상기 이형재 커버는 감광성 필름 또는 감광성 잉크로 형성될 수 있다.
또한, 상기 이형재 커버는 에폭시계 이형필름 또는 에폭시계 이형잉크로 형성될 수 있다.
또한, 상기 이형재 커버는 폴리이미드계 이형필름 또는 폴리이미드계 이형잉크로 형성될 수 있다.
또한, 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치는 상기 임베디드 반도체 패키지 장치 제조 방법 중 어느 하나에 의해 제조될 수 있다.
이와 같이, 본 발명에 의하면, 반도체 칩이 이형재 커버로 둘러싸인 상태로 절연체 기판에 내장되어, 향후 저가의 절연체 기판에 고장 및 불량이 발생되었을 때 고가의 반도체 칩을 절연체 기판으로부터 효과적으로 분리해 낼 수 있음으로써 재활용이 가능한 임베디드 반도체 패키지 장치를 제공할 수 있다.
또한, 이형재 커버가 감광성 필름 또는 감광성 잉크로 형성됨으로써 이형재 커버에 범프 사이트의 형성이 용이할 수 있다.
또한, 이형재 커버가 에폭시계나 폴리이미드계의 이형필름 또는 이형잉크로 형성됨으로써 반도체 칩과 절연체 기판 간의 이형성(離型性)을 확보할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조로 상세히 설명한다.
도 2에는 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치의 구성 단면이 도시되어 있다.
도 2에 도시되어 있는 바와 같이, 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치는 절연체 기판(1)을 포함한다.
절연체 기판(1)이 하나 이상의 절연층(11, 12, 14, 16)과 미리 설정된 패턴의 배선 회로(145)를 포함한다. 또한, 절연체 기판(1)은 필요에 따라 다양한 회로 패턴(113, 123, 163, 165)을 더 포함할 수 있다. 이하에서, 도면부호 11, 12, 14, 그리고 16에 의해 지시된 절연층을 제1 절연층, 제2 절연층, 제3 절연층, 그리고 제4 절연층이라고 각각 칭한다.
절연체 기판(1)은 미리 설정된 패턴의 배선 회로(145)를 구비하며, 반도체 칩(3)이 배선 회로(145)에 전기적으로 연결된 상태로 절연체 기판(1)에 내장되도록 절연체 기판(1)이 반도체 칩(3)과 라미네이션 결합된다. 이에 따라 임베디드 반도체 패키지 장치가 형성된다.
이러한 절연체 기판(1)의 구성을 살펴보면, 절연체 기판(1)은 먼저 반도체 칩(3)을 수용하는 홀(115)이 형성된 제1 절연층(11)을 포함할 수 있다. 제1 절연층(11)에 회로패턴(113)이 형성될 수 있다.
제1 절연층(11)의 양면에는 제2 및 제3 절연층(12, 14)이 각각 적층될 수 있으며, 제1 절연층(11)을 비롯하여 이들 절연층(12, 14)은 에폭시수지 및 글라스와 같은 보강기재로 형성될 수 있다.
제2 및 제3 절연층(12, 14)은 제1 절연층(11)의 양면에 각각 적층되어 홀(115)의 양단부를 폐쇄할 수 있다. 따라서 반도체 칩(3)이 양층(12, 14) 내부에 안착되어 고정된다. 그리고 제2 절연층(12)의 일면에는 동박이 적층된 후 회로패턴(123)이 추가적으로 형성될 수도 있다.
제1 절연층(11)의 다른 일면에 적층된 제3 절연층(14)에는 반도체 칩(3)의 전기적인 연결을 위해서 미리 설정된 패턴의 배선 회로(145)가 형성될 수 있다. 배선 회로(145)는 반도체 칩(3)의 전기적 연결 단자를 외부로 노출시킬 수 있는 비아 홀(via hole)이나 스루 홀(through hole) 등에 삽입되는 동박 패드로 형성될 수 있다.
그리고 제3 절연층(14)의 타면에는 제2 절연층(12)과 마찬가지로 회로패턴(163)이 형성된 제4 절연층(16)이 적층되며, 이 회로패턴(163)이 제3 절연층(14)의 배선 회로(145)와 전기적으로 연결될 수도 있다. 제4 절연층(16)은 다른 한 면에도 회로패턴(165)이 형성될 수 있다. 절연층 각각의 회로패턴들은 동박 적층 및 에칭 공정 등에 의해 형성될 수 있다.
제2 및 제4 절연층(12, 16)의 외면에는 각각 내열성을 갖는 솔더 레지스트(solder resist)(17, 18) 등이 덮여 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치의 피막을 형성할 수 있다.
한편, 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치가 포함하는 반도체 칩(3)은 그 외면 중 적어도 일부가 이형재 커버(32)로 둘러싸인 상태로 절연체 기판(1)에 내장된다.
반도체 칩(3)이 범프(34)(예를 들면, 솔더 범프)에 의해 절연체 기판(1)과 전기적으로 연결될 수 있는데, 이형재 커버(32)는 이러한 범프(34)가 형성된 영역을 제외한 나머지 부분을 둘러싸도록 형성될 수 있다. 또한, 범프(34)가 형성되는 사이트의 형성이 용이하도록 이형재 커버(32)는 감광성 필름 또는 감광성 잉크로 형성될 수 있다.
또한, 이형재 커버(32)는 에폭시계나 폴리이미드계의 이형필름 또는 이형잉크로 형성될 수 있다. 이러한 소재들은 우수한 전기적 안정성, 내용매성, 치수안정성 등을 가지고 있기 때문에 필름, 코팅, 접착제, 주형 레진(matrix resin) 등으로 널리 이용되고 있다. 따라서 반도체 칩(3)을 형성하고 있는 물질과 이를 둘러싸고 있는 절연체 기판(1)의 동박이 서로 밀착되는 것을 방지하기 위한 이형성(離型性) 재료로 활용될 수 있다.
이하에서는, 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3 및 도 4에는 임베디드 반도체 패키지 장치의 제조 방법이 순서대로 도시되어 있다.
도면에 도시되어 있는 바와 같이, 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치 제조 방법은 반도체 칩(3)의 적어도 일부를 둘러싸는 이형재 커버(32)를 형성하는 단계를 포함한다. 도 3(a) 및 도 3(b)에 도시되어 있는 바와 같이, 반도체 칩(3) 외부 전면에 감광성 필름을 덮거나 또는 감광성 잉크를 도포함으로써 이형재 커버(32)를 형성할 수 있다.
다음, 도 3(c)에 도시되어 있는 바와 같이, 이형재 커버(32)의 일면에 미리 설정된 패턴의 범프 사이트(325)를 형성할 수 있다. 본 실시예에서는 UV 노광 및 현상을 통해 미리 설정된 패턴의 범프 사이트(325)를 형성하고, 스크린 인쇄로 범프 사이트(325)에 도 3(d)에 도시되어 있는 바와 같은 솔더 범프(34)를 형성할 수 있다.
이와 같이, 이형재 커버(32)로 둘러싸여 일면에 범프(34)가 형성된 반도체 칩(3)은, 도 4(a)에 도시되어 있는 바와 같이, 절연체 기판(1) 내부에 내장되어 절연체 기판(1)을 이루는 층간 라미네이션을 통해 최종 결합된다. 이때, 반도체 칩(3)의 범프(34)가 절연체 기판(1) 내 미리 설정된 패턴의 배선 회로(145)의 위치에 대응하여 정렬되고, 범프(34)와 배선 회로(145)는 전기적으로 연결된다(도 4(b) 참조).
이상에서 본 발명의 실시예를 설명하였으나, 본 발명의 권리범위는 이에 한정되지 아니하며 본 발명의 실시예로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등한 것으로 인정되는 범위의 모든 변경 및 수정을 포함한다.
도 1은 종래의 기술에 따른 반도체 패키지 장치의 구성을 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치의 구성을 도시한 단면도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 임베디드 반도체 패키지 장치의 제조 방법을 순서대로 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1...절연체 기판, 145...배선 회로,
3...반도체 칩, 32...이형재 커버,
34...범프.
Claims (9)
- 미리 설정된 패턴의 배선 회로를 구비하는 절연체 기판,그 외면 중 적어도 일부가 이형재 커버로 둘러싸인 상태로 상기 절연체 기판에 내장되는 반도체 칩, 그리고상기 반도체 칩과 상기 배선 회로를 전기적으로 연결하는 범프를 포함하는 임베디드 반도체 패키지 장치.
- 제1항에서,상기 이형재 커버는 감광성 필름 또는 감광성 잉크로 형성되는 임베디드 반도체 패키지 장치
- 제1항에서,상기 이형재 커버는 에폭시계 이형필름 또는 에폭시계 이형잉크로 형성되는 임베디드 반도체 패키지 장치.
- 제1항에서,상기 이형재 커버는 폴리이미드계 이형필름 또는 폴리이미드계 이형잉크로 형성되는 임베디드 반도체 패키지 장치.
- 반도체 칩의 적어도 일부를 둘러싸는 이형재 커버를 형성하는 단계,상기 이형재 커버에 미리 설정된 패턴의 범프 사이트를 형성하는 단계,상기 범프 사이트에 범프를 형성하는 단계, 그리고상기 범프가 형성된 반도체 칩을 기판과 라미네이션(lamination)하는 단계를 포함하는 임베디드 반도체 패키지 장치 제조 방법.
- 제5항에서,상기 이형재 커버는 감광성 필름 또는 감광성 잉크로 형성되는 임베디드 반도체 패키지 장치 제조 방법.
- 제5항에서,상기 이형재 커버는 에폭시계 이형필름 또는 에폭시계 이형잉크로 형성되는 임베디드 반도체 패키지 장치 제조 방법.
- 제5항에서,상기 이형재 커버는 폴리이미드계 이형필름 또는 폴리이미드계 이형잉크로 형성되는 임베디드 반도체 패키지 장치 제조 방법.
- 제5항 내지 제8항 중 어느 한 항의 임베디드 반도체 패키지 장치 제조 방법에 의해 제조된 임베디드 반도체 패키지 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090049683A true KR20090049683A (ko) | 2009-05-19 |
| KR100923542B1 KR100923542B1 (ko) | 2009-10-27 |
Family
ID=40858332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070115874A KR100923542B1 (ko) | 2007-11-14 | 2007-11-14 | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100923542B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144671A (ko) * | 2015-06-09 | 2016-12-19 | 주식회사 에스에프에이반도체 | 이형필름을 포함하는 반도체 패키지 및 이의 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102071367B1 (ko) | 2019-05-11 | 2020-01-30 | 주식회사 랩텍코리아 | 회로기판의 임베디드 전자소자를 위한 복합유전체용 액상 조성물 코팅 장치 |
| KR102129365B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 복합유전체용 액상 조성물 코팅 장치 |
| KR102129364B1 (ko) | 2020-01-09 | 2020-07-02 | 주식회사 랩텍코리아 | 절연기판의 유동방지가 가능한 복합유전체용 액상 조성물 코팅 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4395775B2 (ja) * | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP4480710B2 (ja) * | 2006-12-04 | 2010-06-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置内蔵基板 |
-
2007
- 2007-11-14 KR KR1020070115874A patent/KR100923542B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144671A (ko) * | 2015-06-09 | 2016-12-19 | 주식회사 에스에프에이반도체 | 이형필름을 포함하는 반도체 패키지 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100923542B1 (ko) | 2009-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754530B2 (en) | Thermal enhanced low profile package structure and method for fabricating the same | |
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| US8704350B2 (en) | Stacked wafer level package and method of manufacturing the same | |
| US8089777B2 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
| JP4592751B2 (ja) | プリント配線基板の製造方法 | |
| US8168475B2 (en) | Semiconductor package formed within an encapsulation | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| US8373281B2 (en) | Semiconductor module and portable apparatus provided with semiconductor module | |
| JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
| KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
| US7972903B2 (en) | Semiconductor device having wiring line and manufacturing method thereof | |
| US20080224276A1 (en) | Semiconductor device package | |
| US20060108146A1 (en) | Structure of electronic package and method for fabricating the same | |
| KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
| KR100923542B1 (ko) | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 | |
| KR20130034310A (ko) | 인쇄회로기판 어셈블리 | |
| US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
| US20050023666A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
| JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| KR100926088B1 (ko) | 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법 | |
| JP2007134569A (ja) | 電子部品内蔵基板及びその製造方法 | |
| KR101130608B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140206 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150713 Year of fee payment: 6 |
|
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 11 |