KR100926088B1 - 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법 - Google Patents

Abstract

본 발명은 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따른 임베디드 반도체 패키지의 제조 방법은 외부에 탄성 부재를 구비하는 카트리지로 반도체 칩의 적어도 일부를 둘러싸는 단계, 그리고 상기 탄성 부재가 압축된 상태로 상기 카트리지를 절연체 기판과 라미네이션(lamination)하는 단계를 포함하는 포함한다. 본 발명은 반도체 칩이 탄성 부재를 구비한 카트리지로 둘러싸인 상태로 절연체 기판에 내장됨으로써 재활용이 용이한 임베디드 반도체 패키지를 제공할 수 있다.

임베디드, 반도체 칩, 절연체 기판

Description

카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법{PACKAGE INCLUDING EMBEDDED CHIP USING CARTRIDGE AND METHOD OF FABRICATING THE SAME}

본 발명은 임베디드 반도체 패키지 및 그 제조 방법에 관한 것이다.

최근, 전자기기의 소형화 추세에 따라 전자기기 내 반도체가 실장될 공간은 계속 줄어들고 있는 반면, 전자기기의 다기능화, 고성능화 추세에 따라 전자기기는 더욱 많은 수의 반도체를 필요로 하고 있는 실정이다.

따라서 단위체적당 반도체의 실장 효율을 높일 수 있는 전자 부품의 패키징 기술이 더욱 요구되고 있다.

이러한 요구에 부응하여 개발된 패키징 기술이 CSP(Chip Scale Package)이다. CSP는 칩 크기와 거의 같은 크기의 패키지를 의미하며 다이 인터페이스에 따라 와이어 본드(Wire bond), 탭 본드(Tab Bond), 플립칩(Flip-Chip) 등으로 분류된다.

특히, 최근에 각광받고 있는 플립칩 기술은 기판 위에 칩 표면을 범핑(Bumping)시켜 칩을 실장하는 것이다.

도 1에 도시되어 있는 바와 같이, 플립칩은 칩(C)의 범프, 예컨대, 솔더 범 프(solder bump)(B)를 기판(S)의 지정된 본딩 위치로 정렬시킨 후에 칩의 후면으로부터 가열 및 가압함으로써 기판(S)에 실장될 수 있었다.

이와 같은 패키징 기술에 의하면, 칩과 기판의 전기적 접속 길이가 짧아지고, 패키지는 저열저항 및 저유전율의 특성을 갖는 장점이 있었다. 또한, 패키지는 칩 크기로 소형화될 수 있었다.

그러나 기판의 표면에 실장하는 기술이므로, 기판에 여러 가지의 전기소자 및 복수개의 칩을 탑재하는 경우에는 기판의 소형화에 한계가 있었고, 칩의 크기와 별도로 패키지의 크기를 조절하기 곤란한 문제점이 있었다.

또한, 칩과 기판간의 전기적 접속 길이를 단축시켜 제품의 구동능력을 더 향상시킬 필요가 있었다.

이와 같은 문제를 해결하기 위하여, 최근 칩을 기판 내부에 내장시키는 임베디드 반도체 패키지 장치의 개발이 진행되고 있다. 즉, 절연체 등의 내부에 칩을 고정시키고, 칩의 솔더 범프와 비어 홀(via hole) 도체(또는, 배선 회로층)가 기계적, 전기적으로 연결됨으로써 칩이 기판 내부에 임베딩(embedding)되는 패키지를 제조할 수 있었다.

그러나 상기한 바와 같은 임베디드 패키지는 기판 불량 등의 원인으로 제품을 폐기할 경우 기판 내부에 내장된 칩을 별도로 분리해내기가 어려워 임베디드 패키지에 내장된 반도체 칩의 재활용이 곤란한 문제점이 있었다.

본 발명은 전술한 바와 같은 문제점들을 해결하기 위해 창출된 것으로서, 본 발명이 해결하고자 하는 과제는 칩의 재활용이 용이한 임베디드 반도체 패키지 및 그 제조 방법을 제공하는 것이다.

상기한 기술적 과제를 달성하기 위한 본 발명의 한 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지의 제조 방법은 외부에 탄성 부재를 구비하는 카트리지로 반도체 칩의 적어도 일부를 둘러싸는 단계, 그리고 상기 탄성 부재가 압축된 상태로 상기 카트리지를 절연체 기판과 라미네이션(lamination)하는 단계를 포함한다.

삭제

삭제

삭제

또한, 본 발명의 다른 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지의 제조 방법은 반도체 칩의 적어도 일부를 둘러싸는 카트리지를 형성하는 단계, 그리고 상기 카트리지와 절연체 기판 사이에 탄성 부재가 압축된 상태로 상기 카트리지를 상기 절연체 기판과 라미네이션(lamination)하는 단계를 포함한다.

또한, 상기 절연체 기판은 미리 설정된 패턴의 배선 회로를 포함하고, 상기 탄성체는 전기 전도성 재질로 형성되며 상기 반도체 칩과 상기 배선 회로를 전기적으로 연결하도록 배치될 수 있다.

또한, 상기 카트리지는 전기 절연성 재질로 이루어질 수 있다.

삭제

이와 같이, 본 발명에 의하면, 반도체 칩이 탄성 부재가 구비된 카트리지로 둘러싸인 상태로 절연체 기판에 내장되어, 향후 저가의 절연체 기판에 고장 및 불량이 발생되었을 때 고가의 반도체 칩을 절연체 기판으로부터 효과적으로 분리해 낼 수 있음으로써 재활용이 가능한 임베디드 반도체 패키지를 제공할 수 있다.

또한, 탄성 부재를 통하여 절연체 기판에 대해서 반도체 칩과 카트리지 중 하나 이상을 탄성적으로 지지하고, 범프와 배선 회로 간에 전기적 연결 기능을 수행할 수 있다.

또한, 카트리지를 통하여 절연체 기판으로부터 반도체 칩을 분리해낼 때 반도체 칩을 안전하게 보호할 수 있다.

이하, 본 발명의 실시예를 첨부된 도면을 참조로 상세히 설명한다.

도 2에는 본 발명의 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지의 구성 단면이 도시되어 있다.

도 2에 도시되어 있는 바와 같이, 본 발명의 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지는 절연체 기판(1)을 포함한다.

절연체 기판(1)이 하나 이상의 절연층(11, 12, 14, 16)과 미리 설정된 패턴의 배선 회로(145)를 포함한다. 또한, 절연체 기판(1)은 필요에 따라 다양한 회로 패턴(113, 123, 163, 165)을 더 포함할 수 있다. 이하에서, 도면부호 11, 12, 14, 그리고 16에 의해 지시된 절연층을 제1 절연층, 제2 절연층, 제3 절연층, 그리고 제4 절연층이라고 각각 칭한다.

절연체 기판(1)은 미리 설정된 패턴의 배선 회로(145)를 구비하며, 반도체 칩(3)이 배선 회로(145)에 전기적으로 연결된 상태로 절연체 기판(1)에 내장되도록 절연체 기판(1)이 반도체 칩(3)과 라미네이션 결합된다. 이에 따라 임베디드 반도체 패키지가 형성된다.

이러한 절연체 기판(1)의 구성을 살펴보면, 절연체 기판(1)은 먼저 반도체 칩(3)을 수용하는 홀(115)이 형성된 제1 절연층(11)을 포함할 수 있다. 제1 절연층(11)에 회로패턴(113)이 형성될 수 있다.

제1 절연층(11)의 양면에는 제2 및 제3 절연층(12, 14)이 각각 적층될 수 있으며, 제1 절연층(11)을 비롯하여 이들 절연층(12, 14)은 에폭시수지 및 글라스와 같은 보강기재로 형성될 수 있다.

제2 및 제3 절연층(12, 14)은 제1 절연층(11)의 양면에 각각 적층되어 홀(115)의 양단부를 폐쇄할 수 있다. 따라서 반도체 칩(3)이 양층(12, 14) 내부에 안착되어 고정된다. 그리고 제2 절연층(12)의 일면에는 동박이 적층된 후 회로패턴(123)이 추가적으로 형성될 수도 있다.

제1 절연층(11)의 다른 일면에 적층된 제3 절연층(14)에는 반도체 칩(3)의 전기적인 연결을 위해서 미리 설정된 패턴의 배선 회로(145)가 형성될 수 있다. 배선 회로(145)는 반도체 칩(3)의 전기적 연결 단자를 외부로 노출시킬 수 있는 비아 홀(via hole)이나 스루 홀(through hole) 등에 삽입되는 동박 패드로 형성될 수 있다.

그리고 제3 절연층(14)의 타면에는 제2 절연층(12)과 마찬가지로 회로패턴(163)이 형성된 제4 절연층(16)이 적층되며, 이 회로패턴(163)이 제3 절연층(14)의 배선 회로(145)와 전기적으로 연결될 수도 있다. 제4 절연층(16)은 다른 한 면에도 회로패턴(165)이 형성될 수 있다. 절연층 각각의 회로패턴들은 동박 적층 및 에칭 공정 등에 의해 형성될 수 있다.

제2 및 제4 절연층(12, 16)의 외면에는 각각 내열성을 갖는 솔더 레지스트(solder resist)(17, 18) 등이 덮혀 본 발명의 실시예에 따른 임베디드 반도체 패키지의 피막을 형성할 수 있다.

한편, 본 발명의 실시예에 따른 임베디드 반도체 패키지가 포함하는 반도체 칩(3)은 그 외면 중 적어도 일부가 카트리지(32)로 둘러싸인 상태로 절연체 기판(1)에 내장된다.

반도체 칩(3)이 범프(34)(예를 들면, 솔더 범프)에 의해 절연체 기판(1)과 전기적으로 연결될 수 있는데, 카트리지(32)는 이러한 범프(34)가 형성된 영역을 제외한 나머지 부분을 둘러싸도록 형성되거나 또는 범프(34)를 모두 포함하도록 형성될 수 있다. 여기서, 범프(34)가 카트리지(32) 내부에 포함되도록 형성할 경우에는, 범프(34)와 배선 회로(145)를 연결할 수 있는 전도성 부재가 구비되어 이를 카트리지(32) 외부로 노출시킴으로써 범프(34)와 배선 회로(145)를 전기적으로 연결할 수 있다. 이때, 카트리지(32)는 전기 절연성 재질로 이루어질 수 있다.

이러한, 카트리지(32)는 반도체 칩(3)과 절연체 기판(1) 사이에 배치되는 탄성 부재(5)에 의해 절연체 기판(1)에 대해서 탄성적으로 지지될 수 있다. 여기서, 카트지리(32) 내부의 반도체 칩(3)만이 탄성 부재(5)에 의해 절연체 기판(1)에 대해서 탄성적으로 지지될 수도 있다. 따라서 추후 저가의 절연체 기판에 고장 및 불량이 발생되었을 때, 절연체 기판(1)에 대해서 탄성적으로 지지되어 있던 고가의 반도체 칩(3)을 포함한 카트리지(32)는 절연체 기판(1)으로부터 효과적으로 분리될 수 있고, 이에 따라 반도체 칩(3)을 재활용할 수 있게 된다.

이러한 탄성 부재(5)는 반도체 칩(3)과 절연체 기판(1) 사이에 배치되어 탄성적 지지 역할만을 수행할 수도 있고, 전기 전도성 재질로 형성되어 범프(34)와 배선 회로(145)에 각각 접촉하도록 배치됨으로써 동시에 전기적 연결 역할을 수행할 수도 있다. 본 실시예는, 탄성 부재(5)로 금속 스프링이 사용된 경우이며, 그 양단이 범프(34)와 배선 회로(145)에 각각 접촉하도록 배치됨으로써 범프(34)와 배 선 회로(145)를 전기적으로 연결할 수 있다.

이하에서는, 본 발명의 실시예에 따른 임베디드 반도체 패키지의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 3 및 도 4에는 임베디드 반도체 패키지의 제조 방법이 순서대로 도시되어 있다.

도면에 도시되어 있는 바와 같이, 본 발명의 실시예에 따른 임베디드 반도체 패키지 제조 방법은 반도체 칩(3)의 적어도 일부를 둘러싸는 카트리지(32)를 형성하는 단계를 포함한다.

도 3(a) 내지 도 3(c)를 참조하면, 스크린 인쇄 등을 이용하여 반도체 칩(3)에 형성된 범프 사이트(35)에 범프(34)를 형성한다.

다음, 도 3(d)에 도시되어 있는 바와 같이 카트리지(32)를 형성할 수 있는데, 여기서, 카트리지(32)의 외부에는 미리 탄성 부재(5)가 구비될 수 있다. 한편, 본 발명의 다른 실시예에 따르면, 반도체 칩(3)에 카트리지(32)를 형성한 후 카트리지(32)와 절연체 기판(1) 사이에 탄성 부재(5)를 삽입할 수도 있다.

탄성 부재(5)는 범프(34)에 연결되어 전기적 연결 단자 역할을 수행할 수 있도록 전기 전도성 재질로 형성될 수 있다. 한편, 범프(34)가 직접 전기적 연결 단자가 되는 경우, 탄성 부재(5)는 절연체 기판(1)에 대해 반도체 칩(3)(또는, 반도체 칩을 포함한 카트리지)을 탄성적으로 지지하는 역할만을 수행하게 된다.

이와 같이, 카트리지(32)로 둘러싸여 일면에 범프(34)가 형성된 반도체 칩(3)은, 도 4(a)에 도시되어 있는 바와 같이, 카트리지(32)와 절연체 기판(1) 사 이에 탄성 부재(5)가 압축된 상태로 절연체 기판(1) 내부에 내장되어 절연체 기판(1)을 이루는 층간 라미네이션을 통해 최종 결합된다. 이때, 반도체 칩(3)의 범프(34)가 절연체 기판(1) 내 미리 설정된 패턴의 배선 회로(145)의 위치에 대응하여 정열되고, 범프(34)와 배선 회로(145)는 전기적으로 연결된다(도 4(b) 참조).

이상에서 본 발명의 실시예를 설명하였으나, 본 발명의 권리범위는 이에 한정되지 아니하며 본 발명의 실시예로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등한 것으로 인정되는 범위의 모든 변경 및 수정을 포함한다.

도 1은 종래의 기술에 따른 반도체 패키지의 구성을 도시한 단면도이다.

도 2는 본 발명의 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지의 구성을 도시한 단면도이다.

도 3 및 도 4는 본 발명의 실시예에 따른 카트리지를 이용한 임베디드 반도체 패키지의 제조 방법을 순서대로 도시한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

1...절연체 기판, 145...배선 회로,

3...반도체 칩, 32...카트리지,

34...범프, 5...탄성 부재.

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 외부에 탄성 부재를 구비하는 카트리지로 반도체 칩의 적어도 일부를 둘러싸는 단계, 그리고

   상기 탄성 부재가 압축된 상태로 상기 카트리지를 절연체 기판과 라미네이션(lamination)하는 단계를 포함하는 카트리지를 이용한 임베디드 반도체 패키지 제조 방법.
5. 반도체 칩의 적어도 일부를 둘러싸는 카트리지를 형성하는 단계, 그리고

   상기 카트리지와 절연체 기판 사이에 탄성 부재가 압축된 상태로 상기 카트리지를 상기 절연체 기판과 라미네이션(lamination)하는 단계를 포함하는 카트리지를 이용한 임베디드 반도체 패키지 제조 방법.
6. 제4항 또는 제5항에서,

   상기 절연체 기판은 미리 설정된 패턴의 배선 회로를 포함하고,

   상기 탄성 부재는 전기 전도성 재질로 형성되며 상기 반도체 칩과 상기 배선 회로를 전기적으로 연결하도록 배치되는 카트리지를 이용한 임베디드 반도체 패키지 제조 방법.
7. 제4항 또는 제5항에서,

   상기 카트리지는 전기 절연성 재질로 이루어진 카트리지를 이용한 임베디드 반도체 패키지 제조 방법.
8. 삭제

Images