CN101310380B - 半导体封装、电子部件、以及电子设备 - Google Patents

半导体封装、电子部件、以及电子设备 Download PDF

Info

Publication number
CN101310380B
CN101310380B CN2006800426898A CN200680042689A CN101310380B CN 101310380 B CN101310380 B CN 101310380B CN 2006800426898 A CN2006800426898 A CN 2006800426898A CN 200680042689 A CN200680042689 A CN 200680042689A CN 101310380 B CN101310380 B CN 101310380B
Authority
CN
China
Prior art keywords
mentioned
built
block
inserted plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800426898A
Other languages
English (en)
Other versions
CN101310380A (zh
Inventor
三上伸弘
渡边真司
佐藤淳哉
泽田笃昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101310380A publication Critical patent/CN101310380A/zh
Application granted granted Critical
Publication of CN101310380B publication Critical patent/CN101310380B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

即使安装有半导体封装的基板曲面化，也能够缓和施加到电连接部的应力，不会产生连接不良，提高连接可靠性。半导体芯片(10)的第二面(10b)上具有电极(11)。支撑块(20)设置于半导体芯片(10)的第一面(10a)的周缘部的两个位置处，并且能够弯曲或挠曲。内插板(30)通过与半导体芯片(10)相对的支撑块(20)，并跨支撑块(20)设置，并且在挠性树脂薄膜中具有布线图案，其两个端部向半导体芯片(10)的第二面(10b)折回，且布线图案与半导体芯片(10)的电极(11)电连接。

Description

半导体封装、电子部件、以及电子设备
技术领域
本发明涉及一种搭载有半导体部件的半导体封装、电子部件、以及电子设备，特别是涉及适用于外观被曲面化的电子设备的半导体封装、电子部件、以及电子设备。
背景技术
近几年的电子设备流行轻薄短小，并且外观多采用曲面的重视设计的产品开始在市场上出现。并且，作为概念式样的多种电子设备中也发表了曲面设计的产品。
为了以具有曲面的外观实现轻薄短小的式样，希望能够在以往不能安装的曲面部内也搭载内置部件，优选安装基板能够曲面化并确保空间。
这里对搭载有半导体装置的半导体封装的现有例进行说明。
图21为示意性地表示现有例1相关的半导体封装的构成的剖视图。现有例1为专利文献1中公开的现有一般的球栅阵列型电子部件(以下称为BGA型电子部件)。如图21所示，现有的BGA型电子部件100具有平面上的底座基板101；形成于该底座基板101一侧的表面上的模构成的收容部102；设置于该收容部102内的作为半导体元件的IC芯片103；以及设置于底座基板101另一侧的表面上、与IC芯片103的各端子以电线等连接的半径为r的焊锡球104。BGA型电子部件100与安装基板(未图示)的连接是在安装基板上放置BGA型电子部件100，之后通过回流熔炉加热，焊锡球104熔融，连接BGA型电子部件100和安装基板。
图22为示意性地表示现有例2相关的半导体封装的构成的剖视图。现有例2为与专利文献2中公开的现有的芯片尺寸封装相同的封装。如图22所示的半导体封装200，将布线图案202a的两个表面上层积有绝缘薄膜202b的内插板202的电极垫片202c与半导体芯片201的电极(未图示)通过导电体203连接后，在内插板202和半导体芯片201之间的空间内注入绝缘树脂204，进而使内插板202从半导体芯片201的侧面弯曲到背面(设有电极垫片的面的相反侧的面)，通过在半导体芯片201的背面露出芯片的区域涂布绝缘树脂204，使得内插板202与半导体芯片201粘结。在内插板202的电极垫片202d上形成有焊锡凸起205。在该半导体芯片201中，将内插板202与半导体芯片201通过起到粘结剂效果的绝缘树脂204粘结。
专利文献1：特开平9-167811号公报
专利文献2：特开平8-335663号公报
发明内容
然而，可以考虑到现有的半导体封装的构造在安装有半导体封装的基板进行曲面化时会发生各种问题。例如，现有例1和现有例2的半导体封装结构中，将基板曲面化会发生以下的问题。
现有例1相关的问题点为，由于底座基板101与IC芯片103以及收容部102被完全固定，因而在将安装基板曲面化时，底座基板101和IC芯片103不能完全追随弯曲。因此，将安装基板曲面化时，在与焊锡球104的接合面或IC芯片103上会产生由裂缝引起的连接不良。
现有例2相关的问题点为，由于内插板202通过绝缘树脂204与半导体芯片201粘结，因此与现有例1相同地，在将安装基板曲面化时，内插板202或半导体芯片201不能随之弯曲。因此，在焊锡球205和电极垫片202d的结合面或半导体芯片201上会产生由裂缝引起的连接不良。
本发明的主要课题为，即使将安装有半导体封装的基板曲面化，也能够缓和施加到电连接部的应力，不会产生连接不良，提高连接可靠性。
在本发明的第一观点中的半导体封装，其特征在于，具有：一侧表面上具有电极的半导体部件；在上述半导体部件的另一侧表面上的周缘部上至少设置两处，并且能够弯曲或挠曲的支撑块；以及通过上述支撑块相对于上述半导体部件架设在上述支撑块之间，并且在挠性树脂薄膜中具有布线图案，且上述布线图案与上述半导体部件的上述电极电连接的内插板。
在本发明的第二观点中的半导体封装，其特征在于，具有：一侧表面上具有电极的半导体部件；在挠性树脂薄膜中具有布线图案，并且至少一个端部在上述半导体部件侧折回，且上述布线图案与上述半导体部件的上述电极电连接的内插板；以及在上述内插板的折回部分附近设置在上述内插板之间，并且能够弯曲或挠曲的支撑块。
根据本发明(技术方案1-24)，在将搭载有半导体封装的基板曲面化时，由于内插板具有挠性，由支撑块支撑，因此内插板可曲面化，由于伴随曲面化的应力通过支撑块追随弯曲或挠曲而被吸收，因此不会对半导体部件施加应力。并且，即使半导体封装进行曲面化，也能够缓和施加到半导体部件和基板的连接部分的应力，不会产生连接不良，提高可靠性。
附图说明
图1为示意性地表示本发明的实施方式1相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
图2为示意性地表示本发明的实施方式1相关的半导体封装的构成的图1的Y-Y’间剖视图的变形例。
图3为示意性地表示本发明的实施方式1相关的半导体封装的制造方法的工序剖视图。
图4为示意性地表示本发明的实施方式1相关的半导体封装凸状曲面化的状态的例子的侧视图。
图5为示意性地表示本发明的实施方式1相关的半导体封装凹状曲面化的状态的例子的侧视图。
图6为示意性地表示本发明的实施方式1相关的半导体封装与预先弯曲成凹状的基板连接时的某一工序的剖视图。
图7为示意性地表示本发明的实施方式2相关的半导体封装的制造方法的工序剖视图。
图8为示意性地表示本发明的实施方式4相关的半导体封装的构成的剖视图。
图9为示意性地表示本发明的实施方式4相关的半导体封装的制造方法的工序剖视图。
图10为示意性地表示本发明的实施方式4相关的半导体封装凸状曲面化的状态的例子的侧视图。
图11为示意性地表示本发明的实施方式4相关的半导体封装凹状曲面化的状态的例子的侧视图。
图12为示意性地表示本发明的实施方式4相关的半导体封装与预先弯曲成凹状的基板连接时的某一工序的剖视图。
图13为示意性地表示本发明的实施方式5相关的半导体封装的构成的剖视图。
图14为示意性地表示本发明的实施方式5相关的半导体封装的制造方法的工序剖视图。
图15为示意性地表示本发明的实施方式6相关的半导体封装的构成的剖视图。
图16为示意性地表示本发明的实施方式7相关的半导体封装的构成的剖视图。
图17为示意性地表示本发明的实施方式7相关的半导体封装的制造方法的工序剖视图。
图18为示意性地表示本发明的实施方式8相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
图19为示意性地表示本发明的实施方式9相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
图20为示意性地表示本发明的实施方式10相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
图21为示意性地表示现有例1相关的半导体封装的构成的剖视图。
图22为示意性地表示现有例2相关的半导体封装的构成的剖视图。
标号说明：
1半导体封装
10半导体芯片
10a第一面
10b第二面
11电极
20、20a、20b支撑块
30内插板
40焊锡球
50基板
60、62隔片
61、64曲面隔片
63隔片
63a第一面
63b第二面
70粘结剂
100BGA型电子部件
101底座基板
102收容部
103IC芯片
104焊锡球
200半导体封装
201半导体芯片
202内插板
202a布线图案
202b绝缘薄膜
202c电极垫片
202d电极垫片
203导电体
204绝缘树脂
205焊锡凸起
具体实施方式
实施方式1
参照附图说明本发明的实施方式1相关的半导体封装。图1为示意性地表示本发明的实施方式1相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。图2为示意性地表示本发明的实施方式1相关的半导体封装的构成的图1的Y-Y’间剖视图的变形例。
实施方式1相关的半导体封装1具有半导体芯片10、支撑块20、内插板30、以及焊锡球40。
半导体芯片10在第二面10b的周缘部设置有电极11。在图1(B)中，半导体芯片10在第二面10b上相对的一对两个边附近设置有电极11。半导体芯片10可以采用例如IC芯片。
支撑块20与设于半导体芯片10的第二面10b上的电极11的排列方向相平行地粘结在半导体芯片10的第一面10a的周缘部。支撑块20至少设置两处，例如，设置于图1(C)中相对边附近的两处，图2中每一边分为两个，共设置4个。在支撑块20之间，在半导体芯片10和内插板30之间存在有空间。关于支撑块20的尺寸，如果以图1(B)的左右方向为宽度，向纸内的方向为长度，上下方向为厚度的话，为了易于向内侧弹性变形，优选宽度在半导体芯片10的边的长度的1/4以下，为了均匀地缓和施加在焊锡球40上的应力，优选长度为在图1(B)的向纸内方向上与内插板30上搭载焊锡球40的范围相同的长度，厚度应随基板50的曲率可变，其应为内插板30曲面化时不会接触半导体芯片10的第一面10a的高度。支撑块20采用能够追随基板50的曲面化导致的弯曲或挠曲的弹性材料，例如优选硬度为60以下的橡胶状材料，也可以使用硬度的硅橡胶或丁腈橡胶、氟橡胶等。
内插板30为在两层挠性树脂薄膜(未图示)之间设有布线图案的三层构造。内插板30设置为覆盖半导体芯片10的外周。内插板30在半导体芯片10的第一面10a侧通过支撑块20架设于支撑块20之间，从半导体芯片10的第一面10a侧在支撑块20的外侧折回到半导体芯片10的第二面10b上。内插板30的布线图案(未图示)在半导体芯片10的第二面10b侧与对应的电极11电连接，在基板50侧的表面设置有用于与基板50的电极(未图示)电连接的焊锡球40。关于内插板30的尺寸，以图1(A)的上下方向为长度，左右方向为宽度的话，为了在曲面化时尽量向支撑块20施加均等的应力，优选长度与支撑块20的长度相等，内插板30的折回宽度通过必要的电极11的面积和长度求得。内插板30与电极11的连接力需要能够承受曲面化时的张力，因此优选其左右均等，根据需要也可以设为能够覆盖半导体芯片10的第二面10b的整个表面的半导体芯片10的宽度的1/2。
另外，基板50为在与各焊锡球40相对应的位置上具有电极(未图示)的布线基板。
接着，参照附图对实施方式1相关的半导体封装的制造方法进行说明。图3为示意性地表示本发明的实施方式1相关的半导体封装的制造方法的工序剖视图。
首先，使半导体芯片10的第一面10a朝上，在半导体芯片10的第一面10a的周缘部预定位置上粘结固定支撑块20(参照图3(A))。接着，在支撑块20之间设置与支撑块20厚度相同的具有足够刚性的隔片60(参照图3(B))。
接着，将内插板30在支撑块20上的预定位置上进行对位，将内插板30与支撑块20粘结固定(参照图3(C))，之后，使半导体芯片10的第二面10b朝上地配置，将内插板30的两端部分向半导体芯片10的第二面10b侧折回，将半导体芯片10的电极11与内插板30的内周侧的电极垫片(未图示)在预定位置定位，通过热压接法连接(参照图3(D))。其中，热压接时施加在半导体芯片10上的压力由隔片60承受。之后，在内插板30的外周侧的电极(未图示)上搭载焊锡球40后，取下隔片60(参照图3(E))。由此完成的半导体封装1如图1(B)所示搭载于基板50上。
接着，参照附图对将搭载有实施方式1相关的半导体封装的基板曲面化时的情况进行说明。图4为示意性地表示本发明的实施方式1相关的半导体封装凸状曲面化的状态的例子的侧视图。图5为示意性地表示本发明的实施方式1相关的半导体封装凹状曲面化的状态的例子的侧视图。
将基板50以支撑块20的图1(B)的左右方向中心为顶点平行二维凸状弯曲时，通过焊锡球40向上推压内插板30(参照图4)。这样，支撑块20能够追随基板50的曲面化导致的弯曲或挠曲，因此能够减轻焊锡球40的应力，就可以避免产生连接不良等问题。
并且，使基板50以支撑块20的图1(B)的左右方向中心为顶点平行二维凹状弯曲时，通过焊锡球40向下按压内插板30(参照图5)。这样，支撑块20能够追随基板50的曲面化导致的弯曲或挠曲，因此能够减轻焊锡球40的应力，可以避免产生连接不良等问题。
其中，如图2所示，将支撑块20在单侧设有两个以上、相互间设有间隙时，就有支撑块20能够更容易地追随曲面化导致的弯曲或挠曲，减轻施加到焊锡球40的应力的效果。
接着，参照附图对实施方式1相关的半导体封装与预先弯曲成凹凸状的基板连接时的情况进行说明。图6为示意性地表示本发明的实施方式1相关的半导体封装与预先弯曲成凹状的基板连接时的某一工序的剖视图。
对于凸状曲面化的基板来说，通过将半导体封装加压并搭载，与如图5所示的将搭载有半导体封装的基板曲面化的情况相同地，支撑块20能够追随弯曲或挠曲，因而能够减轻焊锡球40的应力，避免产生连接不良等问题。
对于凹状曲面化的基板50来说，如图6所示，准备与预先曲面化的基板50的曲率相配合的曲面隔片61，将该曲面隔片61插入到支撑块20之间，使支撑块20弹性变形，通过使内插板30配合基板50的曲率后连接，能够与将搭载有半导体封装的基板曲面化的情况相同地，吸收施加到内插板30的应力并弯曲。另外，该情况下，半导体封装与基板50连接后，拔出曲面隔片61。
根据实施方式1，在将搭载有半导体封装1的基板50曲面化时，或者在预先曲面化的基板50上搭载半导体封装1时，能够使内插板30在支撑块20之间吸收基板的曲面化引起的弯曲或挠曲，使曲面化时的变形成为可能。
实施方式2
参照附图说明本发明的实施方式2相关的半导体封装。图7为示意性地表示本发明的实施方式2相关的半导体封装的制造方法的工序剖视图。
实施方式2相关的半导体封装与实施方式1为相同的构成，但是支撑块20并未与半导体芯片10或者内插板30的任意一个粘结固定。实施方式2相关的半导体封装通过以下所示制造方法制造。
首先，在半导体芯片10的第一面10a上设置与支撑块20厚度相同且与半导体芯片大小相同的具有足够刚性的隔片62(参照图7(A))。接着，将内插板30在支撑块20上的预定位置进行对位，将内插板30的两端部分向半导体芯片10的第二面10b侧折回，将半导体芯片10的电极11与内插板30的内周侧的电极垫片(未图示)在预定位置定位，通过热压接法连接(参照图7(B))。另外，热压接时施加在半导体芯片10上的压力由隔片62承受。
接着，取下隔片62，在半导体芯片10和内插板30之间设置与实施方式1相同的隔片60后，在半导体芯片10和内插板30之间设置支撑块20(参照图7(C))。此时，支撑块20并未粘结固定。之后，在设置有隔片60的状态下搭载焊锡球40后，取下隔片60(参照图7(D))。由此完成的半导体封装搭载于基板上。
另外，支撑块20的宽度和长度以及材质、内插板30的宽度和长度可以适用实施方式1。并且，支撑块20的厚度设为比半导体芯片10和内插板30原有的间隙厚5％左右的话，夹在半导体芯片10和内插板30之间而被压缩，不会脱落。
根据实施方式2，与实施方式1相同，半导体封装的曲面化是可能的，并且具有能够取消支撑块20的粘结工序的优点。
实施方式3
对本发明的实施方式3相关的半导体封装进行说明。
实施方式3相关的半导体封装具有与实施方式1、2相同的构成，但是支撑块的材质是由在焊锡球熔融的温度以下的温度下软化的热可塑性树脂形成。实施方式3相关的半导体封装的制造方法与实施方式1、2相同。另外，如图4或图5那样，使基板50与支撑块20的长边方向平行地从中心开始进行二维凹凸状弯曲时，为了缓和基板50的内部应力，优选在焊锡球40熔融温度以下的环境下进行，在该环境下的温度下实施曲面化时，由于支撑块20软化，向内侧弯曲，能够吸收施加到内插板30上的应力。曲面化后，恢复到常温时，支撑块20以向内侧弯曲着的状态再度硬化，因而有曲面化后也不会有支撑块20的复原力施加到内插板30的情况产生的优点。
实施方式4
参照附图说明本发明的实施方式4相关的半导体封装。图8为示意性地表示本发明的实施方式4相关的半导体封装的构成的剖视图。
实施方式4相关的半导体封装1与实施方式1～3的不同点在于：并不覆盖半导体芯片10的外周，而是在内插板30上搭载半导体芯片10，内插板30折回的部分内侧只设有支撑块20。
半导体芯片10的第二面10b上设置的电极11配置于基板50侧。支撑块20不与半导体芯片10抵接，至少上下表面与内插板30抵接。内插板30为了与基板50侧取得电连接而配置有焊锡球40。内插板30的布线图案(未图示)在折回的两端上与搭载的半导体芯片10的电极11电连接。支撑块20附近、半导体芯片10与内插板30之间存在有空间。其他构成与实施方式1～3相同。
接着，参照附图对实施方式4相关的半导体封装的制造方法进行说明。图9为示意性地表示本发明的实施方式4相关的半导体封装的制造方法的工序剖视图。
首先，在内插板30的与焊锡球40搭载面相反侧的表面(上表面)上设置隔片63(参照图9(A))。其中，隔片63设计为阶梯状，隔片63从内插板30的设置面到第一面63a为止的高度与支撑块20的高度相同，从隔片63的内插板30设置面到第二面63b的高度与从内插板30的焊锡球40搭载面相反侧的表面到半导体芯片10的第二面10b的距离相同。并且，隔片63的阶梯上段的宽度为在其与内插板30的折回前端相抵接时，内插板30上的电极垫片(未图示)与半导体芯片10的电极11的抵接面在垂直的方向的间距一致的宽度。另外，隔片63的设置可以在内插板30的设置面上通过丝网印刷等设置定位线作为标识。
接着，在内插板30上的隔片63的两端部分设置支撑块20(参照图9(B))。此时，应使隔片63的端面与支撑块20轻轻抵接。此时，优选支撑块20与内插板30粘结固定。
接着，使内插板30的两端沿支撑块20的外侧折回两次以夹持支撑块20，折回的内插板30的前端部与隔片63的阶梯面抵接并定位(参照图9(C))。另外，内插板30的折回部分宽度为半导体芯片10的横向宽度1/2的情况下，隔片63没有必要设置阶梯，可以通过内插板30的折回前端之间抵接来定位。
接着，在半导体芯片10的电极11朝向内插板30侧的状态下，将半导体芯片10在内插板30的预定位置进行对位后，通过热压接法连接(参照图9(D))。热压接时施加给半导体芯片10的压力由隔片63承受。之后，在内插板30的外周侧的电极(未图示)上搭载焊锡球40后，取下隔片63(参照图9(E))。如此完成的半导体封装如图8所示搭载于基板50上。
接着，参照附图对将搭载有实施方式4相关的半导体封装的基板曲面化时的情况进行说明。图10为示意性地表示将本发明的实施方式4相关的半导体封装凸状曲面化的状态的例子的侧视图。图11为示意性地表示将本发明的实施方式4相关的半导体封装凹状曲面化的状态的例子的侧视图。
将基板50以支撑块20的图8的左右方向中心为顶点平行二维凸状弯曲时，通过焊锡球40向上推压内插板30，如图10所示，支撑块20能够追随基板50的曲面化导致弯曲或挠曲，因此能够减轻焊锡球40的应力，可以避免产生连接不良等问题。
并且，使基板50以支撑块20的图8的左右方向中心为顶点平行二维凹状弯曲时，通过焊锡球40向下按压内插板30，如图11所示，支撑块20能够追随基板50的曲面化导致的弯曲或挠曲，因此能够减轻焊锡球40的应力，可以避免产生连接不良等问题。
接着，参照附图对实施方式4相关的半导体封装与预先弯曲成凹凸状的基板连接时的情况进行说明。图12为示意性地表示本发明的实施方式4相关的半导体封装与预先弯曲成凹状的基板连接时的某一工序的剖视图。
对于凸状曲面化的基板来说，通过对半导体封装加压并搭载，与将如图10所示的搭载有半导体封装的基板曲面化的情况相同地，支撑块20能够追随基板50的曲面化导致的弯曲或挠曲，因而能够减轻焊锡球40的应力，可以避免产生连接不良等问题。
对于凹状曲面化的连接基板来说，如图12所示，准备与预先曲面化的基板50的曲率相配合的曲面隔片64，将该曲面隔片64插入到支撑块20之间，从而使支撑块20弹性变形，通过使内插板30配合基板50的曲率后连接，能够与将搭载有半导体封装的基板曲面化的情况相同地，支撑块20能够追随基板50的曲面化导致的弯曲或挠曲，因而能够降低焊锡球40的应力，可以避免产生连接不良等问题。另外，该情况下，半导体封装与基板50连接后，拔出曲面隔片64。
根据实施方式4，即使是在面向基板50侧的方向的第二面10b侧具有电极11的半导体芯片10也能够曲面化。
实施方式5
参照附图说明本发明的实施方式5相关的半导体封装。图13为示意性地表示本发明的实施方式5相关的半导体封装的构成的剖视图。
实施方式5相关的半导体封装与实施方式1～4的不同点在于，使用电极11并非设置在第二面10b相对的两边，而是在单侧的边部的半导体芯片10。半导体芯片10仅在第二面10b的一边的边部设有电极11。内插板30在半导体芯片10的第二面10b上折回的一侧的端部附近与半导体芯片10的电极11电连接，在另一侧的端部附近通过粘结剂70粘结固定在半导体芯片10的第二面10b上。其他构成与实施方式1相同。
接着，参照附图对实施方式5相关的半导体封装的制造方法进行说明。图14为示意性地表示本发明的实施方式5相关的半导体封装的制造方法的工序剖视图。
首先，在内插板30上搭载焊锡球40后，将设置于半导体芯片10的第二面10b上的电极11与内插板30的电极(未图示)通过热压接法连接(参照图14(A))。接着，在半导体芯片10的第一面10a的预定位置上设置支撑块20(参照图14(B))。另外，支撑块20优选粘结固定在半导体芯片10的第一面10a，也可以不进行粘结固定。
接着，使内插板30折回以使其被设置于半导体芯片10上的支撑块20支撑(参照图14(C))。之后，使内插板30在半导体芯片10的第二面10b侧折回，将折回的内插板30的端部与半导体芯片10的第二面10b侧通过粘结剂70粘结固定(参照图14(D))。如此完成的半导体封装1如图13所示搭载于基板50上。
另外，实施方式5相关的半导体封装的曲面化方法与实施方式1相同。
根据实施方式5，能够得到与实施方式1相同的效果，并且有着即使不使用隔片，也能通过热压接法将半导体芯片10的电极11与内插板30电连接的制造上的优点。
实施方式6
参照附图说明本发明的实施方式6相关的半导体封装。图15为示意性地表示本发明的实施方式6相关的半导体封装的构成的剖视图。
实施方式6相关的半导体封装在内插板30的一侧的端部不折回到半导体芯片10的第一面10a侧这一点与实施方式5不同，其他构成与实施方式5相同。内插板30的与半导体芯片10的电极11相连接的一侧端部相反侧的另一侧端部粘结固定于支撑块20上。并且，支撑块20a、20b也与半导体芯片10的第一面10a粘结固定。并且，折回到半导体芯片10的第二面10b上的内插板30的一侧端部以图15的向纸内方向为长度，左右方向为宽度的话，为了在曲面化时向支撑块20a、20b施加均等的应力，优选其长度为与支撑块20a、20b相同的长度，内插板30的折回宽度根据必要的电极11的面积和上述长度求得，但是根据需要也可以长达半导体芯片10的宽度。
另外，在实施方式6中，由于内插板30的另一侧端部与支撑块20b粘结固定的粘结面积有限，因而会有内插板30与支撑块20b的粘结部分由于支撑块20b的弹性变形产生的张力而剥离的可能，但是如果加强粘结力，或者降低支撑块20b的弹性模量的话，则也可以用于曲率较大、内插板30的弹性变形引起的张力较大的情况。并且，实施方式6相关的半导体封装的制造方法以及曲面化方法与实施方式5相同，但是由于没有必要将内插板30的一侧的端部折回至半导体芯片10的第二面10b，因而具有可以简化内插板30的构成的优点。
实施方式7
参照附图说明本发明的实施方式7相关的半导体封装。图16为示意性地表示本发明的实施方式7相关的半导体封装的构成的剖视图。
实施方式7相关的半导体封装与实施方式4的不同点在于，使用电极11并非设置于第二面10b相对的两边，而是设置于单侧的边部的半导体芯片10。半导体芯片10仅在第二面10b的一边的边部设有电极11。内插板30在夹着支撑块20a折回的一侧的端部附近与半导体芯片10的电极11电连接，在另一侧的端部附近与粘结固定于半导体芯片10的第二面10b上的支撑块20b粘结固定。
支撑块20a设置为被内插板30的折弯部分夹持。支撑块20b在半导体芯片10的第二面10b上，在与支撑块20a相对的边的附近位置处粘结固定。支撑块20a以及支撑块20b的厚度设为使跨过支撑块20a和支撑块20b被支撑的内插板30能够与半导体芯片10的第二面10b相平行。支撑块20a的厚度为从支撑块20b的厚度减去电极11、以及内插板30的厚度所得的厚度。支撑块20b的厚度随基板50的曲率可变，应为在内插板30曲面化时，使内插板30与半导体芯片10的第二面10b不接触的高度，或者，使折回部分的内插板30之间不会相互接触的高度。
并且，支撑块20a与支撑块20b的材质和宽度并不一定要相同，可以通过支撑块20a的弹性模量比支撑块20b更低，或者通过使支撑块20a的宽度比支撑块20b更窄，使两支撑块的弹性变形量均等，从而使得施加给焊锡球40的应力更均匀。其他构成与实施方式4相同。
接着，参照附图对实施方式7相关的半导体封装的制造方法进行说明。图17为示意性地表示本发明的实施方式7相关的半导体封装的制造方法的工序剖视图。
首先，在内插板30上以公知的方法搭载焊锡球40后，将半导体芯片10的电极11与内插板30的电极(未图示)通过热压接法连接(参照图17(A))。接着，在内插板30的预定位置上粘结固定支撑块20a，并且在半导体芯片10的第二面10b的预定位置上粘结固定支撑块20b(参照图17(B))。接着，使内插板30在支撑块20a的外侧两次折回以夹持支撑块20a，使折回的内插板30的前端部与支撑块20b粘结固定(参照图17(C))。如此完成的半导体封装如图16所示搭载于基板50上。
另外，实施方式7相关的半导体封装的曲面化方法与实施方式4相同，但是由于没有必要使内插板30的一侧的端部折回至半导体芯片10的第二面10b，因而具有可以简化内插板30的构成的优点。
实施方式8
参照附图说明本发明的实施方式8相关的半导体封装。图18为示意性地表示本发明的实施方式8相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
实施方式8相关的半导体封装中，采用电极11并非设置在第二面10b相对的两边，而是设在单侧的边部的半导体芯片10，在半导体芯片10的第一面10a的任意三边附近分别粘结固定有一个支撑块20。并且，内插板30的三边在支撑块20的外侧向半导体芯片10的第二面10b折回，在折回的一边的端部附近与半导体芯片10的电极11电连接，在余下两边的端部附近粘结固定于半导体芯片10的第二面10b上。其他构成与实施方式1相同。
支撑块20可以采用与实施方式1相同的材质。并且，支撑块20的尺寸，以与半导体芯片10的各边相平行的方向为长度，以图18(B)的上下方向为厚度，余下的一边为宽度的话，为了尽量均等地缓和施加给焊锡球40的应力，优选其长度为半导体芯片10的长度的1/3以上，为了更易于向内侧的弹性变形，优选其宽度为半导体芯片10的1/4以下，厚度随基板50的曲率可变，应为在将内插板30曲面化时，使其与半导体芯片10的第一面10a接触为止的高度以下。并且，支撑块20在半导体芯片10的各边的设置要考虑到从半导体芯片10的中心部附近使内插板30三维曲面化的情况，以较好的平衡性设置三边。
关于内插板30，以图18(A)中与半导体芯片10的各边相平行的方向为长度，垂直方向为宽度的话，为了在曲面化时尽可能均等地对支撑块20施加应力，优选其长度为与支撑块20的长度相同或以上，内插板30的电极11侧的折回宽度可以根据必要的电极11的面积和上述长度求得。并且，内插板30在粘结剂70部分的折回宽度考虑到粘结面积和粘结力，应为能够确保能够承受由内插板30的曲面化引起支撑块20弹性变形时的张力所需的粘结面积的宽度。
接着，对实施方式8相关的半导体封装的制造方法进行说明。
首先，与实施方式5相同地，在内插板30上搭载焊锡球40后，将半导体芯片10的电极11与内插板30的电极(未图示)通过热压接法连接。接着，将支撑块20如图18(C)所示，分别设置与半导体芯片10的第一面10a的三边附近并粘结固定。
接着，将内插板30折回以支撑设置于半导体芯片10上的支撑块20。之后，使内插板30的端部在支撑块20的外侧折回两次以夹持支撑块20，将折回的内插板30的前端部与半导体芯片10的第二面10b粘结固定。如此完成的半导体封装1如图18(B)所示搭载于基板50上。
接着，对实施方式8相关的半导体封装从中心进行三维曲面化的情况进行说明。
使基板50从中心开始进行三维球状凸状弯曲时，通过焊锡球40推压内插板30，由于支撑块20设置于半导体芯片10的三边附近，因而能够追随基板50的三维曲面化导致的弯曲或挠曲，因此能够减轻焊锡球40的应力，可以避免产生连接不良等问题，进行三维曲面化。
并且，将基板50从中心开始进行三维球状凹状弯曲时，通过焊锡球40向下按压内插板30，与凸状弯曲时相同，由于支撑块20设置于半导体芯片10的三边，因而能够追随基板50的三维曲面化导致的弯曲或挠曲，因此能够减轻焊锡球40的应力，可以避免产生连接不良等问题，进行三维曲面化。
接着，对实施方式8相关的半导体封装与预先三维球状凸状弯曲的基板相连接的情况进行说明。
对于三维球状凸状曲面化的基板来说，通过对半导体封装加压并搭载，与将上述搭载有半导体封装的基板曲面化的情况相同地，由于支撑块20设置于三边，因而能够追随基板50的三维曲面化导致的弯曲或挠曲。因此，能够减轻焊锡球40的应力，可以避免产生连接不良等问题，进行三维曲面化。
实施方式9
参照附图说明本发明的实施方式9相关的半导体封装。图19为示意性地表示本发明的实施方式9相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
实施方式9相关的半导体封装的内插板30除了与半导体芯片10的电极11相连接的部分以外的端部并不折回到半导体芯片10的第二面10b侧，而是与设置在除了电极11附近的边以外的其他边的支撑块20粘结固定。并且，支撑块20也与半导体芯片10粘结固定。其他构成与实施方式8相同。
另外，在实施方式9中，由于内插板30的两边的端部与支撑块20b粘结固定，粘结面积有限，因而会有内插板30与支撑块20的粘结部分由于支撑块20的弹性变形产生的张力而剥离的可能，但是如果加强粘结力，或者降低支撑块20的弹性模量的话，也可以用于曲率较大、内插板30的弹性变形引起的张力较大的情况。
并且，实施方式9相关的半导体封装的曲面化方法与实施方式8相同，但是由于内插板30没有必要折回至半导体芯片10的第二面10b，因而具有可以简化内插板30的构成的优点。
实施方式10
参照附图说明本发明的实施方式10相关的半导体封装。图20为示意性地表示本发明的实施方式10相关的半导体封装的构成的(A)平面图，(B)X-X’间放大剖视图，(C)Y-Y’间剖视图。
实施方式10相关的半导体封装使用电极11并非设置在第二面10b相对的两边，而仅设在单侧的边部的半导体芯片10，在半导体芯片10的第一面10a的四边附近分别粘结固定有一个支撑块20。并且，内插板30的四边在支撑块20的外侧向半导体芯片10的第二面10b折回，在折回的一边的端部附近与半导体芯片10的电极11电连接，在余下三边的端部附近粘结固定于半导体芯片10的第二面10b上。其他构成与实施方式1相同。
支撑块20可以采用与实施方式1相同的材质。并且，支撑块20的尺寸，以与半导体芯片10的各边相平行的方向为长度，以图20(B)的上下方向为厚度，余下的一边为宽度的话，为了尽量均等地缓和施加给焊锡球40的应力，优选其长度为与内插板30上搭载焊锡球40的范围相同的长度，为了易于向内侧弹性变形，优选其宽度为半导体芯片10的1/4以下，厚度随基板50的曲率可变，但应为在内插板30曲面化时，与半导体芯片10的第一面10a相接触为止的高度以下。并且，支撑块20在半导体芯片10的各边的设置要考虑到从半导体芯片10的中心部附近将内插板30三维曲面化的情况，为了使施加给焊锡球40的应力尽量均等，设置成各边的长度方向中心与支撑块20的长度方向中心一致。
内插板30以图20(A)中与半导体芯片10的各边相平行的方向为长度，垂直方向为宽度的话，为了在曲面化时尽量均等地对支撑块20施加应力，优选其长度为与支撑块20的长度相同或以上，内插板30的电极11侧的折回宽度可以根据必要的电极11的面积和上述长度求得。并且，粘结剂70部分的折回宽度考虑到粘结面积和粘结力，应为能够确保能够承受由内插板30的曲面化引起支撑块20弹性变形时的张力所需的粘结面积的宽度。
接着，对实施方式10相关的半导体封装的制造方法进行说明。
首先，与实施方式8相同地，在内插板30上搭载焊锡球40后，使半导体芯片10的电极11与内插板30的一边端部附近设置的电极(未图示)通过热压接法连接。接着，使支撑块20如图20(C)所示，分别设置在半导体芯片10的第一面10a的四边附近并粘结固定。
接着，将内插板30折回以支撑设置于半导体芯片10上的支撑块20。之后，使内插板30的端部在支撑块20的外侧折回两次以夹持支撑块20，将折回的内插板30的前端部与半导体芯片10的第二面10b粘结固定。如此完成的半导体封装1如图20(B)所示搭载于基板50上。
接着，对实施方式10相关的半导体封装从中心进行三维曲面化的情况进行说明。将搭载有实施方式10相关的半导体封装的基板从中心开始进行球状曲面化时，由于在半导体芯片10的第一面10a的四边分别设有支撑块20，因而具有对焊锡球40施加的应力更加均等的效果。
另外，实施方式1～10所示的支撑块的截面形状并不仅限于图示形状，也可以为台形、反转台形形状、中间部分比上下表面更宽的樽形、相反地中间部分比上下表面更细的情况，以及中间部分设有切口。特别地，中间部分较细的情况或者中间部分具有切口的形状的情况下，具有弹性变形更加容易，曲面形状的随动性增加的效果。
并且，在实施方式1～10相关的半导体封装中，以搭载半导体芯片为例进行说明，除了半导体芯片，也可以适用于在半导体芯片上形成有布线层的半导体装置、将半导体装置树脂封闭的半导体封装、以及在基板上搭载有半导体装置的半导体封装等半导体部件。
并且，在实施方式1～10相关的半导体封装中，以使用焊锡球进行半导体封装和基板的电连接为例，但只要是可电连接的导电性部件即可，也可以为导电膏或在半导体封装、基板的电极部分涂布膏状钎焊料的形态。
并且，在实施方式1～10相关的半导体封装中，内插板是以两层的挠性树脂薄膜之间夹持构成布线图案的中间层的三层构造为例的，层构成也可以不为实施方式1～10中所限定的，只要是可以电连接半导体芯片、以及半导体封装等的半导体部件的电极以及基板，且能曲面化的构造体即可。
进而，实施方式1～10相关的半导体封装搭载于具有曲面的基板等的构造体上，并搭载于搭载具有该种构造体的电子部件的电子设备中。

Claims (23)

1.一种半导体封装，其特征在于，具有：
一侧表面上具有电极的半导体部件；
在上述半导体部件的另一侧表面上的周缘部上至少设置两处，并且能够弯曲或挠曲的支撑块；以及
通过上述支撑块相对于上述半导体部件架设在上述支撑块之间，并且在挠性树脂薄膜中具有布线图案，且上述布线图案与上述半导体部件的上述电极电连接的内插板。
2.根据权利要求1所述的半导体封装，其特征在于，上述内插板构成为至少一个端部向上述半导体部件的上述一侧表面侧折回，上述内插板以不松弛并且上述支撑块之间具有空间的状态通过上述支撑块相对于上述半导体部件架设在上述支撑块之间。
3.根据权利要求1所述的半导体封装，其特征在于，上述内插板构成为至少一个端部向上述半导体部件的上述一侧表面侧折回。
4.根据权利要求1所述的半导体封装，其特征在于，上述支撑块之间、上述半导体部件与上述内插板之间具有空间。
5.根据权利要求2所述的半导体封装，其特征在于，在上述半导体部件的上述另一侧表面中一对相对的两个边附近分别相互平行地设置有一个以上的上述支撑块。
6.根据权利要求2所述的半导体封装，其特征在于，在上述半导体部件的上述另一侧表面的三边上分别设置有一个以上的上述支撑块。
7.根据权利要求2所述的半导体封装，其特征在于，在上述半导体部件的上述另一侧表面的四边上分别设置有一个以上的上述支撑块。
8.根据权利要求2所述的半导体封装，其特征在于，上述支撑块与上述半导体部件粘结固定，并且上述支撑块与上述内插板粘结固定。
9.根据权利要求2所述的半导体封装，其特征在于，上述支撑块与上述半导体部件粘结固定。
10.根据权利要求2所述的半导体封装，其特征在于，上述支撑块与上述内插板粘结固定。
11.根据权利要求2所述的半导体封装，其特征在于，上述半导体部件为半导体芯片、在半导体芯片上形成有布线层的半导体装置、树脂密封有半导体装置的半导体封装、或者在基板上搭载有半导体装置的半导体封装。
12.根据权利要求5所述的半导体封装，其特征在于，上述内插板的两个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述两个端部处电连接。
13.根据权利要求5所述的半导体封装，其特征在于，上述内插板的两个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述两个端部中的第一端部处电连接，且上述两个端部中的第二端部与上述半导体部件的上述一侧表面粘结固定。
14.根据权利要求6所述的半导体封装，其特征在于，上述内插板的三个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述三个端部中的第一端部处电连接，且上述两个端部中的第二端部以及第三端部与上述半导体部件的上述一侧表面粘结固定。
15.根据权利要求7所述的半导体封装，其特征在于，上述内插板的四个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述四个端部中的第一端部处电连接，且上述四个端部中的第二端部、第三端部以及第四端部与上述半导体部件的上述一侧表面粘结固定。
16.根据权利要求8所述的半导体封装，其特征在于，在上述半导体部件的上述另一侧表面中一对相对的两个边附近分别相互平行地设置有一个以上的上述支撑块，
上述内插板的一个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述一个端部处电连接，上述内插板与上述支撑块在第二端部粘结固定。
17.根据权利要求8所述的半导体封装，其特征在于，在上述半导体部件的上述另一侧表面的三边上分别设置有一个以上的上述支撑块，
上述内插板的一个端部向上述半导体部件的上述一侧表面侧折回，并且上述布线图案与上述半导体部件的上述电极在上述一个端部处电连接，上述内插板与上述支撑块在第二端部及第三端部粘结固定。
18.一种电子部件，其特征在于，搭载有权利要求2所述的半导体封装，并且具备具有曲面的构造体。
19.一种电子设备，其特征在于，搭载有权利要求18所述的电子部件。
20.一种半导体封装，其特征在于，具有：
一侧表面上具有电极的半导体部件；
在挠性树脂薄膜中具有布线图案，并且至少一个端部在上述半导体部件侧折回，且上述布线图案与上述半导体部件的上述电极电连接的内插板；
在上述内插板的折回部分附近设置在上述内插板之间的能够弯曲或挠曲的第一支撑块；以及
以使上述内插板与上述半导体部件之间具有空间的方式设置的第二支撑块。
21.根据权利要求20所述的半导体封装，其特征在于，上述支撑块与上述内插板粘结固定。
22.根据权利要求20所述的半导体封装，其特征在于，上述内插板的两个端部向上述半导体部件侧折回，并且上述布线图案与上述半导体部件的上述电极在上述两个端部处电连接，
在上述内插板的两个折回部分各自附近，上述内插板之间设置有上述支撑块。
23.根据权利要求20所述的半导体封装，具有：
设置于上述半导体封装与上述内插板之间，与上述半导体封装和上述内插板粘结固定，可弯曲或挠曲的第二支撑块，其特征在于：
上述内插板的一个端部向上述半导体部件侧折回，并且上述布线图案与上述半导体部件的上述电极在上述一个端部处电连接，上述内插板在第二端部与上述第二支撑块粘结固定。
CN2006800426898A 2005-11-15 2006-11-13 半导体封装、电子部件、以及电子设备 Expired - Fee Related CN101310380B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP330719/2005 2005-11-15
JP2005330719 2005-11-15
PCT/JP2006/322524 WO2007058134A1 (ja) 2005-11-15 2006-11-13 半導体パッケージ、電子部品、及び電子機器

Publications (2)

Publication Number Publication Date
CN101310380A CN101310380A (zh) 2008-11-19
CN101310380B true CN101310380B (zh) 2011-02-09

Family

ID=38048520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800426898A Expired - Fee Related CN101310380B (zh) 2005-11-15 2006-11-13 半导体封装、电子部件、以及电子设备

Country Status (6)

Country Link
US (1) US7847389B2 (zh)
EP (1) EP1953819A4 (zh)
JP (1) JP5104315B2 (zh)
KR (1) KR101003319B1 (zh)
CN (1) CN101310380B (zh)
WO (1) WO2007058134A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
US8614491B2 (en) * 2009-04-07 2013-12-24 Honeywell International Inc. Package interface plate for package isolation structures
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
CN108346640B (zh) * 2017-01-25 2020-02-07 华邦电子股份有限公司 半导体结构及其制作方法
CN111146152B (zh) * 2019-10-30 2021-09-10 苏师大半导体材料与设备研究院(邳州)有限公司 一种半导体封装件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08335663A (ja) 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09167811A (ja) 1995-12-15 1997-06-24 Toshiba Corp 表面実装型電子部品
CN1420538A (zh) 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2980046B2 (ja) 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4427535B2 (ja) 1999-01-18 2010-03-10 株式会社東芝 半導体装置の実装方法
JP3880762B2 (ja) 1999-01-18 2007-02-14 株式会社東芝 半導体装置
JP2000353767A (ja) * 1999-05-14 2000-12-19 Universal Instr Corp 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
JP2002110839A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体実装装置
DE10104427A1 (de) * 2001-02-01 2001-07-19 Alexander Prikot Chip-Gehäuse
JP2002289741A (ja) * 2001-03-23 2002-10-04 Nec Kyushu Ltd 半導体装置
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
TWI312166B (en) 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-110839A 2002.04.12
JP特开平10-223826A 1998.08.21

Also Published As

Publication number Publication date
KR20080064157A (ko) 2008-07-08
CN101310380A (zh) 2008-11-19
EP1953819A4 (en) 2010-09-29
JP5104315B2 (ja) 2012-12-19
WO2007058134A1 (ja) 2007-05-24
US20090096080A1 (en) 2009-04-16
JPWO2007058134A1 (ja) 2009-04-30
KR101003319B1 (ko) 2010-12-22
US7847389B2 (en) 2010-12-07
EP1953819A1 (en) 2008-08-06

Similar Documents

Publication Publication Date Title
CN101268548B (zh) 微电子封装及其方法
TW524030B (en) Card-type recording medium and its manufacture method
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
CN101310380B (zh) 半导体封装、电子部件、以及电子设备
JP5029597B2 (ja) カード型記録媒体およびカード型記録媒体の製造方法
KR20010078136A (ko) 전자 장치 및 그 제조 방법
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JPH11307886A (ja) フリップチップ接合ランドうねり防止パターン
CN101461056A (zh) 半导体封装、其制造方法、半导体装置及电子设备
WO2021103354A1 (zh) 一种显示装置
JP4664312B2 (ja) 半導体チップの実装構造体およびその製造方法
JP4436582B2 (ja) カード型記録媒体及びその製造方法
CN101853835A (zh) 倒装芯片封装及其制造方法
JP4408598B2 (ja) カード型記録媒体
US7141875B2 (en) Flexible multi-chip module and method of making the same
CN212967684U (zh) 显示装置
JP2008103531A (ja) 半導体装置の製造方法
JP3612174B2 (ja) 液晶表示装置
CN114745850A (zh) 指纹识别装置和指纹识别装置的制造方法
JP2002110839A (ja) 半導体装置、半導体装置の製造方法及び半導体実装装置
US20060125111A1 (en) Flip chip device
CN100390618C (zh) 载具和电接合结构
JP2862081B2 (ja) Ｉｃチップの実装構造
JP2003197806A (ja) 配線基板の製造方法および配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20151113

EXPY Termination of patent right or utility model