JP5029597B2 - カード型記録媒体およびカード型記録媒体の製造方法 - Google Patents

カード型記録媒体およびカード型記録媒体の製造方法 Download PDF

Info

Publication number
JP5029597B2
JP5029597B2 JP2008500433A JP2008500433A JP5029597B2 JP 5029597 B2 JP5029597 B2 JP 5029597B2 JP 2008500433 A JP2008500433 A JP 2008500433A JP 2008500433 A JP2008500433 A JP 2008500433A JP 5029597 B2 JP5029597 B2 JP 5029597B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
bumps
chip
type recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008500433A
Other languages
English (en)
Other versions
JPWO2007094167A1 (ja
Inventor
英信 西川
大道 光明寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008500433A priority Critical patent/JP5029597B2/ja
Publication of JPWO2007094167A1 publication Critical patent/JPWO2007094167A1/ja
Application granted granted Critical
Publication of JP5029597B2 publication Critical patent/JP5029597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

本発明は、可撓性の配線基板に電子部品が実装された回路基板および回路基板の製造方法に関する。
従来、配線基板に電子部品を実装して回路基板を製造する方法の１つとして、電子部品の電極上にバンプを設け、バンプと配線基板上の電極とを接合する方法が知られている。例えば、半導体チップの電気的接続接点（バンプ）上に導電性接着剤をスタンピング法等により転写し、半導体チップを回路基板に対して押圧しながら導電性接着剤を加熱して硬化する方法が提案されている（例えば、特許文献１参照）。
一方、近年、磁気カードに代わるカード型記録媒体としてＩＣカード（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｃａｒｄ）が普及してきている。そして、ＩＣカード用の基板上にベアチップを実装する方法として、金バンプを有するベアチップを銀ペーストや異方導電性フィルムを介してフリップチップ実装する方法が提案されている（例えば、特許文献２参照）。さらに、電子部品の突起電極（バンプ）の先端をＩＣカード用の基板の電極に食い込ませて装着し、熱可塑性樹脂により基板上の電子部品を封止する技術が提案されている（例えば、特許文献３参照）。
しかしながら、特許文献１によれば、実装される電子部品が小型になるにしたがって、バンプ間の距離が短くなる。そのため、銀ペーストのようにフィラー含有率が高い導電性接着剤を介して電子部品を実装すると、バンプ間に導電性接着剤が広がり、電極間の短絡等の実装不良を生じる場合がある。また、非導電性樹脂ペースト等を利用した実装では、バンプと電極との電気的接続に対する信頼性向上に限界がある。
また、特許文献２、３に示されているＩＣカードでは、薄型化やコスト低減のためにＰＥＴ（ポリエチレンテレフタラート）製の配線基板が一般的に利用されている。しかし、ＰＥＴ製の配線基板は可撓性が高いため、電子部品を配線基板に実装する場合、バンプが押圧される領域近傍の配線基板が撓んで変形する。そのため、電子部品のエッジ近傍やバンプ間の中央近傍において電子部品の下面と配線基板の上面とが近接する。そのとき、例えば電子部品と配線基板との電気的接続に異方導電性樹脂を用いた場合、電子部品と配線基板とが近接している箇所において、異方導電性樹脂に含まれる導電性粒子が電子部品と配線基板との間に挟まれる。その結果、電子部品と配線基板とが電気的に接続し、電子部品の実装不良を生じるなどの問題がある。
特公平７−５０７２６号公報 特開平１１−１７５６８２号公報 特開２００５−１１１９２８号公報
本発明の回路基板の製造方法は、ａ）電子部品の複数のバンプのみに導電性粒子を含む異方導電性樹脂を付与するステップと、ｂ）異方導電性樹脂を介して可撓性の配線基板の主面上に電子部品を配置するステップと、ｃ）電子部品を配線基板に押圧して複数のバンプに付与された異方導電性樹脂を硬化させ、複数のバンプを配線基板の配線に接合するステップと、を含む。
この方法により、複数のバンプのみに異方導電性樹脂を付与するため、電子部品の実装不良を防止した回路基板を作製できる。
また、本発明の回路基板は、可撓性の配線基板と、配線基板の主面上に複数のバンプを介して実装される電子部品と、導電性粒子を含む異方導電性樹脂により形成され、複数のバンプを個別に覆う第１樹脂層と、電子部品と配線基板を固定する第２樹脂層と、を備える。
この構成により、電子部品を配線基板に強固に固定し、接続の信頼性に優れた回路基板を実現できる。
（実施の形態）
図１は本発明の実施の形態に係る回路基板１の構成を示す平面図であり、図２は回路基板１を図１の２−２線の位置で切断した一部を示す断面図である。
図１と図２に示すように、回路基板１は、例えばＩＣカード（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｃａｒｄ）用のインレットである。そして、回路基板１は、例えばＰＥＴなどからなる可撓性の配線基板２と、その一方の主面（図２中の上側の主面であり、以下、「上面」と記す）２１上に実装される、例えばＩＣチップなどの電子部品（以下、「ＩＣチップ」と記す）３と、情報や電力を送受するアンテナ２２を備える。このとき、一般的に、図２に示すように、配線基板２がＩＣチップ３との接合部近傍において撓んだ状態で実装されている。なお、図２では撓みを強調して示している。ここで、図１と図２に示すＩＣチップ３は、例えば商品履歴や管理データ等の所定の情報を記憶する記憶素子であり、例えばＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）混載のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などである。
また、ＩＣチップ３のチップ本体３１は、平面視において略矩形であり、チップ本体３１の配線基板２と対向する面（以下、「下面」と記す）３１１の電極３２上に設けられる複数のバンプ３３を備えている。そして、ＩＣチップ３はバンプ３３を介して配線基板２の上面２１上に実装される。なお、バンプ３３は、図２に示すように、その先端部に突起部３３１を有する、例えば鋲型のボールバンプ（いわゆる、スタッドバンプ）である。
また、図１に示すように、配線基板２の外周に沿ってコイル状に形成された無線通信用のアンテナ２２は、配線基板２の上面２１上に形成されたアンテナ２２を構成する配線の一部である２つの電極２３を介してＩＣチップ３と電気的に接続され、ＩＣチップ３に記憶されている情報の読み取りを行うものである。そして、回路基板１で、図１中の左側に位置する２つのバンプ３３が、それぞれ配線基板２上の２つの電極２３と電気的に接続される。また、図１中の右側に位置するバンプ３３は、ＩＣチップ３を安定して実装するための、例えばダミーバンプであり、この場合、配線基板２と電気的に接続されていない。
そして、図１と図２に示すように、回路基板１は、ＩＣチップ３のチップ本体３１のエッジよりも内側において複数のバンプ３３を個別に覆う複数の第１樹脂層４を備える。なお、第１樹脂層４は、例えば微小な導電性粒子を含む異方導電性樹脂などで形成されている。
さらに、図１に示すように、回路基板１は、少なくとも配線基板２の上面２１とＩＣチップ３の下面３１１との間に、複数の第１樹脂層４を覆うとともにＩＣチップ３を配線基板２と接着する第２樹脂層５を備える。なお、第２樹脂層５は、例えば非導電性樹脂である接着剤などで形成されている。また、図１では、理解を容易にするために第２樹脂層５を図示していない。
ここで、配線基板２の厚さは、５μｍ以上５０μｍ以下が好ましく、本実施の形態では、約１２．５μｍとしている。また、ＩＣチップ３の厚さは、例えば約５０μｍであり、バンプ３３の高さは約２５μｍである。なお、配線基板２の厚みが５μｍ未満では、取り扱いが困難であり、５０μｍを超える場合には、薄型化や可撓性を有する回路基板を実現することが困難となる。
以下に、本発明の実施の形態に係る回路基板１の製造方法について、図３を用いて説明する。図３は本発明の実施の形態に係る回路基板１の製造の流れを示すフローチャートで、図４Ａから図４Ｄは回路基板１の製造方法を説明する部分断面図である。なお、図４Ａから図４Ｄは、図１中の２−２線の位置で切断した部分断面図で示している。
まず、図４Ａに示すように、実装装置（図示せず）のチップ保持部９１によりＩＣチップ３を保持し、少なくともＩＣチップ３の複数のバンプ３３の先端部の突起部３３１を、所定の平滑面を有する部材４２上に形成された層状の異方導電性樹脂４０に接触させる。その後、ＩＣチップ３を上方に持ち上げて、バンプ３３を層状の異方導電性樹脂４０から離間させる。これにより、図４Ｂに示すように、微小な導電性粒子を含む異方導電性樹脂４ａが、少なくともバンプ３３の先端部の突起部３３１に付与（すなわち、転写）される（ステップＳ１１）。
次に、図４Ｂに示すように、配線基板２の上面２１上で、ＩＣチップ３が実装される予定の領域（少なくともＩＣチップの下面と対向する領域）のうち、バンプ３３が接合される予定の領域（複数の電極２３）以外の領域の一部の領域に、例えば非導電性樹脂ペーストなどの接着剤５ａを付与する（ステップＳ１２）。そして、チップ保持部９１を配線基板２の上方へと相対的に移動させ、配線基板２に対するＩＣチップ３の位置の調整を行う（ステップＳ１３）。これにより、ダミーバンプ以外の２つのバンプ３３が、配線基板２の配線の一部である２つの電極２３とそれぞれ対向する。
次に、図４Ｃに示すように、ＩＣチップ３をチップ保持部９１とともに下降させて、バンプ３３の先端部の突起部３３１に付与された異方導電性樹脂４ａを介してＩＣチップ３を配線基板２の上面２１上に配置する。このとき、接着剤５ａは、チップ本体３１の自重により、チップ本体３１の下面３１１で周囲に向けて押し広げられるとともに、ＩＣチップ３と配線基板２との間に充填される（ステップＳ１４）。
次に、図４Ｄに示すように、チップ保持部９１によるＩＣチップ３の保持を解除し、押圧ツール９２を介してＩＣチップ３を配線基板２の上面２１に押圧する。これにより、少なくともＩＣチップ３のバンプ３３の突起部３３１と配線基板２の電極２３が圧接されて接続する。このとき、配線基板２はＩＣチップ３の押圧力により撓み、配線基板２のバンプ３３近傍部分が、例えば下側に変形する。そして、回路基板２のバンプ３３から少し離れた周囲の部分は、例えば上側に変形してＩＣチップ３の下面３１１に近接する。特に、ＩＣチップ３のチップ本体３１のエッジ近傍とバンプ３３間の中央近傍（隣接する２つのバンプ３３を結ぶ直線の中央近傍）において、配線基板２とＩＣチップ３とが近接する。
また、配線基板２上では、ＩＣチップ３の押圧により、異方導電性樹脂４ａはバンプ３３の周囲へと押し広げられるとともに、接着剤５ａもさらに押し広げられる。なお、ステップＳ１１において、バンプ３３の先端部の突起部３３１に付与された異方導電性樹脂４ａの量は少量である。そのため、バンプ３３により押し広げられた異方導電性樹脂４ａは、ＩＣチップ３のチップ本体３１のエッジよりも外側までは広がらず、チップ本体３１と配線基板２との間のバンプ３３近傍に留まる。これにより、バンプ３３と電極２３との間では、バンプ３３と電極２３とが圧接による接続とともに、異方導電性樹脂４ａ内の導電性粒子が押し潰されて電気的に確実に接続される。
このとき、ＩＣチップ３の配線基板２に対する押圧と同時に、押圧ツール９２に設けられたヒータ（図示せず）により、ＩＣチップ３が配線基板２に押圧された状態で押圧ツール９２を介して加熱される。そして、ＩＣチップ３の複数のバンプ３３に付与された異方導電性樹脂４ａは、熱により硬化する。これにより、図２に示すように、ＩＣチップ３のエッジよりも内側において複数のバンプ３３を個別に覆う複数の第１樹脂層４が形成される。
このように、ＩＣチップ３の押圧および加熱により、ＩＣチップ３がバンプ３３を挟んで配線基板２のアンテナ２２（図１参照）の電極２３と電気的に接続されるとともに、ＩＣチップ３が配線基板２に接合されて実装される。このとき、接着剤５ａも熱で硬化して、ＩＣチップ３と配線基板２との間の空間を封止する第２樹脂層５が形成され、ＩＣチップ３が配線基板２に強固に固定される（ステップＳ１５）。上記により、配線基板２にＩＣチップ３が実装され回路基板１が作製される。
その後、回路基板１の両側の主面が、例えばポリカーボネートなどで形成されたカバーシート等により覆われてＩＣカードが作製される。なお、このとき、ＩＣカードの厚さは、例えば約０．７６ｍｍで形成される。
以上で説明したように、本実施の形態の回路基板１によれば、少なくともＩＣチップ３のバンプ３３の先端部の突起部３３１に異方導電性樹脂４ａを少量だけ付与する。これにより、ＩＣチップ３の実装時に異方導電性樹脂４ａに含まれる導電性粒子が、ＩＣチップ３のチップ本体３１のエッジよりも外側やバンプ３３間の中央近傍へ広がることを防止できる。すなわち、導電性粒子を、バンプ３３と配線基板２との接合部および接合部の近傍のみに選択的に存在させることができる。さらに、本実施の形態の回路基板１では、配線基板２の上面２１とＩＣチップ３の下面３１１との間の距離が小さくなっている箇所に導電性粒子が到達することを防止できる。その結果、その箇所における配線基板２とチップ本体３１との導通やバンプ３３間の導通を防ぐことにより、ＩＣチップ３の短絡等の実装不良を防止し、接続等の信頼性に優れた回路基板１を実現できる。
また、本実施の形態の回路基板１の製造方法によれば、複数のバンプ３３に付与された異方導電性樹脂４ａにより、ＩＣチップ３のエッジよりも内側において複数のバンプ３３を個別に覆う複数の第１樹脂層４が形成される。これにより、異方導電性樹脂４ａがＩＣチップ３のエッジやバンプ３３間の中央に到達することが防止される。その結果、その部位への導電性粒子の到達をより確実に防止し、ＩＣチップ３の実装不良の発生をさらに確実に防止できる。そのため、本実施の形態の回路基板１の製造方法は、例えば、厚さ５μｍ以上５０μｍ以下の薄く撓みやすい配線基板２に対するＩＣチップ３等の電子部品の実装に適している。
また、本実施の形態では、層状の異方導電性樹脂４０にＩＣチップ３のバンプ３３を接触させて、バンプ３３の突起部３３１に容易に異方導電性樹脂４ａを付与することができるため、回路基板１の生産性を向上することができる。また、ＩＣチップ３のバンプ３３を先端部に突起部３３１を有するスタッドバンプで形成することにより、バンプ３３の先端部の凹凸により異方導電性樹脂４ａを確実に、かつバンプ３３の封止に必要な量だけ付着させて保持することができる。
また、本実施の形態では、第２樹脂層５でＩＣチップ３を配線基板２に強固に固定するとともに、チップ本体３１と配線基板２との間を封止してＩＣチップ３の実装不良をより確実に防止し、回路基板１の信頼性をより一層向上することができる。
なお、本実施の形態の回路基板によれば、特に、ＩＣチップ３のチップ本体３１に、例えば絶縁性膜等の形成による導通防止処理を行う必要がないため、それによるＩＣカードの通信特性への影響を防止できる。そのため、アンテナが設けられた配線基板を用いるＩＣタグのインレット等の回路基板などに特に適している。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、以下に示すような様々な変更が可能である。
すなわち、上記実施の形態では、層状の異方導電性樹脂４０にＩＣチップ３のバンプ３３を接触させて、その先端部の突起部３３１に異方導電性樹脂４ａを付与する例で説明したが、これに限られない。例えば、ディスペンサ等により、各バンプ３３の先端部に異方導電性樹脂４ａを順次付与してもよい。
また、上記実施の形態では、接着剤５ａを、配線基板２の電極２３以外の一部の領域に付与する例で説明したが、これに限られない。例えば、接着剤５ａを、配線基板２の上面２１上のＩＣチップ３が実装される領域のうち、複数のバンプ３３が接合される予定の複数の領域の周囲を囲むように付与してもよい。このとき、周囲の全周に形成される接着剤５ａの一部に空気抜き用のために付与しない部分を設けることが好ましい。
また、上記実施の形態では、ＩＣカードのインレットを例に説明したが、これに限られない。例えば、ＩＣタグなどのインレットの製造に適用してもよく、ＣＯＦ（ｃｈｉｐ ｏｎ ｆｉｌｍ）法によるディスプレイ等のドライバＩＣの実装等に適用してもよい。
また、上記実施の形態では、配線基板２に実装される電子部品３として、記憶素子などのＩＣチップ３を例に説明したが、これに限られない。例えば、チップサイズパッケージ（ＣＳＰ）のようにバンプを有するモールドタイプのＩＣチップや、受動部品であるチップ部品であってもよく、実装される電子部品は複数であってもよい。
また、上記実施の形態では、配線基板２として、ＰＥＴを例に説明したが、これに限られない。例えば、ＰＥＥＫ（ポリエーテルエーテルケトン）やポリイミド等により形成された可撓性の基板であってもよい。
本発明は、ＩＣカードやＩＣタグのインレット等として用いられる回路基板や他の様々な回路基板に利用可能である。
本発明の実施の形態に係る回路基板の構成を示す平面図 本発明の実施の形態に係る回路基板の図１の２−２線の位置で切断した一部を示す断面図 本発明の実施の形態に係る回路基板の製造の流れを示すフローチャート 本発明の実施の形態に係る回路基板の製造方法を説明する部分断面図 本発明の実施の形態に係る回路基板の製造方法を説明する部分断面図 本発明の実施の形態に係る回路基板の製造方法を説明する部分断面図 本発明の実施の形態に係る回路基板の製造方法を説明する部分断面図
符号の説明
１ 回路基板
２ 配線基板
３ ＩＣチップ（電子部品）
４ 第１樹脂層
４ａ，４０ 異方導電性樹脂
５ 第２樹脂層
５ａ 接着剤
２１ 上面
２２ アンテナ
２３，３２ 電極
３１ チップ本体
３３ バンプ
４２ 部材
９１ チップ保持部
９２ 押圧ツール
３１１ 下面
３３１ 突起部

Claims (9)

  1. ａ）電子部品の複数のバンプのみに導電性粒子を含む異方導電性樹脂を付与するステップと、
    ｂ）前記異方導電性樹脂を介して可撓性の配線基板の主面上に前記電子部品を配置するステップと、
    ｃ）前記電子部品を前記配線基板に押圧して、前記複数のバンプの部分以外の全ての前記配線基板を前記電子部品側へ、変形させることで、前記配線基板と前記電子部品とを近接させ、前記複数のバンプに付与された前記異方導電性樹脂を硬化させ、前記複数のバンプを前記配線基板の配線に接合するステップとからなり、
    前記配線基板は、厚み５μｍから５０μｍのポリエチレンテレフタラート、ポリエーテルエーテルケトン、ポリイミドのいずれか１つからなることを特徴とするカード型記録媒体の製造方法。
  2. 前記ｃ）ステップにおいて、前記異方導電性樹脂を硬化させることにより、前記電子部品のエッジよりも内側において前記複数のバンプを個別に覆う第１樹脂層が形成されることを特徴とする請求項１に記載のカード型記録媒体の製造方法。
  3. 前記ａ）ステップにおける前記異方導電性樹脂の付与が、層状の異方導電性樹脂に前記電子部品の前記複数のバンプのみを接触させることにより行われることを特徴とする請求項１に記載のカード型記録媒体の製造方法。
  4. 前記ｂ）ステップよりも前に、前記配線基板上の前記電子部品が実装される予定の領域のうち、前記複数のバンプが接合される予定の領域以外の一部の領域に非導電性の接着剤を付与するステップと、
    前記ｃ）ステップと並行して、前記接着剤を硬化させて第２樹脂層を形成し前記電子部品を前記配線基板に固定するステップと、
    をさらに含むことを特徴とする請求項１に記載のカード型記録媒体の製造方法。
  5. 前記複数のバンプが、先端部に突起部を有するボールバンプであることを特徴とする請求項１に記載のカード型記録媒体の製造方法。
  6. 前記電子部品が、所定の情報を記憶する記憶素子であり、
    前記配線基板が、前記電子部品と電気的に接続されて前記電子部品に記憶されている前記所定の情報の読み取りに利用される無線通信用のアンテナを備えることを特徴とする請求項１に記載のカード型記録媒体の製造方法。
  7. ポリエチレンテレフタラート、ポリエーテルエーテルケトン、ポリイミドのいずれか１つからなる厚み５μｍ以上５０μｍ以下の可撓性の配線基板と、
    前記配線基板の主面上に複数のバンプを介して実装される電子部品と、
    導電性粒子を含む異方導電性樹脂により形成され、前記複数のバンプを個別に覆う第１樹脂層と、
    前記電子部品と前記配線基板を固定する第２樹脂層と、
    を備え、
    前記複数のバンプの部分以外の全ての前記配線基板を前記電子部品側へ変形させ、前記配線基板と前記電子部品とを近接させたことを特徴とするカード型記録媒体。
  8. 前記第１樹脂層が、前記電子部品のエッジよりも内側に位置することを特徴とする請求項７に記載のカード型記録媒体。
  9. 前記電子部品が、所定の情報を記憶する記憶素子であり、
    前記配線基板が、前記電子部品と電気的に接続されて前記電子部品に記憶されている前記所定の情報の読み取りに利用される無線通信用のアンテナを備えることを特徴とする請求項７に記載のカード型記録媒体。
JP2008500433A 2006-02-13 2007-01-31 カード型記録媒体およびカード型記録媒体の製造方法 Expired - Fee Related JP5029597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008500433A JP5029597B2 (ja) 2006-02-13 2007-01-31 カード型記録媒体およびカード型記録媒体の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006034813 2006-02-13
JP2006034813 2006-02-13
JP2008500433A JP5029597B2 (ja) 2006-02-13 2007-01-31 カード型記録媒体およびカード型記録媒体の製造方法
PCT/JP2007/051542 WO2007094167A1 (ja) 2006-02-13 2007-01-31 回路基板および回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007094167A1 JPWO2007094167A1 (ja) 2009-07-02
JP5029597B2 true JP5029597B2 (ja) 2012-09-19

Family

ID=38371354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500433A Expired - Fee Related JP5029597B2 (ja) 2006-02-13 2007-01-31 カード型記録媒体およびカード型記録媒体の製造方法

Country Status (4)

Country Link
US (2) US8291582B2 (ja)
JP (1) JP5029597B2 (ja)
CN (1) CN101385402B (ja)
WO (1) WO2007094167A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP5266723B2 (ja) * 2007-11-07 2013-08-21 富士通株式会社 Ｒｆｉｄタグ製造方法
JP5239722B2 (ja) * 2008-10-10 2013-07-17 富士通株式会社 マイクロ可動素子および光スイッチング装置
US8692968B2 (en) 2009-03-26 2014-04-08 Sharp Kabushiki Kaisha Chip component mounting structure, chip component mounting method and liquid crystal display device
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US8384121B2 (en) * 2010-06-29 2013-02-26 Cooledge Lighting Inc. Electronic devices with yielding substrates
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
JP2011146421A (ja) * 2010-01-12 2011-07-28 Fujikura Ltd 端子接続構造
EP2378846A1 (de) * 2011-01-25 2011-10-19 Bayer Material Science AG Dekorative Produktoberfläche mit Leiterplattenfunktion
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
JP6398554B2 (ja) * 2014-09-30 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法
JP6458493B2 (ja) * 2014-12-25 2019-01-30 大日本印刷株式会社 Ｌｅｄ素子用基板、及びそれを用いたｌｅｄ実装モジュールの製造方法
JP6573215B2 (ja) * 2016-01-27 2019-09-11 株式会社オートネットワーク技術研究所 回路構成体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP2001068815A (ja) * 1999-08-25 2001-03-16 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004119808A (ja) * 2002-09-27 2004-04-15 Fuji Photo Film Co Ltd 電子機器
JP2005117074A (ja) * 2005-01-27 2005-04-28 Seiko Epson Corp 半導体装置の製造方法
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2005129757A (ja) * 2003-10-24 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置の接続方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
JPH0750726B2 (ja) 1987-05-07 1995-05-31 松下電器産業株式会社 半導体チップの実装体
FR2668280A1 (fr) 1990-10-17 1992-04-24 Bernard Alain Dispositif emetteur de sequences de signaux.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
JPH11175682A (ja) 1997-12-12 1999-07-02 Hitachi Maxell Ltd Ｉｃカード及びその製造方法
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
JP4605155B2 (ja) * 2004-03-29 2011-01-05 日本電気株式会社 半導体装置及びその製造方法
US7335551B2 (en) * 2005-01-13 2008-02-26 Intelleflex Corp. Method to fabricate a thin film non volatile memory device scalable to small sizes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP2001068815A (ja) * 1999-08-25 2001-03-16 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004119808A (ja) * 2002-09-27 2004-04-15 Fuji Photo Film Co Ltd 電子機器
JP2005111928A (ja) * 2003-10-10 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP2005129757A (ja) * 2003-10-24 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
JP2005117074A (ja) * 2005-01-27 2005-04-28 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US8291582B2 (en) 2012-10-23
WO2007094167A1 (ja) 2007-08-23
US20130010436A1 (en) 2013-01-10
JPWO2007094167A1 (ja) 2009-07-02
US20090166064A1 (en) 2009-07-02
US8866021B2 (en) 2014-10-21
CN101385402B (zh) 2012-03-21
CN101385402A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
JP5029597B2 (ja) カード型記録媒体およびカード型記録媒体の製造方法
JP4838813B2 (ja) 基板への電子アセンブリの設置方法及び該アセンブリの設置装置
JP4946872B2 (ja) メモリカードの製造方法
US7960752B2 (en) RFID tag
JP2006252390A (ja) Ｉｃカードの製造方法およびｉｃカード
US10157848B2 (en) Chip card module arrangement, chip card arrangement and method for producing a chip card arrangement
WO2007123143A1 (ja) メモリカード
JP5181724B2 (ja) Ｉｃカード及びその製造方法
US6031724A (en) IC card and method of manufacturing the same
US20110189824A1 (en) Method for manufacturing an electronic device
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたｉｃカード
JP5414336B2 (ja) 電子部品
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4085790B2 (ja) Ｉｃカードの製造方法
JP5141187B2 (ja) Ｒｆｉｄタグ製造方法
TWI420606B (zh) 電子模組於基底上之配置方法及該方法製造的裝置
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
JP3764213B2 (ja) Ｉｃカード及びその製造方法
JP2003016406A (ja) 非接触型ｉｃカードとその製造方法
JPH11250207A (ja) Ｉｃモジュール、その製造方法及び該モジュールを搭載した非接触型ｉｃカード
JP2004179234A (ja) 半導体装置の製造方法
JP2003091709A (ja) Ｉｃカード及びその製造方法
JP2003006587A (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2010170203A (ja) Ｉｃモジュール及びこのｉｃモジュールを備えるｉｃカード

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees