JP4946872B2 - メモリカードの製造方法 - Google Patents

メモリカードの製造方法 Download PDF

Info

Publication number
JP4946872B2
JP4946872B2 JP2007556823A JP2007556823A JP4946872B2 JP 4946872 B2 JP4946872 B2 JP 4946872B2 JP 2007556823 A JP2007556823 A JP 2007556823A JP 2007556823 A JP2007556823 A JP 2007556823A JP 4946872 B2 JP4946872 B2 JP 4946872B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
memory card
chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007556823A
Other languages
English (en)
Other versions
JPWO2007088757A1 (ja
Inventor
英信 西川
博之 山田
修一 武田
篤信 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007556823A priority Critical patent/JP4946872B2/ja
Publication of JPWO2007088757A1 publication Critical patent/JPWO2007088757A1/ja
Application granted granted Critical
Publication of JP4946872B2 publication Critical patent/JP4946872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、メモリカードおよびその製造方法に関する。
従来、情報を記録する記録媒体の一つとしてメモリチップが内蔵されたメモリカードが知られている。そして、メモリカードは携帯性に優れているため、携帯型情報端末や携帯電話などの携帯型電子機器の記録媒体として広く使用されている。これらの携帯型電子機器は携帯性向上などの観点から年々小型化と大容量化が進められ、これに伴ってさらにメモリカードの小型化と大容量化が要求されている。通常、メモリカードには、その形状や大きさ、厚さなどが規格で定められているため、規格を満足しつつ大容量化を実現することが求められる。
そこで、ベース基板の一方の面にメモリチップが実装された複数のメモリ用基板を積層して実装し、他方の面にメモリチップの動作を制御するコントロールチップを実装して、メモリカードの容量を大きくする技術が開示されている（例えば、特許文献１参照）。
また、リードフレーム上に搭載されたメモリチップ上に、もう１つのメモリチップをずらして積層する。そして、２つのメモリチップの電極およびリードフレーム上に搭載されたコントロールチップの電極を金ワイヤを介してリードフレームに接続して、メモリカードを薄型化する技術が開示されている（例えば、特許文献２参照）。
しかしながら、特許文献１のメモリカードでは、メモリチップとコントロールチップとをベース基板の異なる面に実装するため、メモリカードの薄型化に限界がある。また、メモリ用基板を積層することもメモリカードの薄型化を妨げる原因となっている。
また、特許文献２のメモリカードでは、メモリチップやコントロールチップのリードフレームへの実装をワイヤボンディングで行う。そのため、実装後にこれらの各チップやワイヤ、リードフレームなどを熱硬化性樹脂などにより封止する必要がある。このとき、メモリチップやワイヤを十分に覆う厚い封止層が必要となるため、メモリカードの小型化や薄型化に限界がある。また、実装ステップとは別に封止ステップが必要となるため、製造コストの低減にも限界がある。さらに、各チップの実装の良否の検査を、全チップがリードフレームに実装された後にしか行うことができない。そのため、一部のチップに実装不良が生じた場合、残りのチップの実装終了まで不良を検出することができず、生産コストが増加する。
特開２００３−１０８９６３号公報 特開２００４−１３７３８号公報
本発明のメモリカードは、第１回路基板と、第１回路基板の上面に実装されるとともに下面の一部の領域のみが第１回路基板と対向する第１半導体チップと、上面に第１回路基板の下面が接合された第２回路基板と、第２回路基板の上面に実装されるとともに少なくとも一部が第１半導体チップの下面の一部の領域以外の他の一部の領域と対向する第２半導体チップと、第２回路基板の上面側において第１半導体チップ、第１回路基板と第２半導体チップを覆うカバー部とを備える。
この構成により、第１半導体チップと第２半導体チップとの間に回路基板を挟むことなく重ねて配置できるため、メモリカードの小型化と薄型化を実現することができる。
また、本発明のメモリカードの製造方法は、ａ）第１半導体チップの下面の一部の領域のみを第１回路基板と対向させて第１回路基板の上面に実装するステップと、ｂ）第２回路基板の上面に第２半導体チップを実装するステップと、ｃ）第２半導体チップの少なくとも一部を第１半導体チップの下面の一部の領域以外の他の一部の領域と対向させて第２回路基板の上面に接合するステップと、ｄ）第２回路基板の上面側において第１半導体チップ、第１回路基板と第２半導体チップをカバー部で覆うステップとを含む。
この方法により、小型化と薄型化とともに、簡単な方法でメモリカードを生産性よく作製できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付し、説明を省略する場合がある。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るメモリカード１の構成を示す平面図である。図２は、メモリカード１を図１の２−２線の位置で切断した断面図である。なお、図１では、メモリカード１の内部構造の理解を容易にするために、カバー部７については輪郭のみを破線で示している。また、図１では、半導体チップの実装などに利用される封止樹脂は図示していない。
本実施の形態では、メモリカード１として、ＳＤメモリカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ ｍｅｍｏｒｙ ｃａｒｄ）を例に説明する。通常、メモリカード１の長さと幅（図１中の左右方向と上下方向の大きさ）および厚さ（図２中の上下方向の大きさ）は、それぞれ、１４．９ｍｍ以上１５．１ｍｍ以下、１０．９ｍｍ以上１１．１ｍｍ以下および０．９ｍｍ以上１．１ｍｍ以下である。なお、本実施の形態では、それぞれの大きさを１５ｍｍ、１１ｍｍおよび１ｍｍとする。また、便宜上、図２中の上側および下側をそれぞれ、メモリカード１の上側および下側として説明するが、以下の第２の実施の形態においても同様である。
図１と図２に示すように、メモリカード１は、外周と内周が、いわゆるロの字型の矩形状の額縁状基板からなる第１回路基板２と、第１回路基板２の図２中の上側の主面である上面２１にボールバンプ（いわゆる「スタッドバンプ」であり、以下、単に「バンプ」という。）３３を挟んで実装される第１半導体チップ３と、上面４１に第１回路基板２の下面２２が接合される第２回路基板４と、第２回路基板４の上面４１にバンプ５３を挟んで実装される第２半導体チップ５と、第２回路基板４の上面４１にはんだを用いて実装される抵抗などの微細なチップ部品６と、第２回路基板４の上面４１側において第１半導体チップ３、第１回路基板２、第２半導体チップ５とチップ部品６とを覆うカバー部７を備える。そして、第１半導体チップ３と第２半導体チップ５を実装する位置のメモリカード１の厚さは０．６ｍｍ以上０．８ｍｍ以下（本実施の形態では、０．７ｍｍ）である。
第２回路基板４は、ＦＲ−４．５相当のガラスエポキシ基板であり、厚さは０．１ｍｍ以上０．４ｍｍ以下（本実施の形態では、０．１６ｍｍ）である。図２に示すように、第２回路基板４は、第１回路基板２が接合される電極４１１、第２半導体チップ５が接合される電極４１２およびチップ部品６が接合される電極４１３を上面４１に備える。さらに、第２回路基板４は、外部の電子機器との接続用の複数の外部電極４２１を下面４２に備える。外部電極４２１は、第２回路基板４の下面４２から上面４１へと連通するスルーホール（図示せず）を介して、上面４１上に設けられている配線と電気的に接続される。
第１回路基板２の厚さは、０．１ｍｍ以上０．４ｍｍ以下（本実施の形態では、０．１２ｍｍ）である。そして、第１回路基板２の上面２１には、第１半導体チップ３が接合される複数の電極２１１が、第１回路基板２の内周に沿って設けられている。また、第１回路基板２の下面２２には電極２２１が設けられ、電極２２１は、はんだを介して第２回路基板４の上面４１の電極４１１に接合される。
第１半導体チップ３と第２半導体チップ５はベアチップであり、厚さはそれぞれ０．０５ｍｍ以上０．３ｍｍ以下である。ここで、第１半導体チップ３は情報を記憶するメモリチップで、第２半導体チップ５は第１半導体チップ３を制御するコントロールチップである。第１半導体チップ３は、下面３２の電極上に形成されたバンプ３３を備え、バンプ３３は封止樹脂３４により第１回路基板２の電極２１１に接合（接触が保たれている状態を含む）されている。また、第２半導体チップ５は下面５２の電極上に形成されたバンプ５３を備え、バンプ５３は封止樹脂５４により第２回路基板４の電極４１２に接合（接触が保たれている状態を含む）されている。
本実施の形態では、封止樹脂３４、５４として、第１回路基板２の上面２１と第２回路基板４の上面４１に貼付されるフィルム状の樹脂材料などの非導電性樹脂フィルム（ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））が利用される。そして、メモリカード１では、第１半導体チップ３と第１回路基板２との間に介在する封止樹脂３４によりバンプ３３の周囲が覆われる。また、第２半導体チップ５と第２回路基板４との間に介在する封止樹脂５４によりバンプ５３の周囲が覆われる。
第１半導体チップ３の下面３２は矩形であり、その下面３２の外周に沿う額縁状の領域（下面３２において互いに対向する２組のエッジ近傍の領域）のみが第１回路基板２と対向する。すなわち、メモリカード１では、第１半導体チップ３の下面３２の一部の領域のみが第１回路基板２の上面２１と対向することになる。
第２半導体チップ５は、第１回路基板２の内周と離間して、第１回路基板２の内側（第１回路基板２の矩形状の開口部２０（図１参照））に配置されている。そして、第２半導体チップ５の上面５１は、第１半導体チップ３の下面３２の中央近傍の領域（下面３２のうち、第１回路基板２と対向する上記一部の領域以外の他の一部の領域）と対向する。
また、メモリカード１は、図２に示すように、第１半導体チップ３の下面３２と第２半導体チップ５の上面５１との間に設けられ、第１半導体チップ３と第２半導体チップ５とを互いに固定する接着剤などの固定部材８をさらに備える。
カバー部７は、樹脂により形成された成型部品からなり、第１半導体チップ３、第１回路基板２、第２半導体チップ５とチップ部品６を収容する凹部７１を備える。そして、カバー部７は、凹部７１の開口を介して第２回路基板４に取り付けられる。
以下に、本発明の第１の実施の形態に係るメモリカード１の製造方法について説明する。図３Ａと図３Ｂは、メモリカード１の製造方法のフローチャートであり、図４Ａから図４Ｃは、メモリカード１の製造方法の途中の状態を示す図である。なお、図４Ａから図４Ｃでは、図２と同様に、メモリカード１を図１の２−２線の位置で切断した断面図で示している。
まず、図４Ａに示すように、第１半導体チップ３の下面３２の電極上にバンプ３３を形成する（ステップＳ１１）。
次に、第１回路基板２の上面２１の電極２１１に、例えばＮＣＦなどの封止樹脂３４を貼付する。これにより、封止樹脂３４が電極２１１に付与される（ステップＳ１２）。
次に、実装装置（図示せず）により、第１半導体チップ３の下面３２が第１回路基板２の上面２１と対向して保持される。そして、バンプ３３が封止樹脂３４を介して電極２１１と対向するように第１半導体チップ３の位置を調整した後、第１半導体チップ３を第１回路基板２に押圧する。このとき、第１半導体チップ３の下面３２の一部の領域（下面３２の外周に沿う額縁状の領域）のみが第１回路基板２の上面２１と対向する。さらに、第１半導体チップ３を第１回路基板２に押圧した状態で、第１半導体チップ３を加熱し、第１半導体チップ３をバンプ３３を挟んで第１回路基板２と電気的に接続する。これにより、封止樹脂３４が熱により硬化して、第１半導体チップ３が第１回路基板２に接合され、実装される（ステップＳ１３）。以下では、第１回路基板２と第１回路基板２に実装された第１半導体チップ３をまとめて「メモリモジュール」という。
上述のステップ１１からステップ１３により、第１半導体チップ３の下面３２の一部の領域のみが第１回路基板２と対向して第１回路基板２の上面２１に実装される。
次に、図４Ｂに示すように、第２半導体チップ５の下面５２の電極上にバンプ５３を形成する（ステップＳ１４）。そして、第２回路基板４の上面４１の電極４１２に、例えばＮＣＦなどの封止樹脂５４を貼付する。これにより、封止樹脂５４が電極４１２に付与される（ステップＳ１５）。
次に、実装装置の保持部で第２半導体チップ５の下面５２を第２回路基板４の上面４１に向けて保持する。そして、バンプ５３が封止樹脂５４を介して電極４１２と対向するように第２半導体チップ５の位置を調整する。さらに、第２半導体チップ５を第２回路基板４に押圧した状態で、第２半導体チップ５を加熱して、第２半導体チップ５をバンプ５３を挟んで第２回路基板４と電気的に接続する。これにより、封止樹脂５４が硬化して、第２半導体チップ５が第２回路基板４に接合され、実装される。（ステップＳ１６）。以下では、第２回路基板４と第２回路基板４に実装された第２半導体チップ５をまとめて「コントローラモジュール」という。
上述のステップ１４からステップ１６により、第２半導体チップ５が第２回路基板４の上面４１に実装される。
次に、検査装置（図示せず）で、メモリモジュールとコントローラモジュールの電気的な検査を行う。すなわち、第１回路基板２を介してメモリモジュールに電気を流すことにより、第１半導体チップ３の第１回路基板２に対する実装の良否、例えば第１半導体チップ３と第１回路基板２との電気的接続の良否や第１半導体チップ３が正常に作動するか否かなどが電気的に検査される（ステップＳ１７）。また、第２回路基板４を介してコントローラモジュールに電気を流すことにより、第２半導体チップ５の第２回路基板４に対する実装の良否が電気的に検査される（ステップＳ１８）。
次に、メモリモジュールとコントローラモジュールの実装が正常であると判断されると、図４Ｃに示すように、第２回路基板４の上面４１にマスクを介してクリームはんだが塗布され、電極４１１と電極４１３上に付与される（ステップＳ１９）。また、第２半導体チップ５の上面５１には接着剤などの固定部材８が付与される（ステップＳ２０）。
次に、第１回路基板２の下面２２の電極２２１が第２回路基板４の電極４１１とはんだを介して対向するように第１回路基板２の位置を調整する。そして、第１回路基板２を第２回路基板４上に搭載する。同様に、第２回路基板４の電極４１３上にチップ部品６をはんだを介して搭載する。このとき、第２半導体チップ５の上面５１上の固定部材８は、第１半導体チップ３の下面３２により押圧される。そして、図２に示すように、固定部材８は、第１半導体チップ３と第２半導体チップ５との間の空間から第２半導体チップ５の周囲の空間にまで広がり、この状態で硬化する。その後、メモリモジュール、コントローラモジュールとチップ部品６のリフローを行う。これにより、第１半導体チップ３の下面３２の中央近傍の領域（第１半導体チップ３の下面３２のうち、第１回路基板２と対向する一部の領域以外の他の一部の領域）を第２半導体チップ５の上面５１と対向させて、第１回路基板２の下面２２の電極２２１が第２回路基板４の上面４１の電極４１１と接合される。また、チップ部品６の電極が第２回路基板４の電極４１３と接合される（ステップＳ２１）。
次に、カバー部７を、その凹部７１の開口を介してメモリモジュールとチップ部品６が接合された第２回路基板４に取り付ける。これにより、第２回路基板４の上面４１側において第１半導体チップ３、第１回路基板２、第２半導体チップ５とチップ部品６がカバー部７で覆われ、メモリカード１が作製される（ステップＳ２２）。
さらに、上記メモリカード１の製造では、ステップＳ１７において第１半導体チップ３の第１回路基板２に対する実装不良が検出された場合、他の正常なメモリモジュールが準備され正常なモジュール同士が接合される。同様に、ステップＳ１８において第２半導体チップ５の第２回路基板４に対する実装不良が検出された場合、他の正常なコントローラモジュールが準備され正常なモジュール同士が接合される。また、実装不良が検出されたモジュールに対してはリペア作業（例えば、半導体チップの接合解除や再実装）が行われる。
以上に説明したように、第１の実施の形態によれば、第１半導体チップ３の下面３２の一部の領域のみが、対向する第１回路基板２の上面２１に実装される。そして、第１回路基板２を第２回路基板４の上面４１に接合することにより、第１半導体チップ３の下面３２の上記一部の領域以外の他の一部の領域が、第２回路基板４の上面４１に実装された第２半導体チップ５と対向する。この結果、第１半導体チップ３と第２半導体チップ５とを、その間に別の回路基板を挟むことなく重ねて配置できるため、メモリカード１の小型化と薄型化を実現することができる。
また、第１の実施の形態によれば、第１半導体チップ３を第１回路基板に、第２半導体チップ５を第２回路基板４に実装し、それぞれをモジュール化した状態で積層する。そのため、両モジュールを積層する前に、各モジュールの電気的検査を行い、第１半導体チップ３と第２半導体チップ５の実装の良否を個別に検査できる。その結果、実装不良をメモリモジュールとコントローラモジュールの積層前に検出できるので、生産コストが低減する。
一方、従来、半導体チップを、例えばワイヤボンディングにより回路基板に実装する場合、実装後に半導体チップとワイヤを、例えば粘度が低い熱硬化性樹脂などにより封止するステップが必要となる。そこで、通常、回路基板の上面側で半導体チップなどを覆って熱硬化性樹脂を成形し、メモリカードのカバー部を形成する場合がある。
これに対して、第１の実施の形態では、第１半導体チップ３と第２半導体チップ５を、バンプ３３、５３を挟んで第１回路基板２と第２回路基板４にフリップチップ実装する。そのため、必ずしも熱硬化性樹脂などにより第１半導体チップ３、第２半導体チップ５と第１回路基板２などを封止したり、カバー部を形成する必要がない。その結果、カバー部７の材料や形成方法の選択の自由度が向上する。また、第１半導体チップ３と第２半導体チップ５のフリップチップ実装により、ワイヤボンディング実装に比べて、実装時の信頼性が向上する。さらに、第１半導体チップ３と第２半導体チップ５を封止樹脂３４、５４を介して回路基板に実装するため、各半導体チップと各回路基板との電気的接続部を別途封止するステップの省略により、メモリカード１の製造を簡素化することができる。また、成型部品からなるカバー部７で第１半導体チップ３、第１回路基板２と第２半導体チップ５などを覆う構成により、熱硬化性樹脂などで封止してカバー部を形成する場合に比べて、メモリカード１の製造をより簡素化することができる。
また、第１の実施の形態では、第１半導体チップ３の下面３２の外周に沿う額縁状の領域で第１回路基板２と接合するため、第１半導体チップ３を第１回路基板２に強固に固定することができる。そして、第１半導体チップ３の下面３２と第２半導体チップ５の上面５１とを接着剤からなる固定部材８でさらに固定するため、第１半導体チップ３を第２回路基板４に間接的により強固に固定することができる。
（第２の実施の形態）
以下に、本発明の第２の実施の形態に係るメモリカードについて、図５と図６を用いて説明する。
図５は、本発明の第２の実施の形態に係るメモリカード１ａの構成を示す平面図であり、図６は、メモリカード１ａを図５の６−６線の位置で切断した断面図である。図５では、メモリカード１ａの内部構造の理解を容易にするために、カバー部７ａについては輪郭のみを破線で示している。また、図５では、半導体チップの実装などに利用される封止樹脂は図示していない。
図５と図６に示すように、メモリカード１ａは、図１と図２に示すメモリカード１の第１回路基板２とは形状が異なる第１回路基板２ａを備える。また、メモリカード１ａは、熱可塑性樹脂により形成されたカバー部７ａを備える。その他の構成は図１と図２と同様であり、同じ符号を付して説明する。また、メモリカード１ａの製造方法の流れは、第１の実施の形態とほぼ同様であるため説明を簡略化する。
図５と図６に示すように、第１回路基板２ａは、図１に示す外周と内周が矩形状の額縁状基板からなる第１回路基板２の右側が開口した、いわゆるコの字型の形状を有する。そして、メモリカード１ａは、第１半導体チップ３の下面３２の互いに対向する１組のエッジおよびその１組のエッジに直交する１つのエッジ近傍の領域が、第１回路基板２ａの上面２１と対向している。そのため、第２半導体チップ５の一部は、第１半導体チップ３と重なっていない。すなわち、メモリカード１ａは、第２半導体チップ５の上面５１の一部のみが、第１半導体チップ３の下面３２の第１回路基板２ａと対向した一部の領域以外の他の一部の領域と対向する構成を有する。
以下、本発明の第２の実施の形態に係るメモリカード１ａの製造方法について、第１の実施の形態と同様に図３Ａと図３Ｂを参照しながら説明する。
まず、第１半導体チップ３の下面３２の電極上にバンプ３３を形成し、第１回路基板２ａの上面２１の電極２１１に封止樹脂３４を付与する（ステップＳ１１、Ｓ１２）。
次に、第１半導体チップ３をバンプ３３を挟んで第１回路基板２ａに電気的に接続するとともに、封止樹脂３４を硬化して第１半導体チップ３を第１回路基板２ａに接合する（ステップＳ１３）。上述のステップにより、第１半導体チップ３が第１回路基板２ａに実装される。
次に、第２半導体チップ５の下面５２の電極上にバンプ５３を形成し、第２回路基板４の上面４１の電極４１２に封止樹脂５４を付与する（ステップＳ１４、Ｓ１５）。
次に、第２半導体チップ５をバンプ５３を挟んで第２回路基板４に電気的に接続するとともに、封止樹脂５４を硬化して第２半導体チップ５を第２回路基板４に接合する（ステップＳ１６）。上述のステップにより、第２半導体チップ５が第２回路基板４の上面４１に実装される。
次に、第１半導体チップ３の第１回路基板２ａに対する実装の良否が第１回路基板２ａを介して電気的に検査される（ステップＳ１７）。同様に、第２半導体チップ５の第２回路基板４に対する実装の良否が第２回路基板４を介して電気的に検査される（ステップＳ１８）。
次に、第２回路基板４の上面４１の電極４１１と電極４１３にはんだを付与する（ステップＳ１９）。また、第２半導体チップ５の上面５１に接着剤からなる固定部材８を付与する（ステップＳ２０）。そして、第１回路基板２ａとチップ部品６を第２回路基板４上に搭載してリフローすることにより、第１回路基板２ａとチップ部品６を第２回路基板４に接合する（ステップＳ２１）。
その後、例えばインサート成形などにより、第２回路基板４上に第１半導体チップ３、第１回路基板２ａ、第２半導体チップ５とチップ部品６を覆う熱可塑性樹脂を成形してカバー部７ａを形成する。上記各ステップにより、メモリカード１ａは作製される。
以上に説明したように、第２の実施の形態によれば、第１の実施の形態と同様に、第１半導体チップ３と第２半導体チップ５とを、その間に回路基板を挟むことなく重ねて配置できるため、メモリカード１ａの小型化と薄型化を実現することができる。このとき、メモリカード１ａの小型化と薄型化の観点から、第２半導体チップ５の少なくとも一部が、第１半導体チップ３の下面３２の第１回路基板２ａと対向する一部の領域以外の他の一部の領域と対向していればよい。
また、第２の実施の形態によれば、メモリモジュールとコントローラモジュールを積層する前に検査し、第１半導体チップ３と第２半導体チップ５の実装の良否を個別に検査できるため、生産性や生産コストを低減できる。
また、第２の実施の形態によれば、第１の実施の形態と同様に、第１半導体チップ３と第２半導体チップ５をフリップチップ実装することにより、カバー部７ａの材料や形成方法の選択の自由度を向上することができる。また、第１半導体チップ３と第２半導体チップ５のフリップチップ実装により、ワイヤボンディング実装に比べて、実装時の信頼性が向上する。さらに、第１半導体チップ３の下面３２の３つのエッジ近傍の領域で第１回路基板２ａと接合するため、第１半導体チップ３を第１回路基板２ａに強固に固定することができる。また、接着剤からなる固定部材８で第１半導体チップ３を第２回路基板４に間接的により強固に固定することができる。
また、第２の実施の形態によれば、特に、カバー部７ａを熱可塑性樹脂で形成することにより、カバー部７ａの硬さを低減し、安全性などの信頼性を高めることができる。
以上、本発明の各実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、以下に示すように様々な変更が可能である。
すなわち、上記各実施の形態では、第１半導体チップ３と第２半導体チップ５をメモリチップとコントロールチップを例に説明したが、これに限られない。例えば、ＡＳＩＣなどの他のベアチップを第１半導体チップ３と第２半導体チップ５として用いてもよい。さらに、第１半導体チップ３と第２半導体チップ５として２つのメモリチップを積層して、第２回路基板４の他の領域に実装したコントロールチップにより２つのメモリチップを制御する構成としてもよい。また、第２半導体チップ５として、情報の記憶と他のメモリチップを制御するメモリ・コントローラ兼用チップを第２回路基板４に実装してもよい。このとき、半導体チップは、部分的に半導体機能を利用したチップであれば、全体が半導体機能を有するチップでなくてもよい。
また、上記各実施の形態では、第１半導体チップ３を、その下面３２の外周に沿う額縁状の領域や下面３２の３つのエッジ近傍の領域で第１回路基板に接合する例で説明したが、これに限られない。例えば、図７に示すメモリカード１ｂのように、互いに平行な２枚の基板からなる第１回路基板２ｂを第２回路基板４上に接合し、第１半導体チップ３の下面の互いに対向する１組のエッジ近傍の領域で、第１回路基板２ｂと対向して接合する構成としてもよい。
また、上記各実施の形態では、バンプ３３、５３を第１半導体チップ３の電極上と第２半導体チップの電極上に形成した例で説明したが、それぞれを第１回路基板２の電極２１１上と第２回路基板４の電極４１２上に形成してもよい。さらに、バンプ３３、５３として、ボールバンプ以外に、他の種類のボールバンプやメッキバンプ、はんだバンプなどを用いてもよい。
また、上記各実施の形態では、封止樹脂として、ＮＣＦなどの貼付を例に説明したがこれに限られない。例えば、非導電性樹脂ペーストの塗布、異方導電性樹脂フィルムや異方導電性樹脂ペーストを用いて封止樹脂を形成してもよい。
また、上記各実施の形態では、第１半導体チップ３の第１回路基板の実装後に、第２半導体チップ５の第２回路基板４の実装を行う例で説明したが、これに限られない。例えば、第２半導体チップ５の第２回路基板４の実装を、第１半導体チップ３の第１回路基板の実装と並行して行ってもよく、第１半導体チップ３の実装よりも前に行ってもよい。同様に、第１半導体チップ３の第１回路基板の実装の良否の検査を、第２半導体チップ５の第２回路基板４の実装よりも前に行っても、第２半導体チップ５の実装と並行して行ってもよい。
また、上記各実施の形態では、第１半導体チップと第２半導体チップをフリップチップ実装する例で説明したが、これに限られない。必要に応じて、第１半導体チップ３の第１回路基板への実装や第２半導体チップ５の第２回路基板４への実装の少なくとも一方をワイヤボンディングにより行ってもよい。ただし、実装の信頼性向上やカバー部の材料や形成方法の選択の自由度を向上させる点から、第１半導体チップ３と第２半導体チップ５をフリップチップ実装で回路基板に実装することが好ましい。
また、上記各実施の形態では、カバー部を熱可塑性樹脂で形成する例で説明したが、これに限られない。必要に応じて、熱硬化性樹脂などの成形によりカバー部を形成してもよい。ただし、メモリカードの製造をより簡素化するという点から、カバー部を成型部品とすることが好ましい。また、カバー部の硬さを低減して安全性を高めるという点から、カバー部を熱可塑性樹脂で成形することが好ましい。
なお、本発明のメモリカードは、ＳＤカード以外の、例えばＩＣカードなどの他のカード型記録媒体として利用してもよい。
本発明は、情報を記録する、特に小型化や薄型化が要望されるメモリカードなどの技術分野に有用である。
本発明の第１の実施の形態に係るメモリカードの構成を示す平面図 図１の２−２線の位置で切断した断面図 本発明の第１の実施の形態に係るメモリカードの製造方法のフローチャート 本発明の第１の実施の形態に係るメモリカードの製造方法のフローチャート 本発明の第１の実施の形態に係るメモリカードの製造方法の途中の状態を示す図 本発明の第１の実施の形態に係るメモリカードの製造方法の途中の状態を示す図 本発明の第１の実施の形態に係るメモリカードの製造方法の途中の状態を示す図 本発明の第２の実施の形態に係るメモリカードの構成を示す平面図 図５の６−６線の位置で切断した断面図 本発明の第２の実施の形態に係るメモリカードの他の例の構成を示す平面図
符号の説明
１，１ａ，１ｂ メモリカード
２，２ａ，２ｂ 第１回路基板
３ 第１半導体チップ
４ 第２回路基板
５ 第２半導体チップ
６ チップ部品
７，７ａ カバー部
８ 固定部材
２０ 開口部
２１，４１，５１，５２ 上面
２２，３２，４２ 下面
３３，５３ バンプ
３４，５４ 封止樹脂
７１ 凹部
２１１，２２１，４１１，４１２，４１３ 電極
４２１ 外部電極
Ｓ１１〜Ｓ２２ ステップ

Claims (3)

  1. ａ）第１半導体チップの下面の一部の領域のみを第１回路基板と対向させて前記第１回路基板の上面に実装するステップと、
    ｂ）第２回路基板の上面に第２半導体チップを実装するステップと、
    ｃ）前記第２半導体チップの少なくとも一部を前記第１半導体チップの前記下面の前記一部の領域以外の他の一部の領域と対向させて前記第２回路基板の前記上面に接合するステップと、
    ｄ）前記第２回路基板の前記上面側において前記第１半導体チップ、前記第１回路基板と前記第２半導体チップをカバー部で覆うステップと、
    を含むことを特徴とするメモリカードの製造方法。
  2. 前記ａ）ステップが、
    ａ１）前記第１半導体チップの電極または前記第１回路基板の電極にバンプを形成するステップと、
    ａ２）前記第１回路基板の前記電極に封止樹脂を付与するステップと、
    ａ３）前記バンプを挟んで前記第１半導体チップを前記第１回路基板に電気的に接続するステップと、
    を備え、
    前記ｂ）ステップが、
    ｂ１）前記第２半導体チップの電極または前記第２回路基板の電極にバンプを形成するステップと、
    ｂ２）前記第２回路基板の前記電極に封止樹脂を付与するステップと、
    ｂ３）前記バンプを挟んで前記第２半導体チップを前記第２回路基板に電気的に接続するステップと、
    を含むことを特徴とする請求項１に記載のメモリカードの製造方法。
  3. 前記ａ）ステップと前記ｃ）ステップとの間において前記第１半導体チップの前記第１回路基板に対する実装の良否を前記第１回路基板を介して電気的に検査するステップと、
    前記ｂ）ステップと前記ｃ）ステップとの間において前記第２半導体チップの前記第２回路基板に対する実装の良否を前記第２回路基板を介して電気的に検査するステップと、
    をさらに含むことを特徴とする請求項１に記載のメモリカードの製造方法。
JP2007556823A 2006-02-02 2007-01-24 メモリカードの製造方法 Expired - Fee Related JP4946872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007556823A JP4946872B2 (ja) 2006-02-02 2007-01-24 メモリカードの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006025445 2006-02-02
JP2006025445 2006-02-02
PCT/JP2007/051055 WO2007088757A1 (ja) 2006-02-02 2007-01-24 メモリカードおよびメモリカードの製造方法
JP2007556823A JP4946872B2 (ja) 2006-02-02 2007-01-24 メモリカードの製造方法

Publications (2)

Publication Number Publication Date
JPWO2007088757A1 JPWO2007088757A1 (ja) 2009-06-25
JP4946872B2 true JP4946872B2 (ja) 2012-06-06

Family

ID=38327336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556823A Expired - Fee Related JP4946872B2 (ja) 2006-02-02 2007-01-24 メモリカードの製造方法

Country Status (4)

Country Link
JP (1) JP4946872B2 (ja)
CN (1) CN101375299B (ja)
TW (1) TW200805619A (ja)
WO (1) WO2007088757A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP5141187B2 (ja) 2007-10-26 2013-02-13 富士通株式会社 Ｒｆｉｄタグ製造方法
US10251273B2 (en) * 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
JP4945682B2 (ja) * 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法
JP5337110B2 (ja) * 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167553A (ja) * 1990-10-31 1992-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH06309523A (ja) * 1993-04-23 1994-11-04 Fuji Film Micro Device Kk メモリカード
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
JPH10240877A (ja) * 1997-02-28 1998-09-11 Fujitsu Ltd Ｉｃカード
JP2001102516A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体装置およびその製造方法
JP2002109498A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 携帯可能電子媒体
JP2002124625A (ja) * 2000-10-16 2002-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000085610A (ja) * 1998-09-17 2000-03-28 Toyota Motor Corp 車両用操舵制御装置
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167553A (ja) * 1990-10-31 1992-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH06309523A (ja) * 1993-04-23 1994-11-04 Fuji Film Micro Device Kk メモリカード
JPH098222A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Works Ltd 半導体装置を搭載した電子部品装置
JPH10240877A (ja) * 1997-02-28 1998-09-11 Fujitsu Ltd Ｉｃカード
JP2001102516A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体装置およびその製造方法
JP2002109498A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 携帯可能電子媒体
JP2002124625A (ja) * 2000-10-16 2002-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品

Also Published As

Publication number Publication date
CN101375299B (zh) 2012-08-08
CN101375299A (zh) 2009-02-25
WO2007088757A1 (ja) 2007-08-09
JPWO2007088757A1 (ja) 2009-06-25
TW200805619A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
JP4946872B2 (ja) メモリカードの製造方法
JP4766053B2 (ja) Ｓｄメモリカードおよびｓｄメモリカードの製造方法
US7933127B2 (en) Memory card and memory card manufacturing method
US8223500B2 (en) Memory card and method for manufacturing the same
US8599571B2 (en) Memory card
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP5337110B2 (ja) 半導体記憶装置
JP5029597B2 (ja) カード型記録媒体およびカード型記録媒体の製造方法
JP2009278064A (ja) 半導体装置とその製造方法
US8035225B2 (en) Semiconductor chip assembly and fabrication method therefor
JP4034468B2 (ja) 半導体装置の製造方法
JP4635836B2 (ja) シート状電子回路モジュール
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP3877988B2 (ja) 半導体装置
JP3971314B2 (ja) 半導体製造装置
JP4952353B2 (ja) チップモジュールおよびメモリカード
JP2008293089A (ja) メモリカードおよびメモリカードの製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device
JP2002289766A (ja) 積層型半導体装置およびその製造方法
JP2007027338A (ja) 半導体装置及びその製造方法
JP2004063805A (ja) 半導体装置
JP2006012949A (ja) 半導体装置およびその製造方法
JP2005328005A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees