JPH04167553A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04167553A
JPH04167553A JP2295776A JP29577690A JPH04167553A JP H04167553 A JPH04167553 A JP H04167553A JP 2295776 A JP2295776 A JP 2295776A JP 29577690 A JP29577690 A JP 29577690A JP H04167553 A JPH04167553 A JP H04167553A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
wiring
semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2295776A
Other languages
English (en)
Other versions
JP2847949B2 (ja
Inventor
Takao Ochi
岳雄 越智
Hiroaki Fujimoto
博昭 藤本
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2295776A priority Critical patent/JP2847949B2/ja
Publication of JPH04167553A publication Critical patent/JPH04167553A/ja
Application granted granted Critical
Publication of JP2847949B2 publication Critical patent/JP2847949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子の実装の分野、特にペアチップの薄
監　高密度実装の分野に関するものであム 従来の技術 返電　電子機器の小型化　薄型化の傾向に伴って、半導
体素子の実装の薄型化　高密度化の要求が高まっている
。半導体素子を薄型に実装するためには　ペアチップを
回路基板に直接フェースダウンで実装するフリップ型の
実装がもっとも効率が良１．％　　第３図にこの従来の
技術であるフリップチップ実装技術の構成の一例を示す
。２１は半導体素子、　２２は回路基板　２３は電極　
２４は配線であム　半導体素子２１の電極２３と回路基
板２２の配線２４はハンダ２５により、機械的に固定さ
れていも　かかる構成の半導体装置は下記に示したプロ
セスより形成されも　まず電極２３上にハンダバンブを
形成した半導体素子２１を回路基板２２に搭載すａ　つ
いで半導体素子２１の電極２３と回路基板２２の配線２
４とを位置合わせずも　この状態のまま半導体素子２１
と回路基板２２を１５０〜３００℃加熱しハンダバンプ
を溶融させ、半導体素子２１の電極２３と回路基板２２
の配線２４とをハンダづけにより機械的に接続す４　第
４図にフリップチップで半導体素子を多層に積み重ねて
実装した場合の一例を示す。３１．３２はそれぞれ第１
層は　第２層よ　第３層目の半導体素子、また３３、３
４、３５はそれぞれ第１層は　第２層よ　第３層目の回
路基板であ本発明が解決しようとする課題 しかしながら前記のような構成でＣ友　　下記のような
問題点を有してい九 １）半導体素子の電極と回路基板の配線を向かい合わせ
にして位置合わせするた八　電極の位置が見えず位置合
わせがしにくく接続不良をおこし易ｔ、％ ２）ハンダ付けの際にハンダが溶融して電極間の短絡が
生じゃすいた嵌　電極ピッチが余り狭くできず、電極ピ
ッチに限界があム ３）半導体素子の電極と回路基板の配線がハンダによる
機械的接続であるた数　周囲温度が変化したとき、半導
体素子と回路基板の熱膨張係数の差による応力の集中が
ハンダ接続部に生ま　クラックによる接続不良が生じも
　まｆ、　　機械的ストレスに対しても弱（− ４）３）の傾向は半導体素子の大きさが大きくなるほど
激しくなるた数　余り大きなサイズの半導体素子を実装
できなしも ５）電極接続時に加熱を必要とするた敦　半導体素子や
回路基板に熱的ダメージがかが４６）半導体素子と回路
基板を機械的に接続するた敢　半導体素子に不良が生じ
た場合でも半導体素子の交換が不可能であム 本発明はかかる点に鑑へ　非常に簡略な構造でしかも安
価に上記問題点を全て解決しうる半導体素子の実装方法
を提供することを目的とすも課題を解決するための手段 本発明（表　第１の配線を有する第１の回路基板上に　
半導体素子の外形に合わせた形状の開口部を有し、　第
２の配線を有する第２の回路基板が積層されており、第
２の回路基板の開口部に半導体素子を載置し　半導体素
子の電極は第１の回路基板の前記配線と接触により電気
的に接続されており、半導体素子の裏面に放熱フィンを
配置し　放熱フィンを第１の回路基板もしくは第２の回
路基板に固定し　放熱フィンと第１の回路基板に挟み込
まれることにより、半導体素子を第１の回路基板に固定
した半導体装置である。
作用 本発明は前記した構成により、半導体素子と回路基板の
接続が機械的接続でなく、接触による接続とすることが
できるた数　周囲温度が変化したときや外力がかかった
ときでＬ　電極と配線が自由に摺動できるので熱れ　機
械的ストレスに対して強い構造とすることができも　ま
た放熱フィンを取り外せば一度実装した半導体素子の交
換も容易にできも　更に回路基板の開口部は半導体素子
の外形に合わせて形成しているた数　半導体素子を回路
基板の開口部に半導体素子をはめ込め（Ｌ半導体素子の
電極と回路基板の配線との位置合わせは自動的にできる
ので、半導体素子の電極と回路基板の配線の位置合わせ
の必要がなＩ、％　　また上に載せる半導体素子を下の
ものより大きくして行けば　半導体素子と回路基板を積
層していくことも可能であム 実施例 第１図は本発明の第１の実施例における半導体装置の構
造図を示すものであム　第１図において、ｌ、　２はそ
れぞれ第１、第２の半導体素子であり、３．４、５はそ
れぞれ第１、第２、第３の回路基板であも　また６、　
７はそれぞれ第１、第２の突起電極であり、　８、９、
１０はそれぞれ第１、第２、第３の配線であ、４　１１
は放熱フィンであり、１２は放熱フィンの固定ネジであ
り、　１３、１４はそれぞれ第１及び第２の弾性体であ
ム　第１、第２、第３の回路基板３．４．５のベースに
はガラ入　セラミック等を用いモ第１、第２の突起電極
６．７及び第１、第２、第３の配線８．９．１０にはＡ
ＬＡｕ等を用し＼　第１及び第２の弾性体１３、１４に
はアクリル、エポキシ、　シリコンゴム等を用１．Ｘ、
その厚みは１００〜２５０μｍとすム　放熱フィン１１
にはＡＩ等を用Ｌｋ　　その外形は第２の回路基板より
も大きなものを用いも第１．第２の突起型８ｉ６．７は
第１および第２の半導体素子の電極上に鍍金などの方法
を用いてあらかじめ形成しておく。第２の回路基板４に
は第１の回路基板３に搭載する第１の半導体素子１の外
形に合わせて、その搭載部に第１の開口部１５を形成し
ておく。第２の半導体素子２は第２の回路基板上接続を
取るた秩　第１の半導体素子１よりも大きな外形を有す
るものを用いる。また第３の回路基板５には第２の回路
基板４に搭載する第２の半導体素子２の外形に合わせて
、その搭載部に第２の開口部１６を形成しておく。
上記半導体装置は第２図に示したプロセスにより形成さ
れも　まず第２図（ａ）に示したように第１．第２の半
導体素子の外形に合わせて、あらかじ数　それぞれ第１
、第２の開口部１５、１６を形成した第２、第３の回路
基板４．５を第１の回路基板３に積層した多層回路基板
１７を用意すム　ついで第２図（ｂ）に示したように　
第１の開口部１５に第１の半導体素子ｌをはめ込ａ　こ
の際　第１の開口部１５は第１の半導体素子ｌの外形に
合わせ、その搭載部に形成されているので、第１の半導
体素子ｌは第１の開口部１５にはめ込むだけで、第１の
回路基板３の第１の配線８に第１の突起電極６は位置合
わせされも　この際　第１の半導体素子１を第１の開口
部１５にはめ込むだけで、第１の回路基板３の第１の配
線８に第１の突起電極６が非常に精度良く位置合わせさ
れる為に（よ　第１及び第２の回路基板３．４をセラミ
ックなどの非常に寸法安定性の良いもので形成すも　ま
た　第１の開口部１５のサイズも精度良く作製し　その
大きさは第１の半導体素子の外形より１０〜２０μｍ大
きいサイズとするのが望ましｔ〜 ついで第２図（Ｃ）に示したようへ　第１の半導体素子
ｌの上に第１の弾性体１３を載せも　この上から更に第
２図（ｄ）に示したように第２の半導体素子２を第２の
開口部１６にはめ込ａ　この東　第２の開口部１６も第
２の半導体素子２の外形に合わせ、その搭載部に形成さ
れているので、第２の半導体素子２も第２の開口部１６
にはめ込むだけで、第２の回路基板４の第２の配線９に
第２の突起電極７は位置合わせされも　この東　いうま
でもなく、第２の半導体素子２を第２の開口部１６には
め込むだけで、第２の回路基板４の第２の配線９に第２
の突起電極７が位置合わせされる為に（よ　各回路基板
やその開口部のサイズの精度を合わせておくことが重要
であるのは前述の通りであａ　更に第２図（ｅ）に示し
たよう番へ　第２の半導体素子２の上に第２の弾性体１
４を載せも　ついで第２図（ｆ）に示したように第２の
弾性体１４の上から放熱フィン１１を載せたのちに放熱
フィン１１を多層回路基板１７に固定ネジ１２により固
定すも　この限　固定ネジ１２により放熱フィン１１を
多層回路基板１７に締めつける力は第２の弾性体１４を
通して第２の半導体素子２へと伝えられ　更に第２の半
導体素子２から第１の弾性体１３へと伝えられ　第１の
弾性体１３から第１の半導体素子ｌへと伝えられ　第１
及び第２の半導体素子１．２の突起電極６．７はそれぞ
れ第１及び第２の配線８、９に圧接されも　第１及び第
２の弾性体１３、１４の弾性力により第１及び第２の半
導体素子１、２がそれぞれ適度な力で第１及び第２の回
路基板３．４に圧接されるためにζ戴　用いる弾性体の
材質により、その厚みを適当に調節すム　例えばシリコ
ンゴムなどを用いる場合、だいたいゴムを５％程度圧縮
してやることが望ましく、第２、第３の回路基板の厚み
がそれぞれに下記の用に調整されていることが望ましｔ
℃ 第２の回路基板の厚み ＝第１の半導体素子の厚み 十第１の弾性体の厚み＊１．０５ 第３の回路基板の厚み ＝第２の半導体素子の厚み ＋第２の弾性体の厚み＊１．０５ 上記のように調整すると、放熱フィンにより半導体素子
を固定した際ｉ＝　　各弾性体が厚みの５％程度圧縮さ
れ　その反発力により、各半導体素子はそれぞれ各回路
基板に押しつけられも 以上のような方法で半導体素子を回路基板に実装すると
、半導体素子と回路基板の接続が機械的接続でなく、接
触による接続とすることができた数　周囲温度が変化し
たときや外力がかかったときで仮　電極と配線が自由に
摺動できるので熱的機械的ストレスに対して強い構造と
することができも　このため半導体素子のサイズが大き
くなっても熱れ　機械的ストレスで半導体装置の破壊が
生じることは無く。また放熱フィンを取り外せば一度実
装した半導体素子の交換も容易にできも今回は半導体素
子を２層積み重ねた構造の一例を用いて本発明の基本構
成を示した力（本発明は半導体素子の多層実装に非常に
適した構造であるの玄　積層する半導体素子の数を３層
以上にする事も可能であも 発明の詳細 な説明したようζξ　本発明によれば　下記に示したよ
うに数々の効果があり、本発明の実用的効果は非常に多
大であム ｌ）半導体素子を回路基板の開口部にはめ込むだけで自
動的に位置合わせができるた数　位置合わせが非常に簡
略で、位置合わせの不良による接続不良が起こりに＜　
Ｌ％ ２）半導体素子の電極と回路基板の配線がハンダによる
機械的接続では無く、接触による接続であるので、周囲
温度が変化したり、外力がかかったりしても電極と配線
とが自由に摺動できるためまた　熱れ　機械的ストレス
が生じたときでも半導体装置が破壊されることが無ｔ℃ ３）２）の傾向は半導体素子の大きさによらないた数　
大きなサイズの半導体素子の実装に適すも４）電極接続
時に加熱を必要としないたべ　実装時に半導体素子や回
路基板に熱的ダメージがかからな（℃ ５）半導体素子と回路基板を機械的に接続しないた八　
半導体素子に不良が生じた場合でも半導体素子の交換が
容易にできも ６）電極と配線の接続が接触のみで行われるので、接続
ピッチを制限する要素が無く、しかも−括接続ができる
た数　多端子、狭ピッチの半導体素子の接続に適すも
【図面の簡単な説明】
第１図は本発明の第１の実施例における半導体装置の構
造断面医　第２図は同実施例の半導体装置の作製方法の
工程断面文　第３皿　第４図は従来の半導体装置の構造
断面図であ４ １、３１・・・第１の半導体素子、　２、３２・・・第
２の半導体素子、　３、３３・・・第１の回路基板　４
．３４・・・第２の回路基板　５、３５・・・第３の回
路基［６・・・第１の突起を楓　７・・・第２の突起電
機８・・・第１の配線　９・・・第２の配線　ｌＯ・・
・第３の配線　１１・・・放熱フィン、　１２・・・固
定ネジ、　１３・・・第１の弾性恢　１４・・・第２の
弾性恢　１５・・・第１の開口訊　１６・・・第２の関
口区　１７・・・多層回路基板　２１・・・半導体素子
、　２２・・・回路基板　２３・・・重態　２４・・・
配線　２５・・・ハン外代理人の氏名　弁理士　小鍜治
　明　ほか２名Ｈｍｌの千講停雲チ ２　　’１１２の午ｌＩ秒素子 ３　１ｆＩＩの口路暮価 ＋１２のω路墨慕 ｌ事３のω路暮ル ６電ｌのＱＪｉ’を伽 ７１１ｒ２の９ｋｔ価 ８稟ｌのに３Ｍｌｌ ９　１Ｒ２の　　勇ピ　１畝 ＩＯ第３の＆！繍 ｌＩ放炉フィン ｔ２　ｍ定年ジ １５１ＬｌノＭｏ１１３ １６葛２の側Ｏｕ ｓ 妬２図 （α） 第　２　図 （ｄ） （ｅ） 第２図 （ｆ） ｖＩ３図 第４図

Claims (4)

    【特許請求の範囲】
  1. （１）第１の配線を有する第１の回路基板上に、半導体
    素子の外形よりも大きい開口部を有し、第２の配線を有
    する第２の回路基板が積層されており、前記第２の回路
    基板の前記開口部に前記半導体素子を載置し、前記半導
    体素子の電極は前記第１の回路基板の前記第１の配線と
    接触により電気的に接続されており、前記半導体素子の
    裏面に放熱フィンを配置し、前記放熱フィンは前記第１
    の回路基板もしくは前記第２の回路基板に固定されてお
    り、前記半導体素子が前記放熱フィンと前記第１の回路
    基板に挟み込まれることにより、前記半導体素子が前記
    第１の前記回路基板に固定されることを特徴とする半導
    体装置。
  2. （２）第１の配線を有する第１の回路基板上に、第１の
    半導体素子の外形よりも大きい第１の開口部を有し、第
    ２の配線を有する第２の回路基板が積層されており、前
    記第２の回路基板上に　前記第１の半導体素子よりも大
    きく、第２の半導体素子の外形よりも大きい第２の開口
    部を有し、第３の配線を有する第３の回路基板が積層さ
    れており、前記第２の回路基板の前記第１の開口部に第
    １の半導体素子を載置し、前記第３の回路基板の前記第
    ２の開口部に第２の半導体素子を前記第１の半導体素子
    の上から載置し、前記第１及び第２の半導体素子の電極
    はそれぞれ前記第１及び第２の回路基板の前記第１及び
    第２の配線と接触により電気的に接続されており、前記
    第２の半導体素子の裏面に放熱フィンを配置し、前記放
    熱フィンは前記第１、第２、第３の回路基板に固定され
    ており、前記第１及び第２の半導体素子が前記放熱フィ
    ンと前記第１の回路基板に挟み込まれることにより、前
    記第１及び第２の半導体素子がそれぞれ前記第１及び第
    ２の回路基板に固定されることを特徴とする半導体装置
    。
  3. （３）半導体素子と放熱フィンもしくは回路基板の間に
    弾性体が挟み込まれていることを特徴とする特許請求の
    範囲第１項又は第２項に記載の半導体装置。
  4. （４）半導体素子もしくは回路基板が突起電極を有する
    ことを特徴とする特許請求の範囲第１項、又は第２項又
    は第３項に記載の半導体装置。
JP2295776A 1990-10-31 1990-10-31 半導体装置 Expired - Fee Related JP2847949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2295776A JP2847949B2 (ja) 1990-10-31 1990-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295776A JP2847949B2 (ja) 1990-10-31 1990-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH04167553A true JPH04167553A (ja) 1992-06-15
JP2847949B2 JP2847949B2 (ja) 1999-01-20

Family

ID=17825012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295776A Expired - Fee Related JP2847949B2 (ja) 1990-10-31 1990-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2847949B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044967A (ja) * 2003-07-28 2005-02-17 Hitachi Cable Ltd 光素子付き電気回路素子
WO2007088757A1 (ja) * 2006-02-02 2007-08-09 Matsushita Electric Industrial Co., Ltd. メモリカードおよびメモリカードの製造方法
US7933127B2 (en) 2006-02-02 2011-04-26 Panasonic Corporation Memory card and memory card manufacturing method
JP2011228521A (ja) * 2010-04-21 2011-11-10 Fujitsu Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044967A (ja) * 2003-07-28 2005-02-17 Hitachi Cable Ltd 光素子付き電気回路素子
WO2007088757A1 (ja) * 2006-02-02 2007-08-09 Matsushita Electric Industrial Co., Ltd. メモリカードおよびメモリカードの製造方法
US7933127B2 (en) 2006-02-02 2011-04-26 Panasonic Corporation Memory card and memory card manufacturing method
JP4946872B2 (ja) * 2006-02-02 2012-06-06 パナソニック株式会社 メモリカードの製造方法
JP2011228521A (ja) * 2010-04-21 2011-11-10 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2847949B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
US6380621B1 (en) Semiconductor device and manufacturing method thereof
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CA1093699A (en) Conduction-cooled circuit package and method for making same
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH0661606A (ja) 回路パッケージ構造
JPH0332914B2 (ja)
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001168131A (ja) 薄型相互接続構造
KR20010023027A (ko) 범프 전극 형성 방법 및 반도체 장치 제조 방법
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JPH04167553A (ja) 半導体装置
JP3279470B2 (ja) 半導体装置およびその製造方法
JPS61263113A (ja) 直付け金属被覆フイルムコンデンサ−
JPS59194460A (ja) 半導体装置
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH04171970A (ja) 半導体装置
US6462282B1 (en) Circuit board for mounting bare chip
JPH08191128A (ja) 電子装置
JP3372169B2 (ja) 半導体パッケージ
JP2633745B2 (ja) 半導体装置の実装体
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JPH09326326A (ja) 電子部品、配線基板及び電子部品の配線基板への実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees