JPH0661606A - 回路パッケージ構造 - Google Patents

回路パッケージ構造

Info

Publication number
JPH0661606A
JPH0661606A JP5117467A JP11746793A JPH0661606A JP H0661606 A JPH0661606 A JP H0661606A JP 5117467 A JP5117467 A JP 5117467A JP 11746793 A JP11746793 A JP 11746793A JP H0661606 A JPH0661606 A JP H0661606A
Authority
JP
Japan
Prior art keywords
substrate
conductor
flex
conductors
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5117467A
Other languages
English (en)
Other versions
JPH0767002B2 (ja
Inventor
Thomas M Cipolla
トマス・マリオ・サイポーラ
Paul William Coteus
ポール・ウィリアム・コテウス
Ioannis Damianakis
イオアニス・ダミアナキス
Glen W Johnson
グレン・ウォルデン・ジョンソン
Peter G Ledermann
ピーター・ジェラルド・レダーマン
Linda C Matthew
リンダ・カロリン・マシュー
Lawrence S Mok
ローレンス・シャングウェイ・モック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0661606A publication Critical patent/JPH0661606A/ja
Publication of JPH0767002B2 publication Critical patent/JPH0767002B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 集積回路チップを積層して３次元パッケージ
ングすることにより、立方体構造を形成すること。 【構成】 チップ１１が取り付けられる第１の基板１４
は複数の導電体を有し、この導電体の一方の端は、チッ
プ接点２０６に電気的に接続され、他の一方の端は、複
数のピン状電気的接続実装部１４４を形成する。ピン状
構造は、表面に導電体が延びている第１の基板の突起に
よって形成することができる。他の方法として、ピン状
構造は、第１の基板の端の両面から片持ち梁状に延び、
その間の空間にハンダを充填した構造として形成するこ
とができる。ピン状構造は、直接第２の基板２１の表面
上の導電体にハンダ付けでき、あるいは、第２の基板の
孔の中に挿入して結合される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップを積層
して立方体状構造を形成するための３次元パッケージン
グに関する。特に、積層中の隣り合うチップ間に配置さ
れた電気的相互接続手段に関するものである。その手段
とは、第１の基板が複数の導電体を有し、その導電体の
一端はチップ接点に電気的に接続され、他の一端はチッ
プ層の一側面まで延びて、この側面から出ている複数の
導電体を形成するものである。さらに、この側面から出
ている導電体は、第２の基板上に表面実装するためにあ
るいは第２の基板の孔へ挿入するために適合させること
ができる。このようにして、複数のこれらの立方体を電
気的に相互接続するための手段が提供される。さらに、
第１及び第２の基板は、回路を設けたフレキシブルな高
分子フィルムである。さらに、第１の基板の両面の導電
体は、第１基板の側端から片持ち梁状に出て、かつそれ
らの間にハンダを装填しており、それは第２の基板上の
接点パッドへのハンダ付けに使用される。
【０００２】
【従来の技術】同時係属の米国特許出願第０７／７６
０，０３８号（１９９１年９月３日出願）の「階段状電
子素子パッケージ」には、電子素子をパッケージングす
る構造が記載されている。その中では、基板に対して垂
直でない角度で、電気的に接続されている電子素子が記
載されている。さらに特別な例としては、複数の電子素
子が、各素子の側端の表面にある接点を露出するために
互いにずれて積層されており、その結果、複数の電子素
子接点を露出している階段状表面が形成される。この面
が、複数の接点をその表面に有す基板に隣り合うように
置かれている。電子素子の接点は、ハンダ付けあるい
は、その電子素子の接点間隔と同じ間隔の金属バンドを
有す円柱状弾性体によって、基板に電気的に接続され
る。この弾性体は、接点をその上に有す積層電子素子の
端と基板との間で押されることによって、電子素子の接
点と基板の接点を導電性バンドを通じて電気的に接続し
ている。この積層電子素子は、放熱手段に対して熱的に
接続することができる。この積層電子素子の有する階段
状表面によって、電子素子から放熱手段への熱伝導を良
くすることが可能である。
【０００３】コンピュータのコストを低減しかつ性能を
向上させるためには、できるだけ多くの電子回路をなる
べく小さな領域に実装することが望ましく、それによっ
て、電気信号を伝送しなければならない回路間距離を短
縮することができる。これは、与えられた半導体チップ
領域上に、既存の製造技術によってできるだけ多くの電
子回路を実装することによって実現される。通常、これ
らの高密度チップは、チップ同志の電気的接続のための
導電体に必要な空間を残して互いに近接するように基板
表面に配置されている。そのチップ接点は、ワイヤ・ボ
ンディングにより基板接点と電気的に接続されている。
他には、ＴＡＢ（Tape Automated Bonding：テープ・オ
ートメイティッド・ボンディング）テープ（複数の導電
体をその上に配置したフレキシブルな誘電体膜）をこの
電気接続のために使用することができる。その他には、
半導体チップをフリップ・チップ構成で実装することが
できる。これは、半導体チップ上の接点アレイを基板上
の接点アレイと並べて、チップと基板の対応する接点同
志の間をハンダ付けすることにより電気的に接続する方
法である。この電子素子を並べて配置する方法では、最
密な構成は得られない。
【０００４】半導体チップのための、特にＤＲＡＭ、Ｓ
ＲＡＭ、フラッシュＥＥＰＲＯＭ等のメモリ・チップに
おける最密なパッキング構成は、半導体チップを立方体
構造に構築することによって得られる。そのような立方
体における困難な問題は、放熱と不良チップの交換作業
が可能な電気的接続を行うことである。この電気的接続
には電源、データ及びアドレス用ライン等も必要であ
る。
【０００５】従来技術によっても、積層半導体ウエハあ
るいはチップの高密度パッケージを作ることは可能であ
る。主要な課題は、チップ同志の電気的接続及び放熱の
問題を解決することである。一般にチップは直方体ある
いは立方体状に積層されている。
【０００６】通常、放熱の問題は、注意を払われないか
あるいは構造体から周囲環境への熱伝導によって処理さ
れる。
【０００７】一定の体積内により多くのメモリ・チップ
をパッケージすることが要望されている。１つの方法と
しては、チップを３次元形状素子の中にパッケージする
もので、チップの一端に入出力ラインを設けた後に多数
のチップを互いに接着して立方体を形成する。立方体中
のチップは永久的に接合されるため、交換作業は非常に
難しい。さらに、単一チップの試験及びバーン・インを
行う現在の技術は、この形式の立方体パッケージングに
は適さない。
【０００８】米国特許第５，０３１，０７２号には、集
積回路チップを直方体に実装するための基板が記載され
ている。シリコン基板中に複数のチャネルが異方性エッ
チングされ、それらのチャネルに複数のチップが挿入さ
れている。多数の基板接続パッドがそれぞれのチャネル
に隣接して形成され、対応するチップの導電パッドにハ
ンダ付けされる。基板は硬いシリコンからできており、
チップを基板に接続するため、チップの端近傍に導電パ
ッドを設けなければならない。さらに、この基板は、チ
ャネルにチップを挿入しなければならないため、基板上
の相互接続のための配線を、チャネルの周囲に埋め込ま
なければならない。その結果、信号用配線の平均の長さ
が必要以上に長くなってしまい、従ってチップをその上
に実装するフット・プリントよりも基板が実質上広くな
ってしまう。
【０００９】米国特許第５，０３７，３１１号には、複
数の回路基板上に置かれた複数の導電パッド間を電気的
に接続するための相互接続ストリップが記載されてい
る。このストリップは、高分子フィルム担体の両面上に
設けられた金属箔からなり、この金属箔は予め設定され
たバネ特性を有し、その先端が高分子フィルムの向かい
合う両端から片持ち梁状に出ている。いくつかの先端
は、回路基板のスロットに挿入され、残りの隣り合う接
点を回路基板上に設置する。
【００１０】米国特許第５，０４１，９０３号には、Ｔ
ＡＢパッケージのためのテープ・フレームの構造が記載
されている。チップは、ＴＡＢリードフレーム上に実装
されている。それらのリードはだいたいチップに平行で
あるが、一部（外部リードの先端）は曲げられて外部リ
ードとして基板に接合でき、それによってパッケージを
基板に対して必要な角度で実装することができる。外部
リードの曲げられた部分は基板にハンダ付けされてい
る。この部分を曲げるために、隣り合うパッケージ間の
間隔が約５０から１５０ｍｉｌに制限される。この長さ
は、曲げられた外部リードを基板にハンダ付けするため
に必要な長さである。
【００１１】米国特許第２，５６８，２４２号には、ハ
ンダを充填したリードを利用する方法が記載されてい
る。このリードは金属部品の芯を有しており、別の金属
部品と結合する前にその中に固体状態のハンダを装填す
る。それから、この部品をせん断変形することによっ
て、内部のハンダが、過剰なハンダを保有する非平衡状
態になる。この状態は、その後の金属表面へのハンダ付
けを容易にする。
【００１２】
【発明が解決しようとする課題】本発明の目的は、メモ
リ及び論理集積回路チップをパッケージするために有効
に使用できる新規の及び改良された３次元パッケージン
グ構造と、それを作製するための方法を提供することで
ある。
【００１３】さらに、本発明の目的は、積層された集積
回路チップを立方体構造にパッケージングするための構
造と方法を提供することである。
【００１４】さらに、本発明の目的は、集積回路チップ
への接点をチップの端に設けなくてもよいパッケージン
グ構造を提供することである。
【００１５】さらに、本発明の目的は、集積回路チップ
を近接させて積層し、チップ間の電気的接続手段が立方
体構造の基板への電気的接続を可能にし、その際チップ
の基板に対する角度を任意に設定でき、またその電気的
接続手段が成形リードを必要としないパッケージング構
造を提供することである。
【００１６】さらに、本発明の目的は、電気的接続手段
の一部を基板上の孔に挿入し、それに対して電気的接続
をする方法を提供することである。
【００１７】さらに、本発明の目的は、予めハンダを装
填した電気的接続手段を有するパッケージング構造を提
供することである。
【００１８】
【課題を解決するための手段】本発明を広く捉えるなら
ば、半導体チップ等の電子素子をパッケージングするた
めの３次元構造である。少なくとも１つの電子素子を、
第１の基板の少なくとも片面上にある導電体と電気的に
接触させて設置することによって、素子実装部を形成し
ている。導電体は、この第１の基板の一端まで延びてい
る。
【００１９】本発明のより特徴的な態様としては、この
一端における導電体が、本質的にまっすぐで曲がってい
ないことである。この一端の導電体は、第２の基板上の
導電体に隣り合うように配置されており、それらは電気
的に接続されている。
【００２０】本発明の別のより特徴的な態様としては、
複数の素子実装部のそれぞれが別の素子実装部と隣り合
うように配置され、隣り合う素子実装部の１つの中の電
子素子は、第１の基板の片面に隣り合うように配置され
ている。
【００２１】本発明の別のより特徴的な態様としては、
第２の基板が、第３の基板上に弾性材を介して配置され
ていることである。この弾性材によって、ヒートシンク
が、素子実装部のそれぞれに対して直接接触するように
押し付けられる。
【００２２】本発明の別のより特徴的な態様としては、
第３の基板が、第１の素子実装部上の導電体に電気的に
接続されていることである。
【００２３】本発明の別のより特徴的な態様としては、
第２の基板が、第１の基板上の導電体との電気的接続の
ために適合する接点を有していることである。
【００２４】本発明の別のより特徴的な態様としては、
第１の基板の一端には、延長部分が設けられており、延
長部分の両面には、接点実装部を形成するための導電体
が設けられていることである。
【００２５】本発明の別のより特徴的な態様としては、
第１の基板の第１及び第２の面（両面）から導電体が、
第１の基板の端を越えて延びていることである。両面か
ら延びている部分は、リード実装部を形成するために互
いに平行で第１の基板の厚さ分だけ離れている。
【００２６】本発明の別のより特徴的な態様としては、
リード実装部の空間に、ハンダが含まれており、このハ
ンダは、第１の基板と第２の基板上の導電体を相互接続
するために使用される。
【００２７】本発明の別のより特徴的な態様としては、
リード実装部及び接点実装部が第２の基板上の孔に挿入
されることである。
【００２８】
【実施例】本発明は、メモリ・チップをフレックス回路
上の３次元形状素子内にパッケージングし、しかもそれ
ぞれのチップを自由に交換できるように個々のチップを
独立させたままにする構造と方法である。信号ライン
は、チップからフレックス回路までの全経路において接
地（アース）面近傍に置かれている。さらに、フレック
ス回路を使用することによって、それぞれのチップとヒ
ートシンクあるいは冷却板とを確実に接触させることが
できる。
【００２９】図１に、フレックス（または通常使用され
るＴＡＢ型テープ）上に垂直にハンダ付けされた多数の
チップの断面図を示す。図を簡潔にするために、正確な
縮尺で描かれていない。特に水平方向の縮尺は、大きく
誇張されている。半導体チップまたはパッケージング基
板等の電子素子１１が、最初に第１のフレックス１４に
接着剤１２で接着されている。接着剤１２は、エポキシ
接着剤でよい。第１のフレックス１４の正面図、図１の
矢印２００の方向から見た図が図２である。第１のフレ
ックス１４は、好ましくは金被覆された銅配線あるいは
他の適当な導電体を２層含み、それらは、好ましくはＤ
ｕＰｏｎＴ社のＫａｐｔｏｎ（登録商標）等のポリイミ
ドあるいは他の適当な誘電体による薄膜誘電層を介して
分離されている。表面をむき出しにしている双方の導電
体は、電気配線される部分を除いて高分子によって保護
されている。シリコーンあるいは他の高分子が保護高分
子として使用できる。導電体は、スクリーン印刷しても
良いし、あるいはＬｅａＲｏｎａｌ５６００Ａｕ等のフ
ォト・イメージ・ソルダー・マスクを使用することもで
きる。
【００３０】チップをフレックス上にハンダ付けした
後、実装部全体が、基板あるいはプリント配線板４１上
にハンダ付けされる。エラストマー３１が、第２のフレ
ックス２１の下に置かれており、チップ１１の端５１１
をヒートシンクまたは冷却板５１に対して押し付けるた
めに必要なばね力を与えている。亜鉛を充填したシリコ
ーン等の伝熱グリースを、ヒートシンクとチップ端の間
に挟んでいる。ヒートシンクはチップから熱を放散させ
る。第２のフレックス２１は、可とう性があるので、エ
ラストマー３１によってチップ端とヒートシンクとの接
触が良好に保たれる。この方法は、チップを正確に並べ
るためのコストを必要とせず、それぞれのチップを確実
に冷却するために有効である。もし、基板４１側からの
チップの冷却を必要とする場合は、エラストマー３１
を、熱伝導性粒子を充填したシリコーン等の熱伝導性高
分子から作製することができる。重要な点は、このパッ
ケージ中のチップは物理的に独立していることで、従っ
てそれぞれのチップを、ハンダをリフローして第２の基
板にハンダ付けされた第１のフレックス１４に取り付け
られているチップ１１の実装部を取り除くことによっ
て、それぞれのチップをいつでも交換できる。
【００３１】図３は、フレキシブル・テープ１４の孔２
０４の周辺領域を拡大した図である。チップ接点２０６
とフレックス接点２０８との間を結合するワイヤ１７を
示している。
【００３２】図４は、図１の構造に替わる実施例であ
り、第２のフレックス２１とチップ・パッド２０６との
間の電気的接続手段が、ＴＡＢ型フレキシブル・テープ
１４である。テープ１４は、孔２０４の縁２０５から片
持ち梁状に出ているリード１５のインナー・リード結合
末端２０７を有し、チップ・パッド２０６にハンダ付
け、熱圧縮ボンディング、超音波ボンディング等により
直接結合されている。半導体チップの電気的接続のため
の単層及び多層ＴＡＢテープ（及びその製造方法）が米
国特許第５，０２８，９８３号（１９９１年７月２日登
録）に記載されている。その内容は、参照することによ
り、本明細書に含まれるものとする。それによれば、信
号及び電源のためのリードを、誘電体層２１０の一端か
ら孔の縁を越えて片持ち梁状に出すことができる。第１
のフレックス１４は、連続的な接地面１３（図２の見え
ない側の面）を一方の面に有し、電源及び信号用リード
１５及び１８をそれぞれ高分子フィルムを挟んで反対側
の面に有す。小さい（第１の）フレックス１４上の電源
及び信号用リードの例は、図２に示されている。任意の
減結合コンデンサ１９（図２で第１のフレックス１４の
見えない面に装着されているので１点破線で示されてい
る）を図２のように第１のフレックス１４に追加するこ
とができる。減結合コンデンサを装着する替わりに、特
別に設計した一枚の第１のフレックス上に全てのコンデ
ンサを置いてもよい。
【００３３】図１に戻って、第１のフレックス１４上の
チップのＩ／Ｏパッド２０６とライン１８とは、ワイヤ
１７によって汎用的なワイヤ結合技術を用いて接続され
る。ワイヤ結合の後、チップは、エポキシまたは他の普
通にカプセルとして使用される高分子１６によってカプ
セル化される。通常は、チップが電気的に接続されてい
る面がカプセル化される。この段階では、第１のフレッ
クス１４上のプローブ・パッド１０２を用いて、それぞ
れのチップの試験及びバーン・インをすることができ
る。バーン・イン及び試験の後、第１のフレックス１４
は、図２の点線２００で切断される。それから、複数の
チップが第２のフレックス２１上の通路あるいは孔２３
に挿入される。全てのチップは、ここで、ソルダ・リフ
ローイングまたはホット・ガスハンダ装置等のいずれか
のハンダ付け方法により第２のフレックス上にハンダ付
けすることができる。
【００３４】主（第２の）フレックス２１上には、２つ
の形式の通路あるいは孔２３がある。図５は、スプリッ
ト（割れ目）のある非導電性の通路または孔２３を示し
ており、ここでこの通路は、フレックスの両面間を電気
的に導通させない。スプリット通路あるいは孔２３は、
第２のフレックス２１の高分子をエッチングすることに
よって作製され（図４参照）、第２のフレックス２１の
接地面側上の通路の周囲の金属を取り去る。その結果、
ソルダ・フィレット（角に形成される帯状ハンダ）２４
が第２のフレックス２１の一方の面上にのみ形成され、
フレックスのこの面上でのみ電気的接続がなされる。ソ
ルダ・フィレット２４は、汎用的な液状ハンダを適用す
ることにより形成される。別の方法として、ハンダを結
合側の面上にめっきまたはスクリーン印刷してもよい。
スプリット通路２３は、従って、第１のフレックス１４
から第２のフレックス２１へ、接地ライン及び信号ライ
ンを電気的に独立に接続することを可能にする。スプリ
ット通路は２つの独立した導電性通路２３′及び２３″
を有している。それぞれの通路は、第１のフレックス上
の１つの導体に電気的に接続される。接地からの帰還経
路を最小にするために、スルーめっきした導電性通路２
２が、スプリット通路の接地面接点を、第２のフレック
ス２１の上面上の接地面に接続する。これらの通路の例
は、第２のフレックス２１の配線と共に、図５に詳細に
描かれている。図５は第２のフレックス２１の底面図の
一部を示している。
【００３５】第１のフレックス１４上の接地ラインを第
２のフレックス２１上の接地ラインに接続する別の方法
は、図６及び図７に示されている。主フレックスの両面
上でスプリット通路２３を、選択的にオーバー・エッチ
ングすることによって、信号ライン及び接地ラインが、
それぞれの相当する面における通路領域でのみ露出され
る。第１及び第２のフレックスは双方とも、好ましく
は、フレキシブルな高分子フィルムから形成され、片面
または両面に導電性ラインを有している。図７では、第
２のフレックス２１は高分子フィルム５１３を有し、通
路２３においてエッチングされて、５１５において導電
体５１０を露出し、また５１７において導電体５１４を
露出している。スプリット通路を使用する利点は、チッ
プから主フレックスまでの全経路で連続的な接地面が得
られることである。
【００３６】第２のフレックス２１は、一方の面５０２
上に導電体５０４を有し、他方の面５０８上に導電体５
０６を有している。ソルダ・フィレット５１０は、第１
のフレックス１４の面５１２上の導電体１３と第２のフ
レックス２１の導電体５０４を電気的に接続している。
ソルダ・フィレット５１４は、小さいフレックス１４の
面５１６上の導電体１８と主フレックス２１の導電体５
０６を電気的に接続している。
【００３７】図８は、図１の構造に類似した基板の斜視
図を示している。ヒートシンクまたは冷却板５１は、構
造を明示するために省略している。さらに、図１では、
第２のフレックスの面２上の接点を基板４１の表面６上
の接点４に電気的に接続するために、第２のフレックス
２１が、下方へ向かって曲げられ更に内側に曲げられて
［Ｊ」形状を形成している。この電気的接続は、ハンダ
付け、熱圧縮ボンディング、超音波ボンディング等の通
常使用されている技術のいずれによるものでもよい。図
８中の、図１と共通の符合は同じものを表している。第
２のフレックス２１′は外側へ向かって曲がり「Ｓ」形
状あるいは翼状になっており、それによって面８上の接
点が、基板４１の面６上の接点４に電気的に接続されて
いる（面８は第２のフレックス２１の面２の反対の面で
ある）。
【００３８】図１及び図８からわかるように、チップ１
１′及び隣り合う第１のフレックス１４との間の空間１
０は、非常に小さく、もし隣り合うチップが互いに押さ
れたならゼロに近づく。接着剤で空間１０を充填するこ
とにより、互いに堅く保持し合う構造を形成することが
できる。しかしながら、もし接着剤を使用しなければ、
チップ１１と第１のフレックス１４を構成するそれぞれ
の部品を、個々に取り外すことができ、不良品を容易に
除去することが可能である。それぞれの部品間の間隔を
変えることができるので、異なる厚みのチップ（例えば
処理によってチップ間厚みを変えたり）に合わせること
ができる。
【００３９】図２及び図３において、リード１８の隙間
２１２を横切って誘電体層２１４と２１６の間に架かっ
ている部分は、図９のように様々な構造にすることがで
きる。リード１８は、隙間２１２に架かっている直線の
リードである。リード１８′は、矢印形状であり、それ
によって、ピンが第２のフレックスの孔に挿入された後
に、その肩４０２が孔の正方形枠（例えば図１５、１
６、及び１７中のそれぞれ８６２′、８６４′、及び８
６６′）に対して引っ掛かるために、機械的にロックさ
れる。
【００４０】図１０は、第１のフレックス３００が主フ
レックス３０２に対してどの様に物理的電気的に接続さ
れるかを示した、部分的に分解した概略斜視図である。
本発明は、フレックス・テープについて記載されている
が、フレックスは必要ではなく、例えばプリント回路基
板、メタライズド・セラミック、及びメタライズド・シ
リコン・ウエハ等の硬い基板でも（第１、第２、及び第
３のフレックスの代わりに）使用できる。フレックス３
００は、面３０４上に、半導体チップ及び減結合コンデ
ンサ等の複数の電子素子３０６を配置させることがで
き、それらはワイヤ（または他の電気的接続手段）３１
４によって面３０４上の導電体３１６に電気的に接続す
ることができる。フレックス３００の反対の面３０８に
もやはり、複数の電子素子３１０を配置することがで
き、それらはワイヤ（または他の電気的接続手段）３１
２によって面３０８上の図示されていない導電体に接続
されている。
【００４１】フレックス３００は、複数のピン状突起３
１８を有しており、これについては以下に記載する。ピ
ン状部材３１８は、第２のフレックス３０２上の複数の
孔３２０に挿入できるように合わされている。それによ
って、ピン状部材３１８の導電体３１６及び図示されて
いない面３０８上の導電体を、第２のフレックス３０２
上の導電体３２２及び３２４へ電気的に接続している。
１つの実施例ではピン状部材３１８は孔３２０に挿入さ
れるが、ピン状部材の先端３２６を、フレックス３０２
の導電体３２２及び３２４等の、導電体の表面に直接ハ
ンダ付けすることもできる。
【００４２】１つの実施例では、ピン状部材３１８は、
第１のフレックス３００の誘電体基板層３１１の延長部
の両面上の２つの導電体から形成されている。この基板
層３１１は、複数のピン状部材を形成するために、凹凸
のある端を有している。それぞれのピン状部材３１８
は、各面に少なくとも１つの導電体を設けることができ
る。
【００４３】別の実施例では、図１０のピン状部材３１
８が、フレキシブル回路あるいはＴＡＢの様なフレック
スのリードから形成された特殊な構造となっていて、あ
る程度のハンダを装填することができる。そのハンダの
量は、フレックスを信頼性をもって第２の基板に任意の
角度でハンダ付けすることが十分可能なものである。
【００４４】パッケージング密度を向上させるために
は、放熱が許容される限り、チップを、特にメモリ・チ
ップを垂直に基板上またはプリント配線板上に実装する
ことが望ましい。しかしながら、リードを垂直に、ある
いは一般的に、任意の角度で基板上にハンダ付けするこ
とは、容易な作業ではない。そのハンダ接合の歩留まり
と信頼性は、大きな問題である。本明細書で開示された
リード構造は、これらの問題を軽減し、ある角度を為す
２つの回路間における高い歩留まりと信頼性のあるハン
ダ接合を実現するものである。
【００４５】フレキシブル回路のソルダ・ウェル構造の
立体図を図１１に示す。フレキシブル回路は、高分子フ
ィルム４１１、信号ライン４１２、接地ラインまたは電
源ライン４１３、及び予備ライン４１６からなる。これ
らのラインは導電体で、通常貴金属か他の金属で塗装さ
れた銅であり、電気伝導性を有すとともにハンダに濡れ
易くする。高分子フィルム上のこれらの導電体のパター
ンは接続される回路によって決まる。ソルダ・ウェル４
１５は、高分子フィルム４１１の両面上の２つの導電体
の延長部分によって作られ、図１１の４４０及び図１２
の４４２のピン状構造を形成している。これらの導電体
は、双方の信号ライン、双方の接地（または電源）ライ
ン、信号ライン及び予備ラインである。ハンダは、溶融
したハンダ容器中にウェルを浸漬することによって、ま
たは他のハンダ付着装置によってウェル内に入れられ
る。ウェル内に残るハンダの量は、導電体表面が溶融ハ
ンダに濡れる角度、導電体の延長部分の長さと幅、高分
子フィルム４１１の厚み、及び導電体の延長部分の平行
の度合に依存する。ポリイミドの前駆体等のハンダに濡
れない材料によるソルダ・ダム４１４を、ハンダ付着中
にハンダが広がること及びリフローすることを防ぐため
にウェル領域近傍に任意に設けることができる。ソルダ
・ウェルが用意されたならば、ウェルのチップを指定さ
れた角度で、せん断、精密加工、研削、あるいは他の機
械的及び化学的作業をすることによってせん断してもよ
い。その結果、図１２に示すような構造が得られる。
（ハンダを充填したピン状構造は、例えば高分子、セラ
ミック、ガラス複合体等、いずれの型式の誘電体基板を
使用しても作製することができる。）
【００４６】ソルダ・リフローイング後に基板４２２上
に形成されたハンダ接合部４２１が、図１３に示されて
いる。リフローイング後に、ウェルからハンダの一部が
流れ出てリードの周囲にソルダ・フィレット４２３を形
成していることが重要である。ソルダ・ウェル内のハン
ダの量は制御可能なので、それぞれのソルダ・フィレッ
トの大きさもまた制御可能である。このことは、接続ピ
ッチが小さくなるほど重要である。さらに、ハンダがリ
ードによって保持されているので、基板の錫メッキ前処
理においてソルダ・パッド上のハンダの厚みを制御する
必要が無い。
【００４７】ソルダ・ウェル構造を有するリードの適用
例は、ＴＡＢチップをプリント配線板または他の基板、
図１に示すような別のフレックス基板等の上に、垂直あ
るいはある角度でハンダ付けすることである。この適用
例の側面図を図１４に示す。図では、ソルダ・フィレッ
ト４３２が、ソルダ・ウェル４３３の周囲に形成されて
いる。
【００４８】図１の構造に戻ると、図１１の４４０及び
図１２の４４２のピン状構造は、図１のピン状構造４４
４に相当し、図１０では３１８として概略的に示されて
いる。
【００４９】図１のチップ１１を第２のフレックス２１
接続するために、ピン状構造４４４が孔２３に挿入され
る。図１５、１６、及び１７は、この孔の３種類の可能
な構成の平面図である。図１５、１６、及び１７で、８
５０、８５２、及び８５４は、それぞれ誘電体層８５
６、８５８、及び８６０の孔であり、それぞれが図１に
おける通路２３を形成する。面８６８、８７０、及び８
７２上のそれぞれの導電体パターン８６２、８６４、及
び８６６は、部分的に通路８５０、８５２、及び８５４
と重なるそれぞれの延長部分８６２′、８６４′、８６
６′を有する。見えない面８７４、８７６、及び８７８
上には接地面が設けられ、それぞれ通路８５０、８５
２、及び８５４を通して見える導電体の延長部分８８
０、８８２、及び８８４以外は破線で示されている開口
を有している。
【００５０】８６２／８８０、８６４／８８２、及び８
６６／８８４の組合せは、図１０のピン状部材３１８を
孔３２０に挿入したとき、その係合手段となる。この係
合手段は、孔３２０内のピン状部材３１８に保持力を与
える。
【００５１】ピン４４４が孔２３に挿入されるとき、２
つの独立した接点が作られる。このことは図１８に示さ
れており、この図は、図７の通路２３付近の拡大図であ
る。ピン４４４の信号側は面８０２であり、接地側は面
８０４である。面８０２及び８０４は誘電体８０６によ
って分けられている。ソルダ・フィレット８０８は、第
１のフレックス４４４の導電体８０２を第２のフレック
ス８２２の上面の配線８１０に接続している。ソルダ・
フィレット８１２は、第２のフレックス８２２の接地面
８１４を第１のフレックス４４４の導電体８０４に接続
している。突出部８１４が、ピン４４４の挿入によって
上方に突き上げられていることに注意されたい。なお、
第１図は組立後の最終状態を示し、第１８図はフレック
ス８２２の下側に位置するピン４４４を孔２３に挿入し
て組立てる状態を示しており、上下の位置関係が反転し
ていることに注意されたい。この突出部として可能な形
状は、図１５から１７に示されている。ソルダ・フィレ
ット８０８及び８１２を加熱することによってピン４４
４を取り除くことが可能であるので、結合面８０２／８
１０と８０４／８１４の間の密着した接点を交換するこ
とができる。面８０４は、（図９に示す）点線４０４で
短く切断することによって、２つのソルダ・フィレット
８０８と８１２が橋架けする可能性を極力少なくしてい
る。この処理は、全てのリードについて行うわけにはい
かない。なぜなら、接地面の接続部を試験用に残してお
かなければならないからである。１つの設計例では、第
１のフレックスの両端の２つの接地リードを、読み出し
パッドに接続して残しておく。ソルダ・フィレット８０
８と８１２は、各チップとフレックスを第２のフレック
スに挿入した状態で、全てのピンをまとめてウェーブ・
ソルダリングするか、または好ましくは一度に一列のピ
ンをハンダ付けすることによって同時に形成される。こ
のハンダ結合を行うための装置は、米国特許第４，８９
８，１１７号に記載されている。この特許の内容は、参
照することにより本明細書に含まれるものとする。
【００５２】上記の実施例は、単に本発明の原理を示し
たものである。本発明の原理を実施し、その趣旨と範囲
に含まれる他の様々な修飾や変形が、この技術分野にお
ける技術者によって考えられるであろう。
【００５３】
【発明の効果】本発明によって、メモリ及び論理集積回
路チップをパッケージするために有効に利用できる新規
の及び改良された３次元パッケージング構造と、それを
作製するための方法が提供される。
【図面の簡単な説明】
【図１】本発明による構造の断面図であり、複数の素子
が複数の第１の基板上に実装され、第１の基板の端は第
２の基板に電気的に接続され、第２の基板は弾性材を間
に介して第３の基板上に配置されている。
【図２】図１の第１の基板の見えない面に結合された電
子素子を含む、第１の基板の平面図である。
【図３】電子素子の接点が第１の基板上の導電体に電気
的に接続された図２の一部の拡大図である。
【図４】電子素子の接点を第１の基板上の導電体に電気
的に接続するための手段である片持ち梁状リードの別の
例を示す、図１の一部の拡大図である。
【図５】図４の第２の基板の接続領域の底面図である。
【図６】第２の基板と第３の基板とを電気的に接続する
ための図１の方法の別の例の部分図である。
【図７】図６の第１と第２の基板の接続部の拡大図であ
る。
【図８】図８の構造の部分的斜視図である。
【図９】図２に示す隙間２１２に架かる導電体１８の一
部の２つの例である。
【図１０】第２の基板の複数の孔に挿入するための複数
の導電体実装部を有す第１の基板の一部の概略的な分解
図である。
【図１１】図１０に示された孔に挿入することができる
ハンダ付けされたリード実装部の詳細図である。このリ
ード実装部はリードに対して直角にせん断されている。
【図１２】直角以外の角度でせん断されたリード実装部
である。
【図１３】基板上の導電体表面に対して直角以外の角度
でハンダ付けされた図１１及び図１２のリード実装部の
斜視図である。
【図１４】基板上の導電体表面に対して直角にハンダ付
けされた図１１のリード実装部の側面図である。
【図１５】図５のスプリット通路孔２３の、別の設計で
ある。
【図１６】図５のスプリット通路孔２３の、別の設計で
ある。
【図１７】図５のスプリット通路孔２３の、別の設計で
ある。
【図１８】図７の通路接続部分の拡大断面図である。
【符合の説明】
４ 接点 １１ 電子素子 １２ 接着剤 １３ 接地面 １４ 第１のフレックス １５ 電源ライン １６ カプセル体 １７ 配線 １８ 信号ライン １９ 減結合コンデンサ ２１ 第２のフレックス ２２ 導電性通路 ２３ 孔 ２４ ソルダ・フィレット ３１ エラストマー ４１ 基板 ５１ ヒートシンクまたは冷却板 ２０６ チップＩ／Ｏ接点 ２１２ リード橋架け隙間 ２１４ 誘電体層 ３１８ ピン状部材 ４１５ ソルダ・ウェル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｓ 9154−4Ｅ (72)発明者 ポール・ウィリアム・コテウス アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、クインラン・ストリ ート 2742 (72)発明者 イオアニス・ダミアナキス カナダ国 ケベック州モントリオール、シ ャンパヌアー・アパートメント１ 7810 (72)発明者 グレン・ウォルデン・ジョンソン アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、バーチ・ストリート 2819 (72)発明者 ピーター・ジェラルド・レダーマン アメリカ合衆国10566 ニューヨーク州ピ ークスキル、スティーブンソン・アベニュ ー 54 (72)発明者 リンダ・カロリン・マシュー アメリカ合衆国10566 ニューヨーク州ピ ークスキル、ビラ・ドライブ 60 (72)発明者 ローレンス・シャングウェイ・モック アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、ナンバー408、フロ ント・ストリート 1766

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つの第１の基板を有し、 上記第１の基板は、第１の面と第２の面を有しており、 上記第１の面は、その上に配置された複数の導電体を有
    しており、 少なくとも１つの電子素子が、上記複数の導電体の少な
    くとも一部と電気的に接続されて配置されて実装部を形
    成しており、 上記導電体は、上記第１の基板の第１の端まで延長され
    ており、 上記第１の端において上記導電体は、直線で曲がってお
    らず、 少なくとも第１の面上に配置された複数の導電体を有す
    る第２の基板を有し、 上記第１の基板上の上記第１の端における導電体が、上
    記第２の基板上の上記複数の導電体の少なくとも一部と
    隣り合って配置されかつ電気的に接続されている、 構造。
  2. 【請求項２】第１の面、第２の面、及び端を有す第１の
    基板と、 上記第１の面上の第１の導電体と、 上記第２の面上の第２の導電体とからなり、 上記第１の導電体は、第１の片持ち梁状リードとして、
    上記端を越えて片持ち梁状に出た部分を有し、 上記第２の導電体は、第２の片持ち梁状リードとして、
    上記端を越えて片持ち梁状に出た部分を有し、 上記第１の片持ち梁状リード及び上記第２の片持ち梁状
    リードは、実質的に平行でかつそれらの間の空間を挟ん
    で互いに向かい合うことにより、リード実装部を形成
    し、 上記空間は、ハンダを含んでいる、 構造。
  3. 【請求項３】導電体を面上に有す第２の基板をさらに含
    み、 上記リード実装部が、上記第２の基板上の上記導電体に
    ハンダ付けされる、 請求項２の構造。
  4. 【請求項４】上記第２の基板に、前記リード実装部を受
    け入れるために適合された孔をさらに含む、 請求項３の構造。
  5. 【請求項５】第１の面、第２の面、及び端を持つ第１の
    基板を有し、 上記端は、少なくとも１つに突起を有しており、 上記第１の面上に第１の導電体を有し、 上記第２の面上に第２の導電体を有し、 上記第１の導電体は、上記少なくとも１つの突起まで延
    長されている第１の部分を有しており、 上記第２の導電体は、上記少なくとも１つの突起まで延
    長されている第２の部分を有しており、 上記第１の導電体の上記第１の部分及び上記第２の導電
    体の上記第２の部分は、実質的に平行でかつ互いに向か
    い合ってリード実装部を形成している、 構造。
  6. 【請求項６】複数の第１の基板を有し、 上記複数の第１の基板のそれぞれが、第１の面、第２の
    面、及び端を有しており、 上記端は、複数の突起を有しており、 上記第１の面は、複数の導電体をその面上に配置してお
    り、 上記第２の面は、複数の導電体をその面上に配置してお
    り、 少なくとも１つの電子素子が、上記第１の基板の上記第
    １の面上の上記複数の導電体と電気的に接触して配置さ
    れることにより、複数の第１の実装部を形成しており、 上記第１の面上の上記複数の導電体の少なくとも一部
    が、上記複数の突起まで延長されており、 上記第２の面上の上記複数の第２の導電体の少なくとも
    一部が、上記複数の突起まで延長されており、 上記複数の第１の実装部のそれぞれが、上記複数の第１
    の実装部の別の１つと隣り合い、隣り合う実装部の一方
    の実装部の上記少なくとも１つの電子素子が、他方の隣
    り合う実装部の上記第２の面と隣り合っており、 第１の面上に導電体を有する第２の基板を有し、 上記第２の基板の上記導電体の少なくとも一部が、前記
    複数の導電体実装部を受け入れるために適合された複数
    の孔まで延長されており、 上記複数の導電体実装部のそれぞれが、上記第２の基板
    上の導電体に電気的に接続されている、 構造。
JP5117467A 1992-06-24 1993-05-19 回路パッケージ構造 Expired - Lifetime JPH0767002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US903838 1992-06-24
US07/903,838 US5343366A (en) 1992-06-24 1992-06-24 Packages for stacked integrated circuit chip cubes

Publications (2)

Publication Number Publication Date
JPH0661606A true JPH0661606A (ja) 1994-03-04
JPH0767002B2 JPH0767002B2 (ja) 1995-07-19

Family

ID=25418149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5117467A Expired - Lifetime JPH0767002B2 (ja) 1992-06-24 1993-05-19 回路パッケージ構造

Country Status (4)

Country Link
US (1) US5343366A (ja)
EP (1) EP0575806B1 (ja)
JP (1) JPH0767002B2 (ja)
DE (1) DE69308390D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008530A (en) * 1997-05-29 1999-12-28 Nec Corporation Polyhedral IC package for making three dimensionally expandable assemblies
JP2003501812A (ja) * 1999-05-31 2003-01-14 ティーワイシーオー エレクトロニクス ロジスティック エイジー インテリジェント型のパワーモジュール

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
JP2856642B2 (ja) * 1993-07-16 1999-02-10 株式会社東芝 半導体装置及びその製造方法
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5668702A (en) * 1994-04-21 1997-09-16 Nassimi; Shary Combination axial and surface mount cylindrical package containing one or more electronic components
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5983492A (en) 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5644475A (en) * 1994-09-30 1997-07-01 Allen-Bradley Company, Inc. Solder mask for a finger connector on a single in-line package module
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5644473A (en) * 1995-08-21 1997-07-01 Mitsubishi Semiconductor America, Inc. Carriers for IC packages
US5664681A (en) * 1995-08-24 1997-09-09 Mitsubishi Semiconductor America, Inc. Multiple device carrier
US5629839A (en) * 1995-09-12 1997-05-13 Allen-Bradley Company, Inc. Module interconnect adapter for reduced parasitic inductance
DE69619541T2 (de) * 1995-11-13 2002-08-29 Micron Technology, Inc. Schutzstruktur mit versetzten kontakten zum schutz vor elektrostatischer entladung
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
IL133091A0 (en) * 1997-05-23 2001-03-19 Alpine Microsystems Inc A system and method for packaging integrated circuits
US6215192B1 (en) * 1997-06-12 2001-04-10 Matsushita Electric Industrial Co., Ltd. Integrated circuit package and integrated circuit package control system
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
JP3718039B2 (ja) 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE19808986A1 (de) 1998-03-03 1999-09-09 Siemens Ag Halbleiterbauelement mit mehreren Halbleiterchips
KR100265566B1 (ko) * 1998-05-12 2000-09-15 김영환 칩 스택 패키지
KR100285664B1 (ko) 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6586835B1 (en) 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6320253B1 (en) 1998-09-01 2001-11-20 Micron Technology, Inc. Semiconductor device comprising a socket and method for forming same
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6780770B2 (en) 2000-12-13 2004-08-24 Medtronic, Inc. Method for stacking semiconductor die within an implanted medical device
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
JP4166035B2 (ja) * 2001-06-18 2008-10-15 富士通テン株式会社 高周波回路部品の実装構造、実装方法及び実装装置
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7101770B2 (en) 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7100814B2 (en) * 2004-02-18 2006-09-05 Cardiac Pacemakers, Inc. Method for preparing integrated circuit modules for attachment to printed circuit substrates
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7542297B2 (en) * 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
KR100725363B1 (ko) * 2005-07-25 2007-06-07 삼성전자주식회사 회로 기판 및 그 제조 방법
US7466562B2 (en) * 2006-07-20 2008-12-16 International Business Machines Corporation Toolless method for alignment, retention, connection, termination and test on printed circuit boards
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7672142B2 (en) * 2007-01-05 2010-03-02 Apple Inc. Grounded flexible circuits
US7968989B2 (en) * 2008-06-27 2011-06-28 Integrated Device Technology, Inc Multi-package slot array
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US8754518B1 (en) * 2013-01-22 2014-06-17 Freescale Semiconductor, Inc. Devices and methods for configuring conductive elements for a semiconductor package
JP6331266B2 (ja) * 2013-05-24 2018-05-30 セイコーエプソン株式会社 センサーユニット並びに電子機器および運動体
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
KR102244279B1 (ko) * 2019-06-14 2021-04-26 제엠제코(주) 반도체 패키지
PL238716B1 (pl) * 2019-07-30 2021-09-27 Golofit Krzysztof Przestrzenny układ scalony

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175399A (ja) * 1982-03-18 1983-10-14 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 増幅回路を有する補聴器

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2602413A (en) * 1948-08-13 1952-07-08 Aluminum Co Of America Aluminous brazing product and method of brazing
US2568242A (en) * 1948-11-08 1951-09-18 Metals & Controls Corp Electrical contact
US3113248A (en) * 1960-07-13 1963-12-03 Sperry Rand Corp Electrical assembly of modules
US3152288A (en) * 1962-04-06 1964-10-06 Mittler Sheldon Circuit assembly
US3316455A (en) * 1965-08-31 1967-04-25 Westinghouse Electric Corp Flat-pack circuit modules assembly
US3492538A (en) * 1967-09-07 1970-01-27 Thomas & Betts Corp Removable stack interconnection system
US3515949A (en) * 1967-11-22 1970-06-02 Bunker Ramo 3-d flatpack module packaging technique
US3705332A (en) * 1970-06-25 1972-12-05 Howard L Parks Electrical circuit packaging structure and method of fabrication thereof
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4574331A (en) * 1983-05-31 1986-03-04 Trw Inc. Multi-element circuit construction
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
US4517625A (en) * 1983-11-09 1985-05-14 Lockheed Corporation Circuit board housing with zero insertion force connector
JPS6188547A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US4703984A (en) * 1985-10-28 1987-11-03 Burroughs Corporation Flexible access connector with miniature slotted pads
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
DE3609170C1 (de) * 1986-03-19 1987-10-08 Chemie Filter Gmbh Verfahren Elektronisches Geraet mit aufeinandergestapelten Hauptmodulen
JPS62260354A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
GB8626827D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Minimodule connector
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
JPH01289191A (ja) * 1988-05-16 1989-11-21 Pioneer Electron Corp 三次元プリント配線基板構造
US4916575A (en) * 1988-08-08 1990-04-10 Asten Francis C Van Multiple circuit board module
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4956746A (en) * 1989-03-29 1990-09-11 Hughes Aircraft Company Stacked wafer electronic package
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US5037311A (en) * 1989-05-05 1991-08-06 International Business Machines Corporation High density interconnect strip
US4953058A (en) * 1989-09-01 1990-08-28 General Dynamics Corporation, Space Systems Div. Modular segment adapted to provide a passively cooled housing for heat generating electronic modules
US4972298A (en) * 1989-09-08 1990-11-20 International Business Machines Corporation High density circuit assembly
DE3931238A1 (de) * 1989-09-19 1991-03-28 Siemens Ag Vielfach-chip-modul und verfahren zu dessen herstellung
EP0476136A4 (en) * 1990-01-24 1992-04-22 Nauchno-Proizvodstvenny Tsentr Elektronnoi Mikrotekhnologii Akademii Nauk Ssr Three-dimensional electronic unit and method of construction
US5057907A (en) * 1990-06-11 1991-10-15 National Semiconductor Corp. Method and structure for forming vertical semiconductor interconnection
US5041903A (en) * 1990-06-11 1991-08-20 National Semiconductor Corp. Vertical semiconductor interconnection method and structure
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5003429A (en) * 1990-07-09 1991-03-26 International Business Machines Corporation Electronic assembly with enhanced heat sinking
US5113314A (en) * 1991-01-24 1992-05-12 Hewlett-Packard Company High-speed, high-density chip mounting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175399A (ja) * 1982-03-18 1983-10-14 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 増幅回路を有する補聴器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008530A (en) * 1997-05-29 1999-12-28 Nec Corporation Polyhedral IC package for making three dimensionally expandable assemblies
JP2003501812A (ja) * 1999-05-31 2003-01-14 ティーワイシーオー エレクトロニクス ロジスティック エイジー インテリジェント型のパワーモジュール

Also Published As

Publication number Publication date
US5343366A (en) 1994-08-30
EP0575806A2 (en) 1993-12-29
DE69308390D1 (de) 1997-04-10
EP0575806A3 (ja) 1994-03-16
EP0575806B1 (en) 1997-03-05
JPH0767002B2 (ja) 1995-07-19

Similar Documents

Publication Publication Date Title
JPH0661606A (ja) 回路パッケージ構造
US6028358A (en) Package for a semiconductor device and a semiconductor device
US5367435A (en) Electronic package structure and method of making same
US6344683B1 (en) Stacked semiconductor package with flexible tape
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
EP0120500B1 (en) High density lsi package for logic circuits
JP2996510B2 (ja) 電子回路基板
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
KR101015266B1 (ko) 고밀도 3차원 반도체 다이 패키지
JPH05211281A (ja) 段状電子装置パッケージ
JPH05205832A (ja) フレキシブルテープ構造及びフレキシブルテープ形成プロセス
KR101106234B1 (ko) 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
KR20010015849A (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JPH03295266A (ja) 高集積半導体装置
JPH07106509A (ja) 多層構造半導体装置
JP2722451B2 (ja) 半導体装置
EP0413542A2 (en) Direct mount semiconductor package
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH113955A (ja) 半導体チップ搭載ボード
JPH07297359A (ja) マルチチップモジュールとマルチチップモジュール用コネクタ
TWI324385B (en) Multiple die integrated circuit package
KR0163868B1 (ko) 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈
KR100256306B1 (ko) 적층형 멀티 칩 모듈
JPH0751794Y2 (ja) 半導体の実装構造