DE3931238A1 - Vielfach-chip-modul und verfahren zu dessen herstellung - Google Patents

Description

Die Erfindung bezieht sich auf ein Vielfach-Chip-Modul aus ein­ zelnen VLSI/ULSI-Chips, beispielsweise Speicher oder Prozes­ soren. Daneben bezieht sich die Erfindung auch auf ein Ver­ fahren zur Herstellung eines derartigen Vielfach-Chip-Moduls. Dabei bedeuten VLSI ("very large scale integrated") bzw. ULSI ("ultra large scale integrated") die Hoch- bzw. Höchstinte­ gration der Schaltungselemente auf dem Substrat.

Bei der Entwicklung von elektronischen Schaltungen wird ge­ fordert, die bereits hohen Packungsdichten auf den Chips weiter zu erhöhen. Dabei ist die erhöhte Packungsdichte einer­ seits ein Wert an sich, da der Platzbedarf auf dem Silizium- Chip geringer wird und damit weniger Verdrahtung und weniger Verdrahtungsplatz benötigt wird, was eine Verringerung der Kosten erhoffen läßt. Andererseits ist eine weiter erhöhte Packungsdichte wegen der endlichen Signal-Geschwindigkeit auch Voraussetzung für die weitere Reduktion der Taktzeiten bei Höchstleistungsrechnern.

Durch den Übergang zu immer feineren Strukturen ergeben sich allerdings aufgrund der Notwendigkeit von Ultra-Reinsträumen und der Röntgenlithographie zur Realisierung der Leiterbahnen nichtlineare Kostensteigerungen, die schon vor Erreichen der physikalischen Grenzen eine praktische Beschränkung der Packungsdichte auf dem Chip bringen wird. In der Fachlite­ ratur werden unterschiedliche Lösungsansätze für zwei- oder dreidimensionale Strukturen diskutiert, die teilweise bereits erprobt und auch in der Praxis Anwendung gefunden haben:

• - Seit längerer Zeit wird vorgeschlagen, das Gesamtsystem - und nicht etwa das Teilsystem Chip - durch Verringerung des Platzbedarfes für die Anschlüsse zu optimieren. Dabei ist man beispielsweise bemüht, alle Elemente auf einen Chip zu bringen, d.h. möglichst den gesamten Rechner auf einem Chip ("one-chip-processor") zu realisieren. Bei sehr komplexen Systemen ist dies allerdings nur begrenzt wirkungsvoll.
• - Allgemein praktiziert wird die Verwendung von vorkonfek­ tionierten Verdrahtungs-Spidern. Das Problem großer Anschluß- Induktivitäten ist dabei allerdings nicht gelöst.
• - Bei verschiedenen hochentwickelten ("high performance")-Sy­ stemen ist auch das sogenannte "Reflow-Soldering" im Einsatz, bei dem der einzelne Chip mit der Oberfläche ("face-on-face") auf eine Verdrahtungsunterlage gelegt wird, was vergleichs­ weise geringe Zuleitungs-Induktivitäten erwarten läßt. Pro­ blematisch ist dabei die Nichtzugänglichkeit der Chip-Ober­ fläche nach der Lötung.

Ein Übergang von letzteren zweidimensionalen Strukturen zu einem dreidimensionalen Packungsprinzip auf einem Chip mit mehreren untereinander verbundenen Lagen von aktiven Schal­ tungen direkt übereinander läßt theoretisch einen großen Fort­ schritt erwarten. Dabei wird nur die unterste Lage auf dem einkristallinen Halbleitersubstrat aufgebaut, wogegen die höheren Lagen "in situ" kristallisiert werden müssen. Teil­ weise wird dazu die oberste Lage als Sensor ausgebildet. Bei­ spiele hierfür sind insbesondere im Tagungsband "Topical Meeting on Three Dimensional Integration", May 30-June 1, 1988, inbesondere Seite 87 bis 91 angegeben.

Schwierigkeiten bei einem dreidimensionalen Packungsprinzip be­ stehen insbesondere darin, daß noch Qualitätsmängel bei der Her­ stellung der höheren Lagen vorliegen und daß beim Fertigen drei­ dimensionalen Chips nur eine schlechte bzw. gar keine Testbarkeit möglich ist.

Ein aktueller Vorschlag zur Realisierung einer Hochleistungs- Verdrahtungstechnik ist weiterhin aus der Zeitschrift "Solid State Technology" / June 1988, Seite 93 bis 98 bekannt. Insge­ samt ergibt sich aber immer das Problem der Kombination einer groben Technik, nämlich dem Löten, mit einer feinen Technik, nämlich der Lithographie. Dabei kommt zum Verlust der Test­ barkeit nach der Lötung weiterhin das Problem der verschie­ denen thermischen Ausdehnung der starr verlöteten Körper, welches in der Praxis Silizium-Verdrahtungsebenen erfordert. Hinzu kommt das Problem der schwierigen, praktisch unkontrol­ lierbaren Entfernung des Löt-Flußmittels.

Aufgabe der Erfindung ist es demgegenüber, ein aus einer Viel­ zahl von einzelnen Chips aufgebautes System und das zugehörige Verfahren zu dessen Herstellung anzugeben, bei dem das Problem der Verdrahtung beherrschbar ist.

Die Aufgabe ist erfindungsgemäß bei einem Vielfach-Chip-Modul der eingangs genannten Art dadurch gelöst, daß die einzelnen Chips längs einer Kante über Zwischenteile aus flexiblem, strukturierbarem Material mit einem ebenen Wandteil, das Leiterbahnen trägt, verbunden sind und daß die einzelnen Chips einen dreidimensionalen, durch Weiterblättern nach Art eines Buches zwischen beliebigen Chips aufklappbaren Stapel bilden.

Die Herstellung eines erfindungsgemäßen Vielfach-Chip-Moduls erfolgt mit folgenden Verfahrensschritten:

• a) Die einzelnen Chips werden parallel im Abstand als Stapel gehaltert;
• b) ein Wandteil wird in eine Lösung eines Kunststoffes, vor­ zugsweise aus Polyimid, mit vorgegebener Viskosität und Temperatur eingebracht, so daß es vollständig von der Lö­ sung bedeckt ist;
• c) der Stapel der im Abstand gehalterten Chips wird in die Lösung eingetaucht und dem Wandteil so weit genähert, daß sich kapillare Filme zwischen den in der Lösung eintauchen­ den Kanten der Chips und dem ebenen Wandteil ausbilden;
• d) durch Absaugen von Überschußmengen der Lösung und/oder geeignete Temperaturführung und wieder anschließendes Nachfüllen von Lösung werden aus den Filmen kompakte Zwi­ schenteile zwischen den Chips und dem Wandteil gebildet;
• e) auf die Verbindungsteile und das Wandteil werden litho­ graphisch Leiterbahnen aufgebracht.

Bei der Erfindung sind also einzelne VLSI/ULSI-Chips, bei­ spielsweise Speicher oder Prozessoren buchartig mit Hilfe eines flexiblen Materials wie insbesondere Polyimid längs einer Kante mit einem starren oder flexiblen Wandteil für Leiterbahnen ((bus)-backplane) verbunden, das ebenfalls mit dem Kunststoff beschichtet ist. Ein solcher Kunststoff wie Polyimid ist fotostrukturierbar oder auch elektronenstruk­ turierbar, so daß sich durch lithographische Methoden Lei­ terbahnen herstellen und durch Kontaktlöcher durch das Polyimid hindurch mit darunterliegenden Leiterbahnen verbinden lassen. Metallisierungen können vorteilhaft aufgedampft sowie mittels Tauchbelackung und Projektionsbelichtung strukturiert werden.

Nach dem Aufbau des Vielfach-Chip-Moduls kann durch Aufblättern des Chip-Buches jeweils ein bestimmtes Chip ausgewählt werden, wobei der Öffnungswinkel immer hinreichend groß vorgebbar ist, um die Einkehlung des Kunststoffes am Chip-Rand einsehen zu können. Mit einem Projektionsverfahren ausreichender Tiefenschär­ fe lassen sich Kontaktstellen, die sich an beliebigen Stellen auf dem Chip befinden können, sowie Kontaktstellen im Bereich der vorteilhaft parallel durchlaufenden Leiterbahnen auf dem Wandteil (backplane) belichten.

Bei der Herstellung des erfindungsgemäßen Vielfach-Chip-Moduls ist vorteilhaft, daß sich die Einkehlung des Kunststoffes am Chip-Rand durch Lacktrocknung unter entsprechendem Neigungs­ winkel bzw. durch entsprechendes Schleudern an der Chip-Ober­ seite klein gehalten werden kann. Insbesondere ist vorteilhaft, daß beim jeweiligen Weiterblättern für die Gesamtheit der Chips in einem Arbeitsgang mit im allgemeinen verschiedenen Masken die Kontaktlöcher markiert werden können. Es liegen dadurch jeweils gleiche Arbeitsbedingungen vor. Die Einzelherstellung der Leiterbahnen bzw. der Kontaktierungen erfolgt lithographisch in bekannter Weise.

Bei dem erfindungsgemäßen Vielfach-Chip-Modul besteht auch nach Durchkontaktierung des "Chip-Buches" durch "Aufblättern" eine hinreichende Testbarkeit, die beispielsweise auch durch Potentialkontrast-REM erfolgen kann.

Bei einem fertiggestellten Vielfach-Chip-Modul kann das "Chip- Buch" durch interdigitales Einfügen einer entsprechend rezi­ prok ausgebildeten Anordnung aus metallischen Kühlfolien ge­ kühlt werden. Die Kühlfolien können rückseitig mit einer gemein­ samen Kühleinrichtung verbunden sein, der als sogenannter Kühl­ finger ("heat pipe") realisiert ist. Aufgrund des Polyimid- Schutzes ist dabei auch ein Zusammenpressen des gesamten Moduls möglich. Bei totaler Polyimid-Umhüllung ist gegebenenfalls auch eine Badkühlung möglich.

Weitere Vorteile und Einzelheiten der Erfindung und des zuge­ hörigen Herstellungsverfahrens ergeben sich aus der nachfol­ genden Beschreibung von Ausführungsbeispielen und deren Her­ stellung anhand der Zeichnung in Verbindung mit den Unteran­ sprüchen. Es zeigen

Fig. 1 den dreidimensionalen Aufbau eines Chip-Buches,

Fig. 2 einen Ausschnitt aus Fig. 1 mit Darstellung der Ausbildung der Zwischenteile,

Fig. 3 einen ersten Verfahrensschritt zur Herstellung des Aufbaus des Vielfach-Chip-Moduls,

Fig. 4 einen zweiten Verfahrensschritt zur Herstellung der Kontaktierungen bzw. Leiterbahnen und

Fig. 5 einen Ausschnitt aus Fig. 4.

In den einzelnen Figuren sind sich entsprechende Teile mit den gleichen Bezugszeichen versehen. Die Figuren werden teilweise zusammen beschrieben.

In Fig. 1 ist ein ebenes Wandteil 1 als horizontal ausgerichtete Platte dargestellt, auf dem in vertikaler Orientierung eine Vielzahl von einzelnen Chips 10 im Abstand zueinander parallel angeordnet sind. Die einzelnen Chips 10 sind an ihrer unteren Kante jeweils über flexible Zwischenteile 15 am Wandteil 1 be­ festigt.

Mit einer derartigen Anordnung von einzelnen Chips 10 läßt sich eine wesentlich höhere Packungsdichte als bei den herkömmlichen Anordnungen in einer Ebene erzielen. Da die einzelnen Chips 10 über die flexiblen Zwischenteile 15 beweglich auf der Grund­ platte 1 befestigt sind, bildet eine solche Anordnung einen buchartigen Aufbau. Jeweils zwei Chips lassen sich gegenein­ ander aufklappen, so daß hinreichend Raum zur Anwendung von lithographischer Methoden zur Herstellung von Kontaktierungen und Leiterbahnen gegeben ist, auf die weiter unten noch im einzelnen eingegangen wird. Durch Weiterblättern kann dabei jeweils für einen Chip unter identischen Randbedingungen ge­ arbeitet werden. Weitere Herstellungsschritte, wie insbesondere Tauchen, Lackieren und dergleichen, können für den gesamten Aufbau gleichzeitig durchgeführt werden. Insgesamt ergibt sich somit eine erhebliche Vereinfachung bei der Herstellung.

Im Aufbau gemäß Fig. 1 ist zwischen den einzelnen Chips 10 je­ weils eine Kühlfolie 35 angeordnet. Die einzelnen Kühlfolien 35 sind rückwärtig mit einer gemeinsamen Kühleinrichtung 40 verbunden und bilden somit einen reziproken Aufbau zum Chip- Modul. Als Kühleinrichtung 40 kann ein Kühlfinger, der als so­ genanntes "heat pipe" bezeichnet wird, verwendet werden. Insge­ samt ist somit ein dreidimensionaler Aufbau gebildet.

Aus Fig. 2 ist eine mögliche Ausbildung des flexiblen Zwischen­ teiles 15 ersichtlich: Das Zwischenteil 15 umfaßt von unten den Chip 10 mit bis zu einer bestimmten Höhe die Grundflächen umfassenden Deckschichten 16 und 17. Das Zwischenteil 15 ist unsymmetrisch mit einer vorgegebenen Krümmung 18 ausgebildet und erweitert sich im unteren Bereich mit einer symmetrischen Krümmung 19 bis zu einer Deckschicht 20 auf dem Wandteil 1.

Die Geometrie des Zwischenteiles 15 kann vorgegeben werden. Insbesondere sind für den Abstand h der Chips 10 von der Un­ terlage 1, der Dicke D des Zwischenteils 15 und dem Abstand A zweier Chips 10 genauere Werte und feste Relationen einstell­ bar.

Die Herstellung eines Chip-Moduls erfolgt mit einer in Fig. 3 schematisch angedeuteten Einrichtung: Ein Behälter 100 ist mit Zu- und Ablauf 101 bzw. 102 für eine Kunststofflösung 110 mit vorgegebenen Eigenschaften ausgebildet. Letztere ist insbeson­ dere die Viskosität, die sich durch geeignete Temperaturführung steuern läßt. Der Behälter 100 läßt sich um eine Achse 105 senkrecht zur Papierebene schwenken, so daß Flüssigkeit in ge­ eigneter Weise abfließen oder angesaugt werden kann. Als Kunst­ stofflösung 110 kommt speziell ein Polyimid in Frage, das isolierende Eigenschaften hat und für den bestimmungsmäßigen Zweck zur Herstellung von Leiterbahnen bzw. Kontaktierungen fotostrukturierbar bzw. elektronenstrukturierbar ist. Auf metallischen oder nichtmetallischen Teilen bildet das Polyimid Deckfilme, deren Dicke in geeigneter Weise einstellbar ist.

Zur Herstellung des Vielfach-Chip-Moduls werden zunächst mit einer Halteeinrichtung 120 die einzelnen Chips 10 parallel im Abstand von beispielsweise 2 mm gehaltert. Ein Wandteil 1 wird in den Behälter eingelegt, so daß er vollständig von der Poly­ imidlösung bedeckt ist. Dann wird die Einrichtung 120 mit den parallel gehalterten Chips 10 in den Behälter 10 eingetaucht und so weit dem Wandteil 1 genähert, daß sich kapillare Filme zwischen den in der Lösung eintauchenden Kanten der Chips 10 und dem ebenen Wandteil 1 ausbilden. Dies wird in Abhängigkeit von der Temperatur und Viskosität des Polyimids im allgemeinen bei etwa 0,5 mm Abstand sein. Anschließend werden zunächst die Überschußmengen abgesaugt und durch Nachfüllen von Poly­ imidlösung die ausgebildeten Filme bis auf ein vorgegebenes Maß verstärkt. Durch entsprechende Steuerung dieses Vorganges und gegebenenfalls Verschwenken des Behälters läßt sich errei­ chen, daß sich beispielsweise das unsymmetrische Zwischenteil 15 gemäß Fig. 2 mit vorgegebener Geometrie ausbildet. Auf die so hergestellten Verbindungsteile und das beschichtete Wandteil können dann nach bekannten lithographischen Methoden Leiter­ bahnen aufgebracht werden.

Das lithographische Aufbringen der Leiterbahnen 25 erfolgt durch sich einander anschließende Tauchbelackungs-, Metalli­ sierungs-, Belichtungs- und Trockenätzschritte. Dabei kann nunmehr für die gesamte Anordnung unter gleichen Bedingungen gearbeitet werden, wobei eine Reihe von Verfahrensschritten gleichzeitig für den gesamten Stapel und die anderen Verfah­ rensschritte nacheinander durch jeweiliges Aufblättern der diesbezüglichen Chips gemäß Fig. 4 erfolgen. Auch dabei sind aber unter obigen Voraussetzungen gleiche Verfahrensbedingungen gegeben.

Bei der Strukturierung der aufgebrachten Polyimid-Schichten bzw. -Zwischenteile wird ein Projektionsverfahren ausreichen­ der Tiefenschärfe verwendet. Somit können Kontaktstellen 24, die sich an beliebigen Stellen auf dem Chip befinden, sowie Kontaktstellen 26 im Bereich der vorteilhaft parallel durch­ laufenden Leiterbahnen 25 des Wandteils 1 belichtet werden. Nacheinander werden durch Weiterblättern auf diese Weise für die Gesamtheit der Chips in einem Arbeitsgang mit im allge­ meinen verschiedenen Masken die Kontaktlöcher markiert. Nach Tauchentwicklung wird anschließend möglichst in einem isotropen Plasmaätzprozeß die Gesamtheit der Löcher im Polyimid geöffnet und durch weitere Tauchbelackungs-, Metallisierungs-, Belich­ tungs- und Trockenätzschritte die Kontaktierung der Chips ver­ vollständigt. Dabei können - insbesondere auch zur Reduktion der Induktivität - mehrere übereinanderliegende Ebenen von Leiterbahnen realisiert werden.

Aus Fig. 5 ist insbesondere der Belichtungsvorgang zur Herstel­ lung der Kontaktierungen 24 bzw. 26 ersichtlich. Isolations­ fehler zwischen den Chips können dadurch vermieden werden, daß jeweils die durch Polyimid überzogene Unterseite der Chips, die unter dem Polyimid gegebenenfalls sogar eine metallische Auf­ lage aufweisen kann, keine offene Metallisierung mehr trägt.

Da bei den aufgeklappten Chips gefordert wird, daß die Belich­ tung eine hinreichende Tiefenschärfe aufweist, kommt für ein derartiges Verfahren auch ein Elektronenstrahlschreiben in­ frage, wenn ein passender Lack vorhanden ist. Da nur wenige relativ grobe Strukturen zu schreiben sind, genügt ein Elek­ tronen-Bündel mit relativ großer Querschnittsfläche und rela­ tiv großem Strahlstrom. Ein wesentlicher Vorteil des Elek­ tronenverfahrens ist, daß hier ein Maskenwechsel beim "Um­ blättern" der Chips entfällt.

Die Herstellung des beschriebenen Vielfach-Chip-Moduls wird um so preiswerter je mehr Einzelchips vorhanden sind. Gege­ benenfalls können auch auf einer Rückwand mehrere Reihen von Chips nebeneinander angeordnet werden.

Claims (21)

1. Vielfach-Chip-Modul aus einzelnen VLSI/ULSI-Chips, bei­ spielsweise Speicher oder Prozessoren, dadurch ge­ kennzeichnet, daß die einzelnen Chips (10) längs einer Kante über Zwischenteile (15) aus flexiblem, struktu­ rierbarem Material mit einem ebenen Wandteil (1), das Lei­ terbahnen trägt, verbunden sind und daß die einzelnen Chips (10) einen dreidimensionalen, durch Weiterblättern nach Art eines Buches zwischen beliebigen Chips (10) aufklappbaren Stapel bilden.

2. Vielfach-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenteile (15) photostrukturierbar sind.

3. Vielfach-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenteile (15) elektronenstrukturierbar sind.

4. Vielfach-Chip-Modul nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Zwischenteile (15) aus Kunststoff, insbesondere aus Polyimid, bestehen.

5. Vielfach-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß das rückwärtige Wandteil (1) starr ist.

6. Vielfach-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß das rückwärtige Wandteil (1) flexibel ist.

7. Vielfach-Chip-Modul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der gesamte Stapel (1, 10) mit Polyimid umhüllt ist.

8. Vielfach-Chip-Modul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf einem Wandteil (1) mehrere Reihen von Chips (10) nebeneinander angeordnet sind.

9. Vielfach-Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen den einzelnen Chips (10) Kühlfolien (35) angeordnet sind.

10. Vielfach-Chip-Modul nach Anspruch 9, dadurch ge­ kennzeichnet, daß die Kühlfolien (35) rückseitig mit einer gemeinsamen Kühleinrichtung (40) verbunden sind.

11. Vielfach-Chip-Modul nach Anspruch 9, dadurch ge­ kennzeichnet, daß die Kühleinrichtung (40) durch sog. Kühlfinger ("heat pipe") gebildet ist.

12. Verfahren zur Herstellung eines Vielfach-Chip-Moduls nach Anspruch 1 oder einem der Ansprüche 2 bis 11 mit folgenden Verfahrensschritten:

• a) Die einzelnen Chips werden parallel im Abstand als Stapel gehaltert;
• b) ein Wandteil wird in eine Kunststofflösung, vorzugsweise aus Polyimid, mit vorgegebener Viskosität und Temperatur eingebracht, so daß es vollständig von der Lösung bedeckt ist;
• c) der Stapel der im Abstand gehalterten Chips wird in die Lösung getaucht und dem Wandteil so weit genähert, daß sich kapillare Filme zwischen den in der Lösung eintauchen­ den Kanten der Chips und dem ebenen Wandteil ausbilden;
• d) durch Absaugen von Überschußmengen der Lösung und/oder geeignete Temperaturführung und wieder anschließendes Nachfüllen von Kunststofflösung werden aus den Filmen kom­ pakte Zwischenteile zwischen den Chips und dem Wandteil gebildet;
• e) auf die Verbindungsteile und das Wandteil werden litho­ graphisch Leiterbahnen aufgebracht.

13. Verfahren nach Anspruch 12, dadurch ge­ kennzeichnet, daß bei Verfahrensschritt a) der Abstand der Chips so groß gewählt ist, daß sich beim Ein­ tauchen des Stapels in die Kunststofflösung keine Verbindungen zwischen den einzelnen Chips bilden.

14. Verfahren nach Anspruch 12, dadurch ge­ kennzeichnet, daß bei Verfahrensschritt c) der Abstand zum Wandteil bei etwa 0,5 bis 1 mm liegt und bei Verfahrensschritt a) der Abstand der Chips untereinander wenigstens das Zweifache davon ist.

15. Verfahren nach Anspruch 12, dadurch ge­ kennzeichnet, daß das lithographische Auf­ bringen der Leiterbahnen durch sich jeweils anschließende Tauchbelackungs-, Metallisierungs-, Belichtungs- und Trockenätzschritte erfolgt.

16. Verfahren nch Anspruch 15, dadurch ge­ kennzeichnet, daß zum Herstellen der Kontak­ tierungen jeweils bei aufgeklappten Chips gleichermaßen die Kontaktstellen auf der Chip-Oberfläche und die Kon­ taktstellen im Bereich der rückseitig durchlaufenden Lei­ terbahnen einschließlich des Wandteiles belichtet werden.

17. Verfahren nach Anspruch 15, dadurch ge­ kennzeichnet, daß der Belichtungsvorgang nach Weiterblättern des Stapels aus den klappbaren Chips unter gleichen Arbeitsbedingungen an allen Chips erfolgt.

18. Verfahren nach Anspruch 13, dadurch ge­ kennzeichnet, daß nach Abschluß der Belichtung der einzelnen Chips und der zugehörigen Leiterbahnen eine ge­ meinsame Tauchentwicklung des gesamten Stapels erfolgt.

19. Verfahren nach Anspruch 14, dadurch ge­ kennzeichnet, daß im Anschluß an die Tauchent­ wicklung ein isotroper Plasmaätzprozeß zur Öffnung der Ge­ samtheit der Löcher in der Polyimid-Schicht erfolgt.

20. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Unterseiten der Chips komplett mit Polyimid überzogen werden.

21. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß ein fertiger Chip-Modul bei aufgeklappten Chips getestet wird.