KR100439128B1 - 테이프 캐리어 패키지용 탭 테이프 - Google Patents

테이프 캐리어 패키지용 탭 테이프 Download PDF

Info

Publication number
KR100439128B1
KR100439128B1 KR10-2002-0020682A KR20020020682A KR100439128B1 KR 100439128 B1 KR100439128 B1 KR 100439128B1 KR 20020020682 A KR20020020682 A KR 20020020682A KR 100439128 B1 KR100439128 B1 KR 100439128B1
Authority
KR
South Korea
Prior art keywords
rows
output test
test pads
tape
row
Prior art date
Application number
KR10-2002-0020682A
Other languages
English (en)
Other versions
KR20030082120A (ko
Inventor
김동한
김형호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0020682A priority Critical patent/KR100439128B1/ko
Priority to US10/359,080 priority patent/US6853090B2/en
Priority to TW092106503A priority patent/TW588447B/zh
Priority to DE10316429A priority patent/DE10316429B4/de
Priority to JP2003108010A priority patent/JP4294361B2/ja
Publication of KR20030082120A publication Critical patent/KR20030082120A/ko
Application granted granted Critical
Publication of KR100439128B1 publication Critical patent/KR100439128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Abstract

본 발명은 테이프 캐리어 패키지(TCP)용 탭 테이프에 관한 것으로, 출력 테스트 패드의 배치를 개선하여 탭 테이프에서 출력 테스트 패드 영역이 차지하는 영역을 최소화하여 탭 테이프당 제조할 수 있는 TCP 수량을 증가시킬 수 있는 탭 테이프를 제공한다. 즉, 다수개의 반도체 칩이 실장될 수 있는 칩 실장 영역들을 갖는 베이스 필름과; 상기 베이스 필름에 형성된 배선 패턴으로, 상기 칩 실장 영역을 중심으로 해서 일측으로 뻗어 있는 입력 단자 패턴과, 상기 칩 실장 영역을 중심으로 타측으로 뻗어 있는 출력 단자 패턴 및 상기 입/출력 단자 패턴의 끝단에 각기 형성된 입/출력 테스트 패드를 포함하는 배선 패턴;을 포함하며, 상기 출력 테스트 패드들은 소정 수의 출력 테스트 패드가 그룹을 이루어 연속적으로 배열되며, 상기 그룹 내에 적어도 2개 이상의 출력 테스트 패드들이 형성된 행을 적어도 하나 이상 포함하는 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프를 제공한다.

Description

테이프 캐리어 패키지용 탭 테이프{TAB tape for tape carrier package(TCP)}
본 발명은 테이프 캐리어 패키지용 탭 테이프에 관한 것으로, 더욱 상세하게는 출력 테스트 패드의 배치를 개선하여 탭 테이프에서 출력 테스트 패드 영역이 차지하는 영역이 최소화된 축소된 테이프 패드 영역을 갖는 테이프 캐리어 패키지용 탭 테이프에 관한 것이다.
반도체 패키지에는 여러 형태가 존재하고 있으나, 특히 내부 접속 방식으로 인너 리드 본딩(Inner Lead Bonding;ILB) 기술을 사용하는 등 독자적인 실장 방식으로 진보하여 온 기술이 탭(TAB; Tape Automated Bonding) 기술이다.
탭 기술은 패키지 조립공정을 릴 대 릴(reel to reel)로 연속하여 제조하는 기술로서, 이 기술로서 제조된 패키지를 통상적으로 테이프 캐리어 패키지(Tape Carrier Package: TCP)라고 한다.
TCP는 박형, 미세 피치 등에 적합한 패키지로 초기에는 내부 접속이나 시계, 계산기 등에 사용되었으나, 현재는 액정표시 장치용 드라이버(driver)로 널리 사용되고 있다. 또한 피씨(PC)용 엠피유(MPU; Micro-Processor Unit) 등에도 사용되기에 이르렀다.
TCP용 탭 테이프(10)는 도 1 및 도 2에 도시된 바와 같이, 베이스 필름(20) 위에 배선 패턴(30)이 형성된 구조를 갖는다. 베이스 필름(20)의 중심 부분에는 반도체 칩이 인너 리드 본딩되어 실장될 수 있는 윈도우(24)가 형성되어 있고, 베이스 필름(24)의 양측의 가장자리를 따라서 소정의 간격을 두고 스프로켓 홀(26; sprocket hole)이 형성되어 있다. 배선 패턴(30)은 윈도우(24)를 중심으로 해서 일측으로 뻗어 있는 입력 단자 패턴(32)과, 타측으로 뻗어 있는 출력 단자 패턴(34) 및 입/출력 단자 패턴(32, 34)의 끝단에 각기 형성된 테스트 패드(36, 38)를 포함한다. 입력 단자 패턴(32)과 출력 단자 패턴(34)의 끝단은 스프로켓 홀(26)이 일렬로 형성된 방향과 나란한 방향으로 뻗어 있다. 여기서 입력 단자 패턴(32)과 출력 단자 패턴(34)의 끝단에 연결되는 테스트 패드(36, 38)를 구분하기 위해서, 입력 단자 패턴(32)과 연결되는 테스트 패드(36)를 입력 테스트 패드라 하고, 출력 단자 패턴(34)과 연결되는 테스트 패드(38)를 출력 테스트 패드라 한다.
한편 탭 테이프(10)는 전체적으로 보았을 때, 실질적인 제품으로 사용되는 패키지 영역(P1)과, 패키지 영역(P1)을 중심으로 양 끝단에 형성된 테스트 패드 영역(IT1, OT1)과, 패키지 영역(P1)을 테스트 패드 영역(IT1, OT1)에서 분리하기 위한 절단 영역(C1)으로 구분할 수 있다. 여기서 테스트 패드 영역(IT1, OT1)에서 입력 테스트 패드(36)쪽을 입력 테스트 패드 영역(IT1)이라 하고, 출력 테스트 패드(38)쪽을 출력 테스트 패드 영역(OT1)이라 한다.
기존의 탭 테이프(10)의 출력 테스트 패드(38)는 출력 단자 패턴(34)과 각기 일대일 대응되면서 소정의 그룹(40)을 지어 동일 간격으로 일렬로 배열된다. 예컨대, 도 2에 도시된 바와 같이, 출력 테스트 패드(38)의 배열방식은 6개의 출력 테스트 패드(38)를 그룹(40)으로 해서 연속적으로 배열된 구조를 갖는다. 즉, "1렬×1행, 2렬×2행, 3렬×3행, 4렬×4행, 5렬×5행, 6렬×6행"의 출력 테스트 패드(38)가 하나의 그룹(40)으로 해서 그 그룹(40)들이 연속적으로 배열되어 있다.
그런데 종래와 같이 일렬로 출력 테스트 패드(38)를 형성할 경우, 테스트 장치의 제작은 수월하나 베이스 필름(20)에서 출력 테스트 패드 영역(OT1)이 차지하는 면적이 커지는 문제점을 안고 있다. 출력 테스트 패드 영역(OT1)의 증가는 탭 테이프당 제작할 수 있는 TCP의 수량의 감소를 가져오고, TCP의 가격 상승을 초래한다. 즉, 출력 테스트 패드 영역(OT1)은 TCP 제조후 진행되는 테스트 단계 이후에 잘려질 부분이기 때문에, 차지하는 면적을 최소화할수록 동일 길이의 탭 테이프에서 제작할 수 있는 TCP의 수량을 증가시킬 수 있다.
따라서, 본 발명의 목적은 출력 테스트 패드의 배치를 개선하여 출력 테스트 패드 영역이 차지하는 면적을 최소화하여 탭 테이프당 제작할 수 있는 TCP 수량을 증가시키는데 있다.
도 1은 종래기술에 따른 통상적인 테이프 캐리어 패키지용 탭 테이프를 보여주는 평면도이다.
도 2는 도 1의 출력 테스트 패드 영역을 확대하여 보여주는 평면도이다.
도 3은 본 발명의 제 1 실시예에 따른 축소된 출력 테스트 패드 영역을 갖는 테이프 캐리어 패키지용 탭 테이프를 보여주는 평면도이다.
도 4는 도 3의 출력 테스트 패드 영역의 출력 테스트 패드의 배열을 확대하여 보여주는 평면도이다.
도 5는 본 발명의 제 2 실시예에 따른 출력 테스트 패드 영역의 출력 테스트 패드의 배열을 확대하여 보여주는 평면도이다.
도 6은 도 5는 본 발명의 제 3 실시예에 따른 출력 테스트 패드 영역의 출력 테스트 패드의 배열을 확대하여 보여주는 평면도이다.
도 7은 본 발명의 제 4 실시예에 따른 출력 테스트 패드 영역의 출력 테스트 패드의 배열을 확대하여 보여주는 평면도이다.
도 8은 본 발명의 제 5 실시예에 따른 출력 테스트 패드 영역의 출력 테스트 패드의 배열을 확대하여 보여주는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 50 : 탭 테이프 20, 60 : 베이스 필름
24, 64 : 윈도우 26, 66 : 스프로켓 홀
30, 70 : 배선 패턴 32, 72 : 입력 단자 패턴
34, 74, 174, 274, 374, 474 : 출력 단자 패턴
36, 76, 176, 276, 376, 476 : 입력 테스트 패드
38, 78, 178, 278, 378, 478 : 출력 테스트 패드
P1, P2 : 패키지 영역
C1, C2 : 절단 영역
IT1, IT2 : 입력 테스트 패드 영역
OT1, OT2 : 출력 테스트 패드 영역
상기 목적을 달성하기 위하여, TCP용 탭 테이프로서, 다수개의 반도체 칩이 실장될 수 있는 칩 실장 영역들을 갖는 베이스 필름과; 상기 베이스 필름에 형성된 배선 패턴으로, 상기 칩 실장 영역을 중심으로 해서 일측으로 뻗어 있는 입력 단자 패턴과, 상기 칩 실장 영역을 중심으로 타측으로 뻗어 있는 출력 단자 패턴 및 상기 입/출력 단자 패턴의 끝단에 각기 형성된 입/출력 테스트 패드를 포함하는 배선 패턴;을 포함하며,
상기 출력 테스트 패드들은 소정 수의 출력 테스트 패드가 그룹을 이루어 연속적으로 배열되며, 상기 그룹 내에 적어도 2개 이상의 출력 테스트 패드들이 형성된 행을 적어도 하나 이상 포함하는 것을 특징으로 하는 TCP용 탭 테이프를 제공한다.
본 발명의 바람직한 제 1 실시 양태에 있어서, 그룹은 6개의 상기 출력 테스트 패드로 구성되며, 6개의 출력 테스트 패드들은 1렬×3행, 2렬×2행, 3렬×1행, 4렬×2행, 5렬×3행, 6렬×3행의 위치에 배열 형성된다. 이때, 2렬×2행 및 4렬×2행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 그리고 1렬×3행, 5렬×3행 및 6렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다.
본 발명의 바람직한 제 2 실시 양태에 있어서, 그룹은 6개의 상기 출력 테스트 패드로 구성되며, 6개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×4행, 5렬×4행, 6렬×3행의 위치에 배열 형성된다. 이때, 3렬×3행 및 6렬×3행의 출력 테스트 패드들은 4렬×4행 및 5렬×4행의 출력 테스트 패드에 연결되는 출력 단자 패턴을 사이에 두고 양측에 배열 형성된다. 그리고 4렬×4행 및 5렬×4행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다.
본 발명의 바람직한 제 3 실시 양태에 있어서, 그룹은 5개의 상기 출력 테스트 패드로 구성되며, 상기 5개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×3행, 5렬×2행의 위치에 배열 형성된다. 이때, 2렬×2행 및 5렬×2행의 출력 테스트 패드들은 3렬×3행 및 4렬×3행의 출력 테스트 패드에 연결되는 출력 단자 패턴을 사이에 두고 양측에 배열 형성된다. 그리고 3렬×3행 및 4렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다.
본 발명의 바람직한 제 4 실시 양태에 있어서, 그룹은 4개의 상기 출력 테스트 패드로 구성되며, 4개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×2행의 위치에 배열 형성된다. 이때, 2렬×2행 및 4렬×2행의 출력 테스트 패드들은 3렬×3행의 출력 테스트 패드에 연결되는 출력 단자 패턴을 사이에 두고 배열 형성된다.
그리고 본 발명의 바람직한 제 5 실시 양태에 있어서, 그룹은 4개의 상기 출력 테스트 패드로 구성되며, 상기 4개의 출력 테스트 패드들은 1렬×1행, 2렬×3행, 3렬×3행, 4렬×2행의 위치에 배열 형성된다. 이때, 2렬×3행 및 3렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제 1 실시예에 따른 축소된 출력 테스트 패드 영역(OT2)을 갖는 TCP용 탭 테이프(50)를 보여주는 평면도이다. 도 4는 도 3의 출력 테스트 패드 영역(OT2)의 출력 테스트 패드(78)의 배열을 확대하여 보여주는 평면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 TCP용 탭 테이프(50)는 폴리이미드 소재의 베이스 필름(60) 위에 동박(Cu foil)을 패터닝하여 배선 패턴(70)이 형성된 구조로서, 실질적인 제품으로 사용되는 패키지 영역(P2)과, 패키지 영역(P2)을 중심으로 양 끝단에 형성된 입/출력 테스트 패드 영역(IT2, OT2)과, 패키지 영역(P2)을 출력 테스트 패드 영역(OT2)에서 분리하기 위한 절단 영역(C2)으로 구성된다. 탭 테이프(50)는 다수개의 TCP를 동시에 제조할 수 있도록 릴(reel) 형태로 제공되며, 도 3에서는 하나의 TCP로 제조될 수 있는 탭 테이프(50)의 일부분만을 도시하였다.
패키지 영역(P2)에는 반도체 칩이 실장되는 칩 실장 영역(51)과, 칩 실장 영역(51)을 중심으로 해서 일측으로 뻗어 있는 입력 단자 패턴(72)과, 타측으로 뻗어 있는 출력 단자 패턴(74)을 포함한다. 칩 실장 영역(51)에는 반도체 칩이 인너 리드 본딩(ILB)되어 실장될 수 있도록 베이스 필름(60)을 관통하여 윈도우(64)가 형성되어 있고, 윈도우(64)를 중심으로 해서 일측으로는 입력 단자 패턴(72)이, 타측으로는 출력 단자 패턴(74)이 형성되어 있다.
입력 테스트 패드 영역(IT2)에는 입력 단자 패턴(72)의 끝단이 연장된 입력 테스트 패드들(76)이 배열 형성되고, 출력 테스트 패드 영역(OT2)에는 절단 영역(C2)을 통과한 출력 단자 패턴(74)의 끝단과 각기 연결되는 출력 테스트 패드들(78)이 배열 형성되어 있다. 이때 출력 테스트 패드들(78)은 테스트 장치의 테스트 핀이 용이하게 접속할 수 있도록 출력 단자 패턴(74)의 폭보다는 넓게 형성된다.
그리고 베이스 필름(60)의 양측의 가장자리를 따라서 소정의 간격을 두고 스프로켓 홀(66)이 형성되어 있으며, 스프로켓 홀(66)은 탭 테이프(50)를 이용한 TCP의 제조 공정이 릴 대 릴(reel to reel)로 연속하여 이루어질 수 있도록 패키지 영역(P2)의 정렬과 탭 테이프(50)의 이동을 안내한다.
특히 본 발명에 따른 탭 테이프의 출력 테스트 패드들(78)은 소정 수의 출력 테스트 패드(78)가 그룹(80)을 이루고, 그 그룹들(80)이 연속적으로 배열되며, 그 그룹(80) 내에 적어도 2개 이상의 출력 테스트 패드들(78)이 형성된 행을 적어도 하나 이상 포함할 수 있도록 배열 형성된다. 따라서, 도 2에 도시된 바와 같이, 종래의 탭 테이프의 출력 테스트 패드들(38)과 같이 하나의 열에 하나의 출력 테스트 패드(38)만 존재할 수 있도록 출력 테스트 패드(38)의 그룹(40)을 배열하는 것보다는 본 발명에서와 같이 출력 테스트 패드들(78)을 배열 형성할 경우, 출력 테스트 패드 영역(58)을 축소할 수 있다.
이와 같이 출력 테스트 패드 영역(OT2)의 축소가 가능한 이유는, 출력 단자 패턴(74) 사이의 피치로 인해서 출력 단자 패턴(74)에 대응되는 출력 테스트 패드들(78)이 아래 행으로 내려갈수록 출력 테스트 패드(78)를 형성할 수 있는 영역이커지기 때문이다. 도 2는 전술된 사항을 잘 도시하고 있다. 따라서, 본 발명은 출력 테스트 패드(78)를 형성할 수 있는 최소한의 크기로 형성하면, 아래 행으로 내려갈수록 형성할 수 있는 출력 테스트 패드의 수를 증가시킬 수 있는 점에 착안하였다. 즉, 탭 테이프(50)가 만족하는 출력 테스트 패드(78)를 최소한의 크기로 2개 이상의 출력 테스트 패드들(78)이 형성된 행을 적어도 하나 이상 포함할 수 있도록 배열 형성하면, 종래의 TCP 제조에 필요한 탭 테이프보다는 길이의 축소가 가능하다. 물론, 출력 테스트 패드를 형성할 수 있는 영역에서 이웃하는 출력 테스트 패드 또는 출력 단자 패턴과 서로 간섭하지 않는 범위 예컨대, 배선 패턴의 디자인 룰(design rule)을 벗어나지 않는 범위내에서 최대의 크기로 형성하는 것이 바람직하다.
따라서, 본 발명에 따른 출력 테스트 패드들의 다양하게 배열하여 출력 테스트 패드 영역이 축소된 탭 테이프의 구현이 가능하다.
예컨대, 본 발명의 제 1 실시예에서는, 6개의 상기 출력 테스트 패드(78)가 하나의 그룹(80)을 이루고, 그 그룹들(80)이 연속적으로 배열 형성된다. 그 그룹(80)은 반복되는 출력 테스트 패드(78)의 최소 단위로 선택하는 것이 바람직하다. 즉, 6개의 출력 테스트 패드들(78)은 1렬×3행(78a), 2렬×2행(78b), 3렬×1행(78c), 4렬×2행(78d), 5렬×3행(78e), 6렬×3행(78f)의 위치에 배열 형성된다. 이때, 2렬×2행(78b) 및 4렬×2행(78d)의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 그리고 1렬×3행(78a), 5렬×3행(78e) 및 6렬×3행(78f)의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 즉, 본 발명의 제 1 실시예에 따른탭 테이프(50)는 2개의 출력 테스트 패드들(78b, 78d)이 2행에 형성되고, 3개의 출력 테스트 패드들(78a, 78e, 78f)이 3행에 형성된다. 이때, 본 발명의 제 1 실시예에 따른 출력 테스트 패드들(78)은 거의 동일한 크기로 최소한의 크기로 형성하는 것이 바람직하다.
따라서, 본 발명의 제 1 실시예에 따른 탭 테이프(50)와 도 1 및 도 2에 도시된 종래기술의 탭 테이프(10)와 비교하면, 3행에 대응되는 길이 만큼의 탭 테이프 길이의 축소가 가능하다. 물론 하나의 탭 테이프로 보았을 때는 작은 길이지만 릴 형태의 탭 테이프로 보았을 때는 상단한 길이의 축소로 단위 릴당 제조할 수 있는 TCP의 수를 증가시킬 수 있다. 예컨대, 도 1 및 도 3에 도시된 바와 같이, 509핀(65/444)-TCP용 탭 테이프로 설명하면, 탭 테이프당 약 4mm의 정도의 길이 축소가 가능하다. 여기서 65는 입력 단자 패턴 수를 나타내고, 444는 출력 단자 패턴 수를 나타낸다.
그리고 본 발명의 제 1 실시예에서는 1렬×3행(78a), 2렬×2행(78b), 3렬×1행(78c), 4렬×2행(78d), 5렬×3행(78e), 6렬×3행(78f)의 출력 테스트 패드들이 그룹(80)을 이루어 연속적으로 배열 형성된 구조를 갖기 때문에, 전술된 그룹 내의 출력 테스트 패드의 순서를 바꾸지 않는 범위 내에서 새로운 그룹을 이루도록 배열 형성하는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 구현할 수 있다. 예컨대, 1행×3행(78a)이 없는 경우에, 2렬×2행(78b)부터 출발하여 3렬×1행(78c), 4렬×2행(78d), 5렬×3행(78e), 6렬×3행(78f) 그리고 7렬×3행(78g)의 출력 테스트 패드를 새로운 그룹으로 하여 출력 테스트 패드들(78)을 형성할 수 있다. 이와 동일한 방법으로 제 1 실시예에서는 새로운 그룹을 5개를 만들 수 있음을 알 수 있다. 따라서, n개의 출력 테스트 패드를 그룹으로 해서 순서를 지키면서 만들 수 있는 그룹의 총 수는 n개이다.(n:자연수)
또한 각각의 출력 테스트 패드들(78)로 보면 배열이 등간격은 아니지만, 그룹(80) 단위로 보면 등간격으로 형성되기 때문에, 그룹(80) 단위로 탐침하여 테스트 하는 테스트 장치를 이용한 테스트에 큰 영향을 미치지는 않는다. 즉 그룹(80)의 배치에 맞게 탐침의 위치만 조절하면 추가적인 테스트 장치의 제작없이 종래의 테스트 장치를 이용하여 탭 테이프에 대한 테스트 공정을 진행할 수 있다.
(제2실시예)
본 발명의 제 2 실시예에서는, 도 5에 도시된 바와 같이, 6개의 출력 테스트 패드(178)가 하나의 그룹(180)을 이루어 연속적으로 배열 형성된다. 즉, 6개의 출력 테스트 패드들(178)은 1렬×1행(178a), 2렬×2행(178b), 3렬×3행(178c), 4렬×4행(178d), 5렬×4행(178e), 6렬×3행(178f)의 위치에 배열 형성된다. 이때, 3렬×3행(178c) 및 6렬×3행(178f)의 출력 테스트 패드들은 4렬×4행(178d) 및 5렬×4행(178e)의 출력 테스트 패드에 연결되는 출력 단자 패턴(174d, 174e)을 사이에 두고 양측에 배열 형성된다. 그리고 4렬×4행(178d) 및 5렬×4행(178e)의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 즉, 본 발명의 제 2 실시예에 따른 탭 테이프는 2개의 출력 테스트 패드들이 3행(178c, 178f)과 4행(178d, 178e)에 형성된 구조를 포함한다.
따라서, 본 발명의 제 2 실시예에 따른 탭 테이프와 도 1 및 도 2에 도시된종래기술의 탭 테이프와 비교하면, 2행에 대응되는 길이 만큼의 탭 테이프 길이의 축소가 가능하다.
한편, 본 발명의 제 2 실시예에 따른 출력 테스트 패드들(178) 중에서 1행과 3행의 출력 테스트 패드들(178a, 178c, 178f)은 최소 크기로 형성되고, 2행과 4행의 출력 테스트 패드들(178b, 178d, 178f)은 동일한 간격을 유지할 수 있는 범위내에서 최대한 크기를 갖도록 형성하는 것이 바람직하다.
그리고 제 1 실시예에서 설명한 바와 같이, 제 2 실시예에서도 5개의 새로운 그룹을 만들 수 있음을 알 수 있다.
(제3실시예)
본 발명의 제 3 실시예에서는, 도 6에 도시된 바와 같이, 5개의 출력 테스트 패드(278)가 하나의 그룹(280)을 이루어 연속적으로 배열 형성된다. 즉, 5개의 출력 테스트 패드들(278)은 1렬×1행(278a), 2렬×2행(278b), 3렬×3행(278c), 4렬×3행(278d), 5렬×2행(278e)의 위치에 배열 형성된다. 이때 2렬×2행(278b) 및 5렬×2행(278e)의 출력 테스트 패드들은 3렬×3행(278c) 및 4렬×3행(278d)의 출력 테스트 패드에 연결되는 출력 단자 패턴(274c, 274d)을 사이에 두고 양측에 배열 형성된다. 그리고 3렬×3행(278c) 및 4렬×3행(278d)의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 즉, 본 발명의 제 3 실시예에 따른 탭 테이프는 2개의 출력 테스트 패드들이 2행(278b, 278e)과 3행(278c, 278d)에 형성된 구조를 포함한다.
따라서, 본 발명의 제 3 실시예에 따른 탭 테이프와 도 1 및 도 2에 도시된종래기술의 탭 테이프와 비교하면, 3행에 대응되는 길이 만큼의 탭 테이프 길이의 축소가 가능하다.
한편, 본 발명의 제 3 실시예에 따른 출력 테스트 패드들(278) 중에서 2행의 출력 테스트 패드들(278b, 278e)은 최소 크기로 형성되고, 1행과 3행의 출력 테스트 패드들(278a, 278c, 278d)은 동일한 간격을 유지할 수 있는 범위내에서 최대한 크기를 갖도록 형성하는 것이 바람직하다.
(실시예4)
본 발명에 따른 제 4 실시예에서는, 도 7에 도시된 바와 같이, 4개의 출력 테스트 패드(378)가 하나의 그룹(380)을 이루어 연속적으로 배열 형성된다. 즉, 4개의 출력 테스트 패드들(378)은 1렬×1행(378a), 2렬×2행(378b), 3렬×3행(378c), 4렬×2행(378d)의 위치에 배열되게 형성된다. 이때 2렬×2행(378b) 및 4렬×2행(378d)의 출력 테스트 패드들은 3렬×3행(378c)의 출력 테스트 패드에 연결되는 출력 단자 패턴(374c)을 사이에 두고 배열 형성된다. 즉, 본 발명의 제 4 실시예에 따른 탭 테이프는 2개의 출력 테스트 패드들이 2행(378b, 378d)에 형성된 구조를 포함한다.
따라서, 본 발명의 제 4 실시예에 따른 탭 테이프와 도 1 및 도 2에 도시된 종래기술의 탭 테이프와 비교하면, 3행에 대응되는 길이 만큼의 탭 테이프의 축소가 가능하다.
물론, 본 발명의 제 4 실시예에 따른 출력 테스트 패드들(378)은 출력 단자 패턴(374)과 출력 테스트 패드(378) 사이의 일정한 간격을 유지하는 범위내에서 최대한 크기를 갖도록 형성된다.
(실시예5)
본 발명에 따른 제 5 실시예에서는, 도 8에 도시된 바와 같이, 4개의 출력 테스트 패드(478)가 하나의 그룹(480)을 이루어 연속적으로 배열 형성된다. 즉, 4개의 출력 테스트 패드들(478)은 1렬×1행(478a), 2렬×3행(478b), 3렬×3행(478c), 4렬×2행(478d)의 위치에 배열 형성된다. 이때 2렬×3행(478b) 및 3렬×3행(478c)의 출력 테스트 패드들은 서로 이웃하게 배열 형성된다. 즉, 본 발명의 제 5 실시예에 따른 탭 테이프는 2개의 출력 테스트 패드들이 3행(478b, 478c)에 형성된 구조를 포함한다.
따라서, 본 발명의 제 5 실시예에 따른 탭 테이프와 도 1 및 도 2에 도시된 종래기술의 탭 테이프와 비교하면, 3행에 대응되는 길이 만큼의 탭 테이프의 축소가 가능하다.
물론, 본 발명의 제 5 실시예에 따른 출력 테스트 패드들(478)은 출력 단자 패턴(474)과 출력 테스트 패드(478) 사이의 일정한 간격을 유지하는 범위내에서 최대한 크기를 갖도록 형성된다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명에 따르면, 출력 테스트 패드들은 소정 수의 출력 테스트 패드가 그룹을 이루어 연속적으로 배열되며, 그 그룹 내에 적어도 2개 이상의 출력 테스트 패드들이 형성된 행을 적어도 하나 이상 포함할 수 있도록 배열 형성되기 때문에, 테스트 패드 영역이 차지하는 면적을 최소화하여 탭 테이프당 제작할 수 있는 TCP 수량을 증가시킬 수 있다.
더불어 출력 테스트 패드의 면적을 최소화함으로써, 출력 단자 패턴의 증가에 따른 출력 테스트 패드 영역이 차지하는 면적을 최소화하면서 출력 테스트 패드 배열의 자유도를 증가시킬 수 있다.

Claims (16)

  1. 테이프 캐리어 패키지용 탭 테이프로서,
    다수개의 반도체 칩이 실장될 수 있는 칩 실장 영역들을 갖는 베이스 필름과;
    상기 베이스 필름에 형성된 배선 패턴으로, 상기 칩 실장 영역을 중심으로 해서 일측으로 뻗어 있는 입력 단자 패턴과, 상기 칩 실장 영역을 중심으로 타측으로 뻗어 있는 출력 단자 패턴 및 상기 입/출력 단자 패턴의 끝단에 각기 형성된 입/출력 테스트 패드를 포함하는 배선 패턴;을 포함하며,
    상기 출력 테스트 패드들은 소정 수의 출력 테스트 패드가 그룹을 이루어 연속적으로 배열되며, 상기 그룹 내에 적어도 2개 이상의 출력 테스트 패드들이 형성된 행을 적어도 하나 이상 포함하는 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  2. 제 1항에 있어서, 상기 칩 실장 영역은 상기 베이스 필름을 관통하여 형성된 윈도우를 포함하며, 상기 윈도우에 상기 입/출력 단자 패턴의 일단이 노출되어 있는 것을 특징으로 테이프 캐리어 패키지용 탭 테이프.
  3. 제 1항에 있어서, 상기 그룹은 6개의 상기 출력 테스트 패드로 구성되며, 상기 6개의 출력 테스트 패드들은 1렬×3행, 2렬×2행, 3렬×1행, 4렬×2행, 5렬×3행, 6렬×3행의 위치에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  4. 제 3항에 있어서, 상기 2렬×2행 및 4렬×2행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  5. 제 3항에 있어서, 상기 1렬×3행, 5렬×3행 및 6렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  6. 제 3항 내지 5항의 어느 한 항에 있어서, 상기 출력 테스트 패드들은 동일한 크기를 갖는 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  7. 제 1항에 있어서, 상기 그룹은 6개의 상기 출력 테스트 패드로 구성되며, 상기 6개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×4행, 5렬×4행, 6렬×3행의 위치에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  8. 제 7항에 있어서, 상기 3렬×3행 및 6렬×3행의 출력 테스트 패드들은 상기 4렬×4행 및 5렬×4행의 출력 테스트 패드에 연결되는 상기 출력 단자 패턴을 사이에 두고 양측에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  9. 제 8항에 있어서, 상기 4렬×4행 및 5렬×4행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  10. 제 1항에 있어서, 상기 그룹은 5개의 상기 출력 테스트 패드로 구성되며, 상기 5개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×3행, 5렬×2행의 위치에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  11. 제 10항에 있어서, 상기 2렬×2행 및 5렬×2행의 출력 테스트 패드들은 상기 3렬×3행 및 4렬×3행의 출력 테스트 패드에 연결되는 상기 출력 단자 패턴을 사이에 두고 양측에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  12. 제 11항에 있어서, 상기 3렬×3행 및 4렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  13. 제 1항에 있어서, 상기 그룹은 4개의 상기 출력 테스트 패드로 구성되며, 상기 4개의 출력 테스트 패드들은 1렬×1행, 2렬×2행, 3렬×3행, 4렬×2행의 위치에배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  14. 제 13항에 있어서, 상기 2렬×2행 및 4렬×2행의 출력 테스트 패드들은 상기 3렬×3행의 출력 테스트 패드에 연결되는 상기 출력 단자 패턴을 사이에 두고 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  15. 제 1항에 있어서, 상기 그룹은 4개의 상기 출력 테스트 패드로 구성되며, 상기 4개의 출력 테스트 패드들은 1렬×1행, 2렬×3행, 3렬×3행, 4렬×2행의 위치에 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
  16. 제 15항에 있어서, 상기 2렬×3행 및 3렬×3행의 출력 테스트 패드들은 서로 이웃하게 배열 형성된 것을 특징으로 하는 테이프 캐리어 패키지용 탭 테이프.
KR10-2002-0020682A 2002-04-16 2002-04-16 테이프 캐리어 패키지용 탭 테이프 KR100439128B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0020682A KR100439128B1 (ko) 2002-04-16 2002-04-16 테이프 캐리어 패키지용 탭 테이프
US10/359,080 US6853090B2 (en) 2002-04-16 2003-02-06 TAB tape for semiconductor package
TW092106503A TW588447B (en) 2002-04-16 2003-03-24 TAB tape for semiconductor package
DE10316429A DE10316429B4 (de) 2002-04-16 2003-04-08 TAB-Folienband für eine Halbleiterpackung
JP2003108010A JP4294361B2 (ja) 2002-04-16 2003-04-11 テープキャリアパッケージ用ｔａｂテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0020682A KR100439128B1 (ko) 2002-04-16 2002-04-16 테이프 캐리어 패키지용 탭 테이프

Publications (2)

Publication Number Publication Date
KR20030082120A KR20030082120A (ko) 2003-10-22
KR100439128B1 true KR100439128B1 (ko) 2004-07-07

Family

ID=29208705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020682A KR100439128B1 (ko) 2002-04-16 2002-04-16 테이프 캐리어 패키지용 탭 테이프

Country Status (5)

Country Link
US (1) US6853090B2 (ko)
JP (1) JP4294361B2 (ko)
KR (1) KR100439128B1 (ko)
DE (1) DE10316429B4 (ko)
TW (1) TW588447B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785975B1 (ko) 2006-12-22 2007-12-14 스테코 주식회사 테스트용 배선이 연결된 테이프 배선 기판 및 그 검사방법
US7725785B2 (en) 2005-11-28 2010-05-25 Samsung Electronics Co., Ltd. Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels
US8384407B2 (en) 2008-06-25 2013-02-26 Samsung Electronics Co., Ltd. Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring subtrate for a tape package having the same
US10219385B2 (en) 2016-07-15 2019-02-26 Samsung Display Co., Ltd. Flexible film, circuit board assembly including the same and display apparatus including the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707487B2 (ja) * 2003-12-12 2005-10-19 セイコーエプソン株式会社 半導体装置及び電子デバイス並びにそれらの製造方法
JP4245578B2 (ja) * 2004-05-31 2009-03-25 パナソニック株式会社 半導体装置
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
KR101405328B1 (ko) * 2012-11-27 2014-06-10 스템코 주식회사 연성 회로 기판
US8754518B1 (en) * 2013-01-22 2014-06-17 Freescale Semiconductor, Inc. Devices and methods for configuring conductive elements for a semiconductor package
KR102052898B1 (ko) 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR102409704B1 (ko) * 2015-09-24 2022-06-16 엘지디스플레이 주식회사 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
KR102450326B1 (ko) 2015-10-06 2022-10-05 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102525875B1 (ko) 2016-06-24 2023-04-27 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR102578051B1 (ko) 2018-06-01 2023-09-14 삼성전자주식회사 필름형 패키지 및 이를 구비한 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251501A (ja) * 1992-01-10 1993-09-28 Nippon Steel Corp Ｔａｂテープ
JPH06244343A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 半導体チップ実装装置
JPH075227A (ja) * 1993-06-15 1995-01-10 Nec Corp テープキャリアパッケージ
JPH08254708A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd テープキャリアパッケージの製造方法
JP2000243788A (ja) * 1999-02-24 2000-09-08 Nec Kagoshima Ltd チェックパッドを備えたキャリアテープとその製造方法およびテープキャリアパッケージの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5726860A (en) * 1996-03-28 1998-03-10 Intel Corporation Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
US5734559A (en) * 1996-03-29 1998-03-31 Intel Corporation Staggered bond finger design for fine pitch integrated circuit packages
US5895977A (en) * 1996-08-08 1999-04-20 Intel Corporation Bond pad functional layout on die to improve package manufacturability and assembly
US5818252A (en) * 1996-09-19 1998-10-06 Vivid Semiconductor, Inc. Reduced output test configuration for tape automated bonding
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3443011B2 (ja) * 1998-08-20 2003-09-02 シャープ株式会社 フィルムキャリアテープおよびそのテスト方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251501A (ja) * 1992-01-10 1993-09-28 Nippon Steel Corp Ｔａｂテープ
JPH06244343A (ja) * 1993-02-16 1994-09-02 Casio Comput Co Ltd 半導体チップ実装装置
JPH075227A (ja) * 1993-06-15 1995-01-10 Nec Corp テープキャリアパッケージ
JPH08254708A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd テープキャリアパッケージの製造方法
JP2000243788A (ja) * 1999-02-24 2000-09-08 Nec Kagoshima Ltd チェックパッドを備えたキャリアテープとその製造方法およびテープキャリアパッケージの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725785B2 (en) 2005-11-28 2010-05-25 Samsung Electronics Co., Ltd. Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels
KR100785975B1 (ko) 2006-12-22 2007-12-14 스테코 주식회사 테스트용 배선이 연결된 테이프 배선 기판 및 그 검사방법
US8384407B2 (en) 2008-06-25 2013-02-26 Samsung Electronics Co., Ltd. Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring subtrate for a tape package having the same
KR101445117B1 (ko) 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
US20160334463A1 (en) * 2008-06-25 2016-11-17 Samsung Electronics Co., Ltd. Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape packaging having the same
US9869717B2 (en) * 2008-06-25 2018-01-16 Samsung Electronics Co., Ltd Test pad structure, a pad structure for inspecting a semiconductor chip and a wiring substrate for a tape packaging having the same
US10219385B2 (en) 2016-07-15 2019-02-26 Samsung Display Co., Ltd. Flexible film, circuit board assembly including the same and display apparatus including the same

Also Published As

Publication number Publication date
DE10316429A1 (de) 2003-11-13
JP2003318233A (ja) 2003-11-07
US20030197200A1 (en) 2003-10-23
TW588447B (en) 2004-05-21
TW200306658A (en) 2003-11-16
DE10316429B4 (de) 2007-02-22
KR20030082120A (ko) 2003-10-22
US6853090B2 (en) 2005-02-08
JP4294361B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
KR100439128B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US7414323B2 (en) Tab tape and method of manufacturing the same
US20090027137A1 (en) Tapered dielectric and conductor structures and applications thereof
JPH01165134A (ja) 注文応答回路
JPH07302773A (ja) 半導体ウエハ及び半導体装置
JPH09237800A (ja) 半導体装置
US7579552B2 (en) Tab tape for tape carrier package
KR20080046021A (ko) 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
US8310068B2 (en) TCP-type semiconductor device
KR100479190B1 (ko) 반도체장치 및 이의 와이어본딩방법
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
US20100224874A1 (en) TCP-type semiconductor device
KR100281216B1 (ko) 반도체 장치
US8796077B2 (en) Semiconductor device
JPH057868B2 (ko)
JP2010123910A (ja) Ｔｃｐ型半導体装置及びそのテスト方法
JP2011054797A (ja) Ｔｃｐ型半導体装置
TWI578487B (zh) 薄膜覆晶封裝
JPS6379337A (ja) 半導体基板
US5528077A (en) Flexible tab semiconductor device
JPH058859B2 (ko)
JP2001237346A (ja) 半導体素子搭載基板、及び半導体装置の製造方法
JPH09172143A (ja) 半導体集積回路装置及びそのテスト方法
JPH0684992A (ja) 半導体チップの実装方法
JPH11260992A (ja) リードフレーム、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 16