JP2812627B2 - テープキャリア、半導体装置試験方法及び装置 - Google Patents
テープキャリア、半導体装置試験方法及び装置Info
- Publication number
- JP2812627B2 JP2812627B2 JP4293093A JP29309392A JP2812627B2 JP 2812627 B2 JP2812627 B2 JP 2812627B2 JP 4293093 A JP4293093 A JP 4293093A JP 29309392 A JP29309392 A JP 29309392A JP 2812627 B2 JP2812627 B2 JP 2812627B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- tape
- semiconductor device
- tape section
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
ケージ用のテープキャリア、それを用いた半導体装置の
試験装置及び試験方法に関する。
ープキャリアパッケージ用のテープキャリアを示す斜視
図である。図のように、従来のテープキャリア1上に
は、長手方向に所定の間隔をおいて複数の半導体装置2
が配置されている。テープキャリア1の両サイドには、
半導体装置2と同一間隔で、位置決め穴4が設けられて
いる。製造工程及び試験工程において、テープキャリア
1は位置決め穴4により機械的に給送され、所定位置に
固定される。また、テープキャリア1は、図のように、
リール3に巻き取られ、保持される。図10は、テープ
キャリア1上に設けられた半導体装置2の拡大上面図で
ある。半導体装置2の中央部分には半導体素子6が搭載
され、半導体素子6から、リード7が外方向に延びて出
ており、半導体装置2の両端に一列に設けられた外部端
子5と電気的に接続されている。
半導体装置2は、図11に示すように、テープキャリア
1より個々に切り離され、単体ごとに、図12の如く、
ソケット8に挿入位置決めされる。ソケット8には、ソ
ケット端子9が、半導体装置2の外部端子5に対応する
ように設けられおり、半導体装置2がソケット8に挿入
された後、外部端子5と配線接続される。図13に、バ
ーンインテスト等で用いられるテスト基板10の上面図
を示す。テスト基板10には、図に示すように、多数個
の親ソケット11が配列されている。また、テスト基板
10の一端には、基板端子12が設けられて、親ソケッ
ト11内の端子(図示しない)と基板内に設けられた配
線により電気的に接続されている。
記の半導体装置2が挿入位置決めされたソケット8が挿
入されると、半導体装置2の外部端子5は、ソケット端
子9及び親ソケット11内の端子を介して、基板端子1
2と電気的に接続される。テスト基板10は、バーンイ
ン炉等の恒温槽(図示しない)に投入された後、恒温槽
内に設けられた基板コネクタ(図示しない)に挿入さ
れ、バーンインテストされる。バーンインテストとは、
高温(環境ストレス)の中で、半導体装置等に電圧を加
えて所定時間動作させることにより、半導体装置等の製
造時に生じた潜在欠陥を検出するものであり、これによ
り出荷後の初期故障を未然に防ぐことが出来るものであ
る。バーンインテストを行った後、半導体装置2を単品
ごとにテスト基板10及びソケット8より取り出し、単
品ごとに最終テストを行う。
れた従来のテープキャリアパッケージ用のテープキャリ
ア1は以上のように構成され、テープキャリア1上の半
導体装置2を単体ごとに個別に切り離して、ソケット8
に挿入し、ソケット8をテスト基板10上の親ソケット
11に再び挿入して、バーンイン炉に投入し、バーンイ
ンテストを行っていたので、半導体装置2の切り抜き工
程及び多数のソケット8並びにテスト基板10が必要で
あり、また、バーンインテストの前後に、半導体装置2
の挿入抜取工程が必要であった。バーンインテスト以降
の最終テストの工程においては、半導体装置2を単体ご
とに扱わねばならず、生産性においても無駄が多くコス
ト高の原因にもなっていた。
めになされたもので、所定個の半導体装置が搭載された
テープ区分毎にテープキャリアを切断して短冊状テープ
キャリアを得て、短冊状テープキャリアより半導体装置
を単体ごとに切り離す必要もなく、バーンインテストか
ら、半導体装置の単品ごとの最終テストまでが短冊状テ
ープキャリアの形態のままで可能にするテープキャリア
パッケージ用テープキャリア、それを用いた半導体装置
試験方法及び試験装置を得ることを目的とする。
験において、不合格と判定された半導体装置2について
は、バーンインテストを行う前に、単体ごとに絶縁させ
ることが可能である半導体装置試験方法と試験装置を得
ることをも目的とする。
項1の発明は、多数のテープ区分に切断され得る絶縁性
の長いテープと、各テープ区分毎に設けられ、半導体装
置に電気的に接続される多数のリードを各々有する複数
の半導体装置搭載部と、テープ区分上に設けられ、テー
プ区分の少なくとも1外縁に沿って配置された複数のテ
スト用接続端子と、テープ区分上に設けられ、一端が上
記半導体装置搭載部のリードの総てに接続され、他端が
テスト用接続端子に接続された複数のテスト用配線とを
備えたテープキャリアである。
ープキャリアの半導体装置搭載部に半導体装置を搭載し
て、半導体装置搭載部のリードと接続させ、テープ区分
毎にテープキャリアを切断して、テープ区分の外縁に配
置されたテスト用接続端子を介して、テープ区分上の複
数の半導体装置の試験を行うものである。
に行われる試験において、不合格と判定された半導体装
置については、単品ごとにテスト用配線を切断してお
き、テープ区分上のそれ以外の半導体装置について、テ
ープ区分を所定温度に維持しながら、テープ区分の外縁
に配置されたテスト用接続端子を介して、半導体装置に
負荷を与えて、バーンインテストを行うものである。
のテープキャリアを、テープ区分毎に切断し、多数の短
冊状テープキャリアを得て、テープ区分の外縁に設けら
れたテスト用接続端子により、バーンインテスト工程か
ら半導体装置単体ごとの最終テスト工程までのテスト全
般を、短冊状テープキャリアから半導体装置を単体ごと
に切り離すことなく、同一形態のまま行うことが可能で
ある。
験において、不合格と判定された半導体装置について
は、バーンインテストの前に、バーンインテストの際の
入力信号が送られないように、半導体装置単体ごとにつ
いて、テスト用配線を切断させてバーンインテストを行
う。
て説明する。図1は、この発明の一実施例におけるテー
プキャリアパッケージのテープキャリアを示した部分上
面図である。図のように、テープキャリア21は、線II
−IIで示されるように、多数のテープ区分に切断され得
る絶縁性の長いテープ20と、各テープ区分毎に設けら
れた半導体装置2を設けるための複数の半導体装置搭載
部2bと、テープ区分毎に、テープ区分の外縁に沿って
設けられたテスト用接続端子22と、半導体2とテスト
用接続端子22とを電気的に接続するための複数のテス
ト用配線23とから構成されている(但し、図1におい
ては、図面の関係上、テスト用配線23は省略し、図2
にテスト用配線23の様子を示した。)。半導体装置搭
載部2bは、線II−IIで示される各テープ区分で切断可
能なように、各テープ区分間に所定の間隔を設けて長手
方向に並んで配置されており、半導体素子6に電気的に
接続するための多数のリード7が設けられている。図の
ように、搭載された半導体素子6はリード7と接続され
て、半導体装置2を構成する。また、テープキャリア2
1の両サイドには、半導体装置搭載部2bに対応するよ
うに、一定間隔で位置決め穴4が設けられて、製造工程
及び試験工程において、テープキャリア21は位置決め
穴4により、機械的に給送され、所定位置に固定され
る。
分毎に、図1に示す線II−IIの位置で切断することによ
り形成された短冊状テープキャリア21aを示す拡大上
面図である。但し、図2は、図面を明瞭に表すため、テ
スト用配線23及びテスト用接続端子22等の配置間隔
を大きく描いてあるため、短冊状テープキャリア21a
のテープキャリア幅が幅広のものとなっているが、実際
には、テスト用配線23及びテスト用接続端子22等は
かなり緻密に設けられているので、短冊状テープキャリ
ア21aのテープキャリア幅と長さの比は略々図1に示
す程度のものである。図に示すように、短冊状テープキ
ャリア21a上には、テープ区分毎の半導体装置搭載部
2bが設けられおり、半導体装置搭載部2bの中央部分
に搭載された半導体素子6と、半導体装置搭載部2bの
両端に一列に設けられた外部端子5とは、リード7を介
して電気的に接続されて、半導体装置2を構成してい
る。また、上述のように、短冊状テープキャリア21a
の一端には、テスト用接続端子22が幅方向に2列に配
列されて設けられおり、半導体装置2の外部端子5と、
短冊状テープキャリア21a上に設けられたテスト用配
線23を介して電気的に接続されている。
2とが、テスト用配線23により電気的に接続されてい
る状態の部分拡大図を示す。半導体装置2の外部端子5
には、入力外部端子5aと出力外部端子5bとがあり、
図のように、複数の半導体装置2の入力外部端子5a及
び電源(図示してない)は、共通に配線された共通テス
ト用配線23aに接続され、出力外部端子5bは個別に
配線されて、それぞれテスト用接続端子22に電気的に
接続されている。このように、出力外部端子5bがすべ
て接続されているため、半導体装置2の単体ごとのテス
トである最終テストにおいても、半導体装置2を単体ご
とに切り離すことなく、短冊状テープキャリア21aに
設けられたままの状態で、テスト用接続端子22を介し
て、単体ごとのテストを行うことが出来る。
験により不合格と判定された半導体装置2は、バーンイ
ンテストの際に電圧が加わると恒温槽30内で燃えたり
することがあるので、本発明においては、不合格と判定
された半導体装置2については、半導体装置2毎に、図
の2点鎖線24で示される細長い矩形部分のテスト用配
線を切断して、バーンインテストの際に電圧がかからな
いようにして、半導体装置2が燃えたりするのを防ぐよ
うにする。
トの試験装置の構造を示した概略図である。図のよう
に、バーンイン炉等の恒温槽30の外部にバーンインテ
スター31が設けられている。恒温槽30内の上部には
梁33が設けられており、短冊状テープキャリア21a
は支持装置32により保持され、梁33に並べて懸架さ
れ、バーンインテストされる。バーンインテストにおい
ては、恒温槽30内は約125°C程度に保たれてお
り、その中で20〜24時間程度の間、短冊状テープキ
ャリア21a上に設けられた半導体装置2に電圧を加え
てテストを行う。このように、バーンインテストは、高
温状態で半導体装置2を動作させることにより、製造時
に半導体装置2に生じた潜在欠陥を検出するものであ
る。図5は、支持装置32の拡大側面図であり、図6に
その拡大正面図を示す。支持装置32は、短冊状テープ
キャリア21aのテスト用接続端子22が配置された外
縁近傍を保持する保持具34と、保持具34にねじ等の
支持手段35aにより回転自在に設けられた押え35と
から構成されている。また、保持具34の下端には、図
6に示す様に、左右に位置決めピン36が設けられてい
る。このように構成された支持装置32は、梁33に、
ねじ等の固定手段33aにより固定され、懸架される。
図7は、図5の線VII−VIIにおける断面図である。図7
及び図5に示すように、保持具34には、接触子37が
埋め込むようにして設けられており、梁33内に設けら
れた配線(図示してない)によりバーンインテスター3
1と電気的に接続されている。
示すように、テープキャリア21上に半導体素子6を搭
載し、テープキャリア21上に設けられたリード7と電
気的に接続して半導体装置2を形成した後、図1の線II
−IIよりテープ区分毎に切断し、図2に示す如き短冊状
テープキャリア21aに分割する。短冊状テープキャリ
ア21a上の半導体装置2は、短冊状テープキャリア2
1aの外縁に沿って設けられたテスト用接続端子22を
介して、粗テストされる。粗テストにおいて、不合格と
判定された半導体装置2については、バーンインテスト
の際に電圧が加わると恒温槽30内で燃えたりすること
があるので、単品ごとに、図3の2点鎖線24で示され
る細長い矩形の部分の導体をテープ材料と共に切り取る
等して、2点鎖線24内のテスト用配線23を断線させ
ておき、バーンインテストの際に不合格と判定された半
導体装置2には電圧がかからないようにする。次に、短
冊状テープキャリア21aは、恒温槽30内において、
保持具34と押え35により挟まれ、保持具34に設け
られた位置決めピン36が短冊状テープキャリア21a
の位置決め穴4に挿入されて固定保持され、支持装置3
2により梁33から懸架される。この時、保持具34内
に設けられた接触子37は、図7に示す様に、短冊状テ
ープキャリア21aのテスト用接続端子22と同一間隔
で設けられており、押え35によりテスト用接続端子2
2に押し付けられるようにして接続結線されている。ま
た、接触子37は、梁33内に設けられた配線によりバ
ーンインテスター31と電気的に接続されているため、
短冊状テープキャリア21aに設けられた半導体装置2
は、テスト用接続端子22及び接触子37等を介してバ
ーンインテスター31によりバーンインテストされる。
さらに、バーンインテスト後に半導体装置2の単体ごと
の最終テストが行われる。半導体装置2の外部端子5は
すべてテスト用接続端子22に接続されているので、半
導体装置2は、単体ごとに切り離されることなく、短冊
状テープキャリア21aに設けられた状態のまま、テス
ト用接続端子22を介して、テストピン(図示しない)
等により単体ごとにテストされる。最終テストの後、半
導体装置2は、図3の1点鎖線25の位置より切り取ら
れる。
す上面図である。この実施例においても、実施例1と同
様に所定個の半導体装置2が短冊状テープキャリア21
b上に設けられている。半導体装置2の構造について
は、実施例1と同じであるため、ここでは省略する。実
施例1では、所定個の半導体装置2が搭載されているテ
ープ区分ごとに、テープ区分の外縁に沿ってテスト用接
続端子22を設ける方法を示したが、この実施例におい
ては、各半導体装置2に対して個別に、テスト用接続端
子42が、短冊状テープキャリア21bの長辺側の一端
に長手方向に並んで設けられている。テスト用接続端子
42は、短冊状テープキャリア21b上に設けられたテ
スト用配線43を介して、半導体装置2の両端に設けら
れた外部端子5と、一対一にて電気的に接続されてい
る。また、バーンインテストの前の粗テストにおいて不
合格と判定された半導体装置2については、実施例1と
同様に、外部端子5とテスト用接続端子42の間の2点
鎖線42で示される細長い矩形の部分内の導体をテープ
材料と共に切り取る等して、2点鎖線42部分内のテス
ト用配線43を断線させて、バーンインテストの際に電
圧が加わることによる半導体装置2の燃焼等を防ぐよう
にする。
て用いられる試験装置の全体の構造については、図4に
示す実施例1と同様であるため説明は省略する。但し、
この実施例においては、テスト用接続端子42が短冊状
テープキャリア21bの長辺側の一端に並んで設けられ
ているため、実施例1と同様の構造を備えた支持装置
(図5参照)により、テスト用接続端子42が設けられ
ている長辺側の一端を上にして、恒温槽30(図4)内
に懸架して、支持装置に設けられた接触子37(図5参
照)を介してテストする。この場合も、実施例1と同様
に、左右の位置決め穴4に位置決めピン36(図5、図
7参照)を挿入することにより固定保持する。半導体装
置2の外部端子5がすべて個別に接続されているので、
この実施例においても、実施例1と同様に、粗テスト工
程から半導体装置2の単体における最終テスト工程ま
で、半導体装置2を個別に単体ごとに切り離す必要もな
く、短冊状テープキャリア21bの形状のままでテスト
工程全般をすべて行うことが出来る。
プキャリアの一端にテスト用接続端子を設ける例を示し
たが、テスト用接続端子は短冊状テープキャリアの両端
に設けてもよい。その場合のバーンインテストにおいて
は、試験装置の支持装置の2箇所に接触子を設けて、テ
スト用接続端子と結線させて、試験を行う。
インテストについて説明したが、本発明のテープキャリ
ア及びそれを用いた半導体装置は、恒温槽内で半導体装
置が実際にどのように動作しているかを検査するモニタ
ーバーンインテストや、その他のテストにおいても用い
ることが出来る。
ープキャリア及びそれを用いた半導体装置は、テープ区
分ごとにテープキャリアが切断可能なため、テスト工程
において、テープ区分ごとの短冊状テープキャリアに分
割し、短冊状テープキャリアの一端に設けられ、半導体
装置のすべての外部端子に接続されたテスト用接続端子
を介してテストを行うため、バーンインテスト工程から
半導体装置単体ごとの最終テスト工程までのテスト全般
について、半導体装置を単体ごとに切り離す必要はな
く、短冊状テープキャリアのまま、同一形態においてテ
ストを行うことが可能である。そのため、テスト工程が
簡単になり、生産性が向上し、かつ、従来のようにテス
ト基板やテスト用ソケットが必要でないのでコストも低
減される。
半導体装置2については、単体ごとに、テスト用配線を
断線させて、バーンインテストを行い、バーンインテス
トの際に、バーンインテストにおける恒温槽30内で、
半導体装置2が電圧を加えられたことにより燃焼等する
のを防ぐことができる。
キャリアを示した上面図である。
て形成した短冊状テープキャリアを示した上面図であ
る。
刷配線の様子を示した部分拡大図である。
の構造を示した断面図である。
側面図である。
上面図である。
リアを示した斜視図である。
る。
導体装置を示す上面図である。
態を示す上面図である。
Claims (5)
- 【請求項1】 多数のテープ区分に切断され得る絶縁性
の長いテープと、 各テープ区分毎に設けられ、半導体素子に電気的に接続
される多数のリードを各々有する複数の半導体装置搭載
部と、 上記テープ区分上に設けられ、上記テープ区分の少なく
とも1外縁に沿って配置された複数のテスト用接続端子
と、 上記テープ区分上に設けられ、一端が上記半導体装置搭
載部の上記リードの総てに接続され、他端が上記テスト
用接続端子に接続された複数のテスト用配線とを備えた
テープキャリア。 - 【請求項2】 多数のテープ区分に切断され得る絶縁性
の長いテープと、各テープ区分上に設けられ、半導体素
子に電気的に接続される多数のリードを各々有する複数
の半導体装置搭載部と、上記テープ区分上に設けられ、
上記テープ区分の少なくとも1外縁に沿って配置された
複数のテスト用接続端子と、上記テープ区分上に設けら
れ、一端が上記半導体装置搭載部の上記リードの総てに
接続され、他端が上記テスト用接続端子に接続された複
数のテスト用配線とを備えたテープキャリアを用意し、 半導体素子を上記半導体装置搭載部に搭載して上記リー
ドに接続して、半導体装置を形成し、 上記テープキャリアを上記テープ区分毎に切断し、 上記テープ区分の外縁に配置されたテスト用接続端子を
介して上記テープ区分上の複数の半導体装置の試験を行
うことを特徴とする半導体装置の試験方法。 - 【請求項3】 多数のテープ区分に切断され得る絶縁性
の長いテープと、各テープ区分上に設けられ、半導体素
子に電気的に接続される多数のリードを各々有する複数
の半導体装置搭載部と、上記テープ区分上に設けられ、
上記テープ区分の少なくとも1外縁に沿って配置された
複数のテスト用接続端子と、上記テープ区分上に設けら
れ、一端が上記半導体装置搭載部の上記リードの総てに
接続され、他端が上記テスト用接続端子に接続された複
数のテスト用配線とを備えたテープキャリアを用意し、 半導体素子を上記半導体装置搭載部に搭載して上記リー
ドに接続して、半導体装置を形成し、 上記テープキャリアを上記テープ区分毎に切断し、 上記テープ区分の外縁に配置されたテスト用接続端子を
介して上記テープ区分上の複数の半導体装置の試験を行
い、 上記試験により不合格と判定された半導体装置について
上記テスト用配線を切断し、 上記テープ区分を所定温度に維持しながら、上記テープ
区分の外縁に配置されたテスト用接続端子を介して上記
テープ区分上の複数の半導体装置に負荷を与え、上記半
導体装置のバーンインテストを行うことを特徴とする半
導体装置の試験方法。 - 【請求項4】 絶縁性のテープ区分と、上記テープ区分
上に設けられ、半導体素子に電気的に接続される多数の
リードを各々有する複数の半導体装置搭載部と、上記テ
ープ区分の少なくとも1外縁に沿って配置された複数の
テスト用接続端子と、上記テープ区分上に設けられ、一
端が上記半導体装置搭載部の上記リードの総てに接続さ
れ、他端が上記テスト用接続端子に接続された複数のテ
スト用配線とを備えたテープキャリア上に搭載された半
導体装置の試験装置であって、 上記テープ区分の上記テスト用接続端子が配置された外
縁近傍を支持する支持装置と、 上記支持装置に設けられて、上記複数のテスト用接続端
子に電気的に接触する接触装置と、 上記接触装置に接続されて上記テープキャリア上の複数
の半導体装置の試験をするテスターとを備え、 上記テープ区分上の複数の半導体装置の試験を行うこと
を特徴とする半導体装置の試験装置。 - 【請求項5】 絶縁性のテープ区分と、上記テープ区分
上に設けられ、半導体素子に電気的に接続される多数の
リードを各々有する複数の半導体装置搭載部と、上記テ
ープ区分の少なくとも1外縁に沿って配置された複数の
テスト用接続端子と、上記テープ区分上に設けられ、一
端が上記半導体装置搭載部の上記リードの総てに接続さ
れ、他端が上記テスト用接続端子に接続された複数のテ
スト用配線とを備えたテープキャリア上に搭載された半
導体装置の試験装置であって、 恒温槽と、 上記テープ区分の上記テスト用接続端子が配置された外
縁近傍を保持して上記テープキャリアを上記恒温槽内に
支持する支持装置と、 上記支持装置に設けられて、上記複数のテスト用接続端
子の総てに電気的に接触する接触装置と、 上記接触装置に接続されて上記テープキャリア上の複数
の半導体装置のバーンイン試験をするテスターとを備え
た半導体装置の試験装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4293093A JP2812627B2 (ja) | 1992-10-30 | 1992-10-30 | テープキャリア、半導体装置試験方法及び装置 |
US08/407,381 US5578919A (en) | 1992-10-30 | 1995-03-20 | Method of testing semiconductor device and test apparatus for the same |
US08/426,473 US5517036A (en) | 1992-10-30 | 1995-04-20 | Tape carrier, and test apparatus for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4293093A JP2812627B2 (ja) | 1992-10-30 | 1992-10-30 | テープキャリア、半導体装置試験方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06151534A JPH06151534A (ja) | 1994-05-31 |
JP2812627B2 true JP2812627B2 (ja) | 1998-10-22 |
Family
ID=17790342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4293093A Expired - Fee Related JP2812627B2 (ja) | 1992-10-30 | 1992-10-30 | テープキャリア、半導体装置試験方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5578919A (ja) |
JP (1) | JP2812627B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614377A (en) | 1994-02-28 | 1997-03-25 | Myco Pharmaceuticals, Incorporated | Methods for identifying inhibitors of fungal pathogenicity |
JP3519534B2 (ja) | 1996-02-19 | 2004-04-19 | 株式会社東芝 | ベアチッププローバ装置及びベアチップハンドリング方法 |
US6271584B1 (en) * | 1996-02-28 | 2001-08-07 | Siemens Aktiengesellschaft | Arrangement of electronic components on a bearer strip |
JP2812303B2 (ja) * | 1996-07-04 | 1998-10-22 | 日本電気株式会社 | Tabテープ半導体装置 |
WO1998017091A1 (fr) * | 1996-10-17 | 1998-04-23 | Matsushita Electric Industrial Co., Ltd. | Receptacle pour pieces, et appareil et procede de controle de pieces a l'aide de ce receptacle |
JPH11191577A (ja) * | 1997-10-24 | 1999-07-13 | Seiko Epson Corp | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 |
RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
DE19831634B4 (de) * | 1998-07-15 | 2005-02-03 | Pac Tech - Packaging Technologies Gmbh | Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test |
US6472726B1 (en) | 1998-07-28 | 2002-10-29 | Seiko Epson Corporation | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment |
JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
KR100357209B1 (ko) * | 2000-11-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 스트립 단위 테스트를 위한 반도체 패키지 제조 방법 |
KR100439128B1 (ko) * | 2002-04-16 | 2004-07-07 | 삼성전자주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
US7371970B2 (en) * | 2002-12-06 | 2008-05-13 | Flammer Jeffrey D | Rigid-flex circuit board system |
JP3751938B2 (ja) * | 2002-12-09 | 2006-03-08 | 日東電工株式会社 | Tab用テープキャリアおよびその製造方法 |
US7219273B2 (en) * | 2003-08-20 | 2007-05-15 | International Business Machines Corporation | Method for testing media in a library without inserting media into the library database |
US7371459B2 (en) | 2004-09-03 | 2008-05-13 | Tyco Electronics Corporation | Electrical devices having an oxygen barrier coating |
US7656173B1 (en) * | 2006-04-27 | 2010-02-02 | Utac Thai Limited | Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in |
US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
DE102008048792A1 (de) * | 2008-09-24 | 2010-10-07 | Htv - Halbleiter Test- Und Vertriebsgesellschaft Mbh | Verfahren und Vorrichtung zur Behandlung von Halbleiterbauelementen |
US8334764B1 (en) | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
WO2011043206A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101692956B1 (ko) * | 2010-09-20 | 2017-01-04 | 삼성전자 주식회사 | 테이프 패키지 |
TW201327728A (zh) * | 2011-12-26 | 2013-07-01 | Novatek Microelectronics Corp | 薄膜覆晶封裝之基板 |
US9508617B2 (en) | 2012-03-02 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test chip, test board and reliability testing method |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5917855B2 (ja) * | 1977-01-05 | 1984-04-24 | 松下電器産業株式会社 | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 |
JPS5923555A (ja) * | 1982-07-30 | 1984-02-07 | Sharp Corp | フイルム・キヤリヤlsiの実装方法 |
US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
JPS6190453A (ja) * | 1984-10-09 | 1986-05-08 | Nec Corp | フイルムキャリヤーテープ |
US4977441A (en) * | 1985-12-25 | 1990-12-11 | Hitachi, Ltd. | Semiconductor device and tape carrier |
US4713611A (en) * | 1986-06-23 | 1987-12-15 | Vtc Incorporated | Burn-in apparatus for integrated circuits mounted on a carrier tape |
JPS635639A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | チヤネル割当て方法 |
JPS63208233A (ja) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | 半導体装置およびその製造方法並びにその半導体装置の製法に用いられるテ−プキヤリア |
JPH0526746Y2 (ja) * | 1987-07-14 | 1993-07-07 | ||
JPH01194430A (ja) * | 1988-01-29 | 1989-08-04 | Mitsubishi Electric Corp | Tab用テープキヤリア |
JPH0237739A (ja) * | 1988-07-28 | 1990-02-07 | Nec Corp | Tabic用tabテープ |
JPH0279442A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | キャリアテープ |
JPH02129941A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | キヤリアテープ |
US4956605A (en) * | 1989-07-18 | 1990-09-11 | International Business Machines Corporation | Tab mounted chip burn-in apparatus |
JPH07123133B2 (ja) * | 1990-08-13 | 1995-12-25 | 株式会社東芝 | フィルムキャリア構造 |
US5196785A (en) * | 1990-12-12 | 1993-03-23 | Hewlett-Packard Company | Tape automated bonding test apparatus for thermal, mechanical and electrical coupling |
JPH04267352A (ja) * | 1991-02-22 | 1992-09-22 | Nec Corp | フィルムキャリアテープ |
JPH04345043A (ja) * | 1991-05-22 | 1992-12-01 | Toshiba Corp | フィルムキャリアテープ |
US5302891A (en) * | 1991-06-04 | 1994-04-12 | Micron Technology, Inc. | Discrete die burn-in for non-packaged die |
US5378981A (en) * | 1993-02-02 | 1995-01-03 | Motorola, Inc. | Method for testing a semiconductor device on a universal test circuit substrate |
-
1992
- 1992-10-30 JP JP4293093A patent/JP2812627B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-20 US US08/407,381 patent/US5578919A/en not_active Expired - Lifetime
- 1995-04-20 US US08/426,473 patent/US5517036A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5517036A (en) | 1996-05-14 |
US5578919A (en) | 1996-11-26 |
JPH06151534A (ja) | 1994-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2812627B2 (ja) | テープキャリア、半導体装置試験方法及び装置 | |
JPH01132071A (ja) | 電導リード線 | |
JPH09178804A (ja) | 半導体装置試験用のバーンインボード | |
US5897193A (en) | Semiconductor wafer | |
US6459285B1 (en) | Burn-in apparatus for screening plurality of semiconductor devices | |
JP2002373748A (ja) | 半導体装置用ソケット | |
JP2000214219A (ja) | テストバ―ンインボ―ドハンドラ | |
JP3208095B2 (ja) | 半導体装置の検査装置 | |
KR200148657Y1 (ko) | 디바이스 검사용 로드보드 | |
JPH05297020A (ja) | プローブ組立体 | |
JPS626653B2 (ja) | ||
JP2890180B2 (ja) | 電子回路へのアクセスを提供するための給受電制御プローブの製造方法 | |
JPS62257072A (ja) | バ−ンイン装置 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
JPH05215814A (ja) | 半導体デバイスの検査装置 | |
JPH01253663A (ja) | バーンイン方法及びバーンイン用ボード | |
JPH0821606B2 (ja) | 半導体装置のテスト治具 | |
JPH07159486A (ja) | 集積回路試験装置 | |
JPH1073634A (ja) | Icソケット及びicソケットを用いたicのテスト方 法 | |
JPH0714901A (ja) | 評価用半導体装置 | |
JPH05160211A (ja) | 半導体テープキャリア及び半導体加速試験用テストヘッド | |
JPH08240617A (ja) | 半導体装置の測定装置 | |
JPH02253178A (ja) | テストボード | |
JPS61194375A (ja) | ソケツト | |
JPH0233876A (ja) | 集積回路ソケット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |