JP3519534B2 - ベアチッププローバ装置及びベアチップハンドリング方法 - Google Patents

ベアチッププローバ装置及びベアチップハンドリング方法

Info

Publication number
JP3519534B2
JP3519534B2 JP03075496A JP3075496A JP3519534B2 JP 3519534 B2 JP3519534 B2 JP 3519534B2 JP 03075496 A JP03075496 A JP 03075496A JP 3075496 A JP3075496 A JP 3075496A JP 3519534 B2 JP3519534 B2 JP 3519534B2
Authority
JP
Japan
Prior art keywords
chip
tape
test
bare chip
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03075496A
Other languages
English (en)
Other versions
JPH09223724A (ja
Inventor
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03075496A priority Critical patent/JP3519534B2/ja
Priority to US08/801,473 priority patent/US5952841A/en
Publication of JPH09223724A publication Critical patent/JPH09223724A/ja
Priority to US09/302,961 priority patent/US6182828B1/en
Application granted granted Critical
Publication of JP3519534B2 publication Critical patent/JP3519534B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ベアチップのテス
トやバーインに適用されるものであり、特に、バーイン
ボードやテストボードへベアチップを搭載する装置とチ
ップのハンドリング方法に関する。
【０００２】
【従来の技術】ベアチップを例えば半田や金のバンプを
用いてフリップチップ実装する際、動作の信頼性が保証
されたチップを使用する必要がある。この信頼性を検証
するテストとして、高温動作試験（バーインテスト）が
行われている。
【０００３】ベアチップの場合、パッケージに搭載され
た製品と異なり、バーインボードに直接搭載することは
できず、図６に示すように、チップ１をキャリア２２に
搭載し、キャリア２２をバーインボード２４上のソケッ
ト２３に収納することにより信頼性試験を行っていた。
【０００４】キャリア２２へベアチップ１を搭載する方
法には、例えば、半田バンプ８を用いる場合、図７に示
すように、チップ側バンプに高融点半田２５（例えば９
０Ｐｂ−１０Ｓｎ）を使用し、キャリア側の電極２６上
の共晶半田２７を溶融接合することによりチップ１をキ
ャリア２２へ搭載する方法がある。また、図８に示すよ
うに、チップ１を設置したインターポーザー２９をキャ
リア２２へ載せ、その上から下部にラバー２０が設置さ
れたフタ２１をキャリア２２へ留め具２８で留めること
でチップ１をインターポーザー２９を介してキャリア２
２に収納する方法も使用されている。
【０００５】また、バーイン試験前後のベアチップの運
搬には図６に示すチップトレイ１９を使用している。
【０００６】
【発明が解決しようとする課題】図７に示した半田付け
によりベアチップ１をキャリア２２に搭載する方法で
は、試験終了後チップを実基板へ実装するために、チッ
プ１をキャリア２２から剥がすことが必要である。その
ため、チップをキャリアから剥がすときに、半田バンプ
やチップにダメージが生じることが避けられない。ま
た、この方法は、高融点半田を用いたバンプには適用で
きるが、共晶半田バンプやＡｕバンプへの適用ができな
いという問題がある。
【０００７】また、図８に示したインターポーザー２９
を介してベアチップ１をキャリア２２へ搭載する方法で
は、チップとキャリアとの合わせ精度や各々の加工精度
が問題となる。バンプ数の多いチップであるほど、チッ
プのすべてのバンプをキャリアの電極に十分な確度でコ
ンタクトさせることが難しくなる。
【０００８】さらに、チップトレイ１９によるチップの
ハンドリングには、チップトレイへベアチップを供給す
るのに手数がかかる、トレイを洗浄しなければならな
い、サイズの異なるチップに備えて異なる多数のトレイ
を用意しなければならない等の問題がある。また、バー
イン前後に行うベアチップの動作確認テストも、キャリ
アを使用した場合、マニュアルにより扱うのでテスト効
率が低下する。本発明は、アライメント機構を有するチ
ップ搭載装置およびこの搭載装置用のテストボード、チ
ップ搬送用のテープを用いて、チップへのダメージが少
なく、高スループットの信頼性評価システムを構成する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するために、アライメント機構を有するチップ搭載装
置を用いて、ベアチップをテストボードやバーインボー
ドにキャリア等を介さずに設置する。バーイン試験ある
いはチップの動作確認試験は、チップ搭載装置内で行う
ため、従来例と異なり、ボードの電極上のベアチップ
は、半田付けによりあるいは機械的に固定される必要は
ない。また、搬送を容易にするために、チップトレイに
代えて、チップを接着するテープを用いる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。図１および図２は、本発明のア
ライメント機構を有する、バーイン前後に行うチップ動
作テストのためのチップ搭載装置を示す。
【００１１】この装置は、リールテープ２に搭載された
ベアチップ１をピックアップするとともに前記チップを
表裏反転する第１のフリップ機構３ａ、このフリップ機
構３ａでピックアップされたチップが装着され、このチ
ップをテストボード５にアライメントし搭載するととも
に、テストボード５からチップを取り外すアライメント
搭載機構４、前記テープ２をテスト状況に応じて送り出
す搬送機構７、および前記アライメント搭載機構４によ
り取り外されたチップを前記テープに装着する第２のフ
リップ機構３ｂより構成されている。図１の装置は、テ
スト前に用いたテープ１にテスト後のチップを再び搭載
する場合の装置である。一方、図２に示す装置は、チッ
プ搬送用テープがテスト前後で異なる場合の装置であ
る。この装置は、２つの搬送機構７ａ，７ｂおよび２つ
のリールテープ２ａ，２ｂを有し、他の構成は図１と同
一であるため、図１と同一部分には同一符号を付し、説
明は省略する。
【００１２】図３は、上記のチップ搭載装置に対応した
本発明のテストボード５の構造を示す。テストボード５
には、チップ１のバンプ８の位置に対応した場所に電極
９が形成されている。テストボード５のコネクタ端子１
０と、チップの機能動作テストに用いるテスター６と
は、配線ケーブルにより接続されている。テストボード
は、ガラスエポキシ等よりなるプリント配線基板やセラ
ミック系の配線基板により作成されている。テストボー
ドの電極は、ＣｕやＷの配線上にＮｉやＡｌおよびＳｎ
等の金属をメッキして形成される。
【００１３】図４は、本発明のリールテープ２の構造例
を示す。図４（ａ）（ｂ）は、リールテープの一実施例
の平面図と断面図、図４（ｃ）（ｄ）は、リールテープ
の別の実施例の平面図と断面図を示す。テープ面には、
チップ１を固定するための接着剤１２と、固定したチッ
プ面が他のテープ面と接触するのを避けるため、チップ
の上面よりも高い保護バー１３が設けられている。保護
バー１３があるためにテープの巻き取り時にテープが曲
がらない場合があるので、図４（ａ）（ｂ）に１５で示
すように、テープ折り曲げ部分を薄く加工しても良い。
他のテープ面によるチップへのダメージがない場合は、
図４（ｃ）（ｄ）に示すように、チップの折れ曲がりの
対策のみをしたテープを使用することも可能である。こ
のテープではテープ側部に波形の緩衝部１６を形成して
いる。なお、図４（ａ）（ｃ）において、１１はパーコ
レーション穴である。
【００１４】以上は、バーイン前後に行うベアチップテ
ストのための装置、ボード、テープについて述べたが、
本発明の装置を用いると、バーインボード１７へベアチ
ップを搭載することも精度良く行うことができる。図５
は、本発明のバーインボードを示す。本実施例では、従
来使用されているベアチップ用のキャリア１８をソケッ
トを使用せずにバーインボード１７に直接実装してい
る。このキャリアに、前記チップ搭載装置によりチップ
を収納する。この場合のバーインボードには複数のキャ
リアが搭載される。
【００１５】次に、本発明によるベアチップの実際のハ
ンドリングについて説明する。ウェハのダイシング後、
チップをリールテープに搭載する。次に、リールテープ
をチップ搭載装置のテープ搬送機構７に取り付け、搬送
機構７を動かして、テープを送り出す。チップ搭載装置
の第１のピックアップ機構３ａによりテープ２上のチッ
プ１をピックアップし、フリップ機構３ａによりチップ
の表裏を反転させて、アライメントおよび搭載機構４に
チップ１を設置する。アライメント機構を用いてテスト
ボード５の電極９の上にチップ１のバンプ電極８が精度
よく設置されるように搭載装置４を動かし、チップをテ
ストボードに搭載する。その後、テストボード５のコネ
クタ端子１０を介して接続されたテスター６を用いて、
チップの動作特性を測定する。バーインテストの場合
は、バーインボード１７のキャリア１８上にチップを搭
載し、バーインテストを行う。テスト終了後、チップ搭
載装置４をチップ搭載時と逆のシーケンスで動かすこと
により、テストボード５よりチップ１を取り出し、第２
のピックアップ機構３ｂにより再びテープにチップを搭
載する。この際、テストボードによりテストした結果良
品と判定されたチップのみテープに搭載することによ
り、全チップの信頼性が保証されたリールテープを出荷
することができる。
【００１６】上記実施例では、ダイシング後テープにチ
ップを搭載しているが、バーインボードへチップを搭載
する場合、ダイシング用テープから直接バーインボード
へチップを搭載することも可能である。このときは、搭
載装置にチップのシービング機構を装備する。
【００１７】
【発明の効果】本発明によれば、アライメント機構によ
り第１のピックアップ機構でピックアップされた半導体
チップをテスト用ボードにアライメントして搭載し、テ
スト終了後テスト用ボードから半導体チップを取り外し
ている。このため、半導体チップのバンプをボードの電
極に半田接合することはないので、チップに生じるダメ
ージは低減し、チップの半田バンプの材料として共晶半
田を用いることができる。また、アライメント機構を有
するため、チップのバンプとテストボードとの合わせ精
度の向上を実現することができる。さらに、チップをテ
ープにより搬送するため、一度に多量のチップを取り扱
うことができ、輸送に便利である。また、実装基板にチ
ップを搭載する際、テープからチップをピックアップす
ることで、基板への自動搭載を行うことが可能になり、
実装のスループットを大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明のチップ搭載装置を表す図。
【図２】チップ搬送用テープがテスト前後で異なる場合
の本発明のチップ搭載装置を表す図。
【図３】本発明のテストボードを表す図。
【図４】本発明のリールテープの構造を表す図。
【図５】本発明のバーインボードを表す図。
【図６】従来のテスト方法およびチップハンドリング方
法を表す図。
【図７】半田付けによりベアチップをキャリアに搭載す
る方法を表す図。
【図８】インターポーザーを介してベアチップをキャリ
アに搭載する方法を表す図。
【符号の説明】
１…半導体チップ、 ２…リールテープ、 ３ａ，３ｂ…第１および第２のピックアップ機構および
フリップ機構、 ４…アライメント搭載機構、 ５…テストボード、 ６…テスター、 ７…テープ搬送機構、 ８…バンプ、 ９…電極、 １３…保護バー、 １４…ベーステープ、 １５…折り曲げ部、 １６…側部に波形を施したテープ、 １７…バーインボード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｇ０１Ｒ 31/28 Ｋ (58)調査した分野(Int.Cl.7，ＤＢ名) B65B 15/04 G01R 1/073 G01R 31/26 G01R 31/28 H01L 21/66

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップを搭載したリールテ
    ープから半導体チップをピックアップし反転させる第１
    のピックアップ機構と、 前記第１のピックアップ機構でピックアップされた半導
    体チップをテスト用ボードにアライメントして搭載し、
    テスト終了後前記テスト用ボードから前記半導体チップ
    を取り外すアライメント機構と、 前記アライメント機構により取り外した半導体チップを
    リールテープに再び搭載する第２のピックアップ機構と
    を備えたベアチッププローバ装置。
  2. 【請求項２】 前記リールテープは、テスト前の半導体
    チップを搭載する第１のリールテープと、テスト後の半
    導体チップを搭載する第２のリールテープとからなるこ
    とを特徴とする請求項１記載のベアチッププローバ装
    置。
  3. 【請求項３】 前記リールテープは、ベアチップを接着
    して搭載する搭載部と、 テープ送り方向に沿って設置され、前記リールテープを
    巻回した場合チップとテープの接触を防止する保護部材
    と、 前記チップの搭載部に近接して前記テープ送り方向前後
    に設けられ、折り曲げのため薄く加工されたテープ折り
    曲げ部とを備えたことを特徴とする請求項１または２記
    載のベアチッププローバ装置。
  4. 【請求項４】 前記リールテープは、ベアチップを接着
    して搭載する搭載部と、 前記チップの搭載部に近接して、テープ送り方向に沿っ
    た側部に設けられ、テープ面と垂直に波形に加工され、
    巻回した場合に前記チップ搭載部が折れ曲がらないよう
    にする保護部とを備えたことを特徴とする請求項１また
    は２記載のベアチッププローバ装置。
  5. 【請求項５】 リールテープからベアチップをピックア
    ップしバーインテストを行い良品を選別する工程と、 良品チップを再度リールテープに収納する工程とを備え
    たベアチップハンドリング方法。
JP03075496A 1996-02-19 1996-02-19 ベアチッププローバ装置及びベアチップハンドリング方法 Expired - Fee Related JP3519534B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03075496A JP3519534B2 (ja) 1996-02-19 1996-02-19 ベアチッププローバ装置及びベアチップハンドリング方法
US08/801,473 US5952841A (en) 1996-02-19 1997-02-18 Bare chip prober device
US09/302,961 US6182828B1 (en) 1996-02-19 1999-04-30 Reel tape for provisionally supporting a bare chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03075496A JP3519534B2 (ja) 1996-02-19 1996-02-19 ベアチッププローバ装置及びベアチップハンドリング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004000577A Division JP3825781B2 (ja) 2004-01-05 2004-01-05 リールテープ

Publications (2)

Publication Number Publication Date
JPH09223724A JPH09223724A (ja) 1997-08-26
JP3519534B2 true JP3519534B2 (ja) 2004-04-19

Family

ID=12312481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03075496A Expired - Fee Related JP3519534B2 (ja) 1996-02-19 1996-02-19 ベアチッププローバ装置及びベアチップハンドリング方法

Country Status (2)

Country Link
US (2) US5952841A (ja)
JP (1) JP3519534B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464172B1 (ko) * 1997-09-13 2005-04-06 삼성전자주식회사 번인테스트 공정용 소터의 이송모듈
TW460906B (en) * 1999-03-05 2001-10-21 Siemens Ag Equipment to insert a substrate with flip-chips
DE19952471A1 (de) 1999-10-29 2001-05-03 Bielomatik Leuze & Co Verfahren und Vorrichtung zur Erzeugung einer fehlerfreien Materialbahn sowie fehlerfreie Materialbahn
US20030006794A1 (en) * 2000-01-10 2003-01-09 Hung-Tse Chiang Tape carrier package testing method
JP2003156466A (ja) * 2001-11-26 2003-05-30 Fuji Photo Film Co Ltd 電解質スライドに用いる多層フィルム電極包装体
ATE474287T1 (de) * 2002-04-24 2010-07-15 Mineral Lassen Llc Herstellungsverfahren für eine drahtlose kommunikationsvorrichtung und herstellungsvorrichtung
JP4495726B2 (ja) * 2004-06-08 2010-07-07 株式会社アドバンテスト イメージセンサ用試験装置
DE102005041024A1 (de) * 2005-08-23 2007-03-01 Bielomatik Leuze Gmbh + Co.Kg Vorrichtung und Verfahren zum kontinuierlichen Erzeugen einer fehlerfreien Trägerbahn
JP2007176525A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 電子部品収容装置及び電子部品収容装置における電子部品の挿抜方法
CN101241874B (zh) * 2008-02-21 2010-09-15 日月光半导体制造股份有限公司 封装设备及其基板载具
DE102008048792A1 (de) * 2008-09-24 2010-10-07 Htv - Halbleiter Test- Und Vertriebsgesellschaft Mbh Verfahren und Vorrichtung zur Behandlung von Halbleiterbauelementen
US8430264B2 (en) * 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
US8205766B2 (en) * 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
KR101127884B1 (ko) * 2009-08-19 2012-03-22 주식회사 쎄크 반도체 칩 반전장치
KR102062278B1 (ko) * 2015-07-10 2020-02-11 한화정밀기계 주식회사 부품 실장 장치
CN108298118B (zh) * 2018-03-29 2020-04-21 苏州欣华锐电子有限公司 用于芯片烧录机的自动编带装置
JP7281250B2 (ja) 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818726A (en) * 1988-03-30 1989-04-04 Vtc Incorporated Process for curing epoxy encapsulant on integrated circuit dice
GB8825154D0 (en) * 1988-10-27 1988-11-30 Reel Service Ltd Tape for storage of electronic components
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
US5318181A (en) * 1992-03-31 1994-06-07 Motorola, Inc. Compartmentalized humidity sensing indicator
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
US5510724A (en) * 1993-05-31 1996-04-23 Tokyo Electron Limited Probe apparatus and burn-in apparatus
US5561386A (en) * 1994-02-23 1996-10-01 Fujitsu Limited Chip tester with improvements in handling efficiency and measurement precision
JPH10116842A (ja) * 1996-10-14 1998-05-06 Fujitsu Ltd 半導体収容装置及び半導体デバイスの挿入及び取り出し方法

Also Published As

Publication number Publication date
US5952841A (en) 1999-09-14
US6182828B1 (en) 2001-02-06
JPH09223724A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
JP3519534B2 (ja) ベアチッププローバ装置及びベアチップハンドリング方法
US5532612A (en) Methods and apparatus for test and burn-in of integrated circuit devices
US5796264A (en) Apparatus for manufacturing known good semiconductor dice
US6983536B2 (en) Method and apparatus for manufacturing known good semiconductor die
US5640762A (en) Method and apparatus for manufacturing known good semiconductor die
US6362532B1 (en) Semiconductor device having ball-bonded pads
US6288559B1 (en) Semiconductor testing using electrically conductive adhesives
US5440239A (en) Transferable solder bumps for interconnect and assembly of MCM substrates
US6392433B2 (en) Method and apparatus for testing semiconductor devices
KR100327335B1 (ko) 칩크기 반도체 패키지의 제조방법
US5904488A (en) Semiconductor integrated circuit device
WO1999054932A1 (en) Leadless array package
KR100278603B1 (ko) 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
EP0259222B1 (en) Outer lead tape automated bonding system
JP2716663B2 (ja) 半導体ダイの試験装置
US6194905B1 (en) Method for testing integrated circuit components of a multi-component card
US5086335A (en) Tape automated bonding system which facilitate repair
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
JP2557583B2 (ja) 半導体装置用チップ寿命テスト装置
JP3825781B2 (ja) リールテープ
US6281693B1 (en) Semiconductor device test board and a method of testing a semiconductor device
JPH10213627A (ja) チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100370844B1 (ko) 반도체패키지제조를위한마킹방법
KR20000007516A (ko) 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법
JP2821519B2 (ja) Ｉｃ支持フィルムの位置決め方法とそれを用いたｉｃチップの試験方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees