JP3825781B2 - リールテープ - Google Patents

リールテープ Download PDF

Info

Publication number
JP3825781B2
JP3825781B2 JP2004000577A JP2004000577A JP3825781B2 JP 3825781 B2 JP3825781 B2 JP 3825781B2 JP 2004000577 A JP2004000577 A JP 2004000577A JP 2004000577 A JP2004000577 A JP 2004000577A JP 3825781 B2 JP3825781 B2 JP 3825781B2
Authority
JP
Japan
Prior art keywords
chip
tape
base tape
reel
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004000577A
Other languages
English (en)
Other versions
JP2004168428A (ja
Inventor
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004000577A priority Critical patent/JP3825781B2/ja
Publication of JP2004168428A publication Critical patent/JP2004168428A/ja
Application granted granted Critical
Publication of JP3825781B2 publication Critical patent/JP3825781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Packages (AREA)

Description

本発明は、ベアチップのテストやバーインに適用されるものであり、特に、バーインボードやテストボードへベアチップを搬送する際にベアチップを保持するリールテープに関する。
ベアチップを例えば半田や金のバンプを用いてフリップチップ実装する際、動作の信頼性が保証されたチップを使用する必要がある。この信頼性を検証するテストとして、高温動作試験(バーインテスト)が行われている。
ベアチップの場合、パッケージに搭載された製品と異なり、バーインボードに直接搭載することはできず、図6に示すように、チップ1をキャリア22に搭載し、キャリア22をバーインボード24上のソケット23に収納することにより信頼性試験を行っていた。
キャリア22へベアチップ1を搭載する方法には、例えば、半田バンプ8を用いる場合、図7に示すように、チップ側バンプに高融点半田25(例えば90Pb−10Sn)を使用し、キャリア側の電極26上の共晶半田27を溶融接合することによりチップ1をキャリア22へ搭載する方法がある。また、図8に示すように、チップ1を設置したインターポーザー29をキャリア22へ載せ、その上から下部にラバー20が設置されたフタ21をキャリア22へ留め具28で留めることでチップ1をインターポーザー29を介してキャリア22に収納する方法も使用されている。
また、バーイン試験前後のベアチップの運搬には図6に示すチップトレイ19を使用している。
図7に示した半田付けによりベアチップ1をキャリア22に搭載する方法では、試験終了後チップを実基板へ実装するために、チップ1をキャリア22から剥がすことが必要である。そのため、チップをキャリアから剥がすときに、半田バンプやチップにダメージが生じることが避けられない。また、この方法は、高融点半田を用いたバンプには適用できるが、共晶半田バンプやAuバンプへの適用ができないという問題がある。
また、図8に示したインターポーザー29を介してベアチップ1をキャリア22へ搭載する方法では、チップとキャリアとの合わせ精度や各々の加工精度が問題となる。バンプ数の多いチップであるほど、チップのすべてのバンプをキャリアの電極に十分な確度でコンタクトさせることが難しくなる。
さらに、チップトレイ19によるチップのハンドリングには、チップトレイへベアチップを供給するのに手数がかかる、トレイを洗浄しなければならない、サイズの異なるチップに備えて異なる多数のトレイを用意しなければならない等の問題がある。
また、バーイン前後に行うベアチップの動作確認テストも、キャリアを使用した場合、マニュアルにより扱うのでテスト効率が低下する。
本発明は、アライメント機構を有するチップ搭載装置に適用され、チップへのダメージが少なく、輸送に便利なリールテープを提供することを目的とする。
本発明の第1の態様のリールテープは、リールに巻回されるベーステープと、前記ベーステープ上に設けられ、チップが搭載されるチップ搭載部と、前記チップ搭載部に設けられ、前記チップが接着される接着剤と、前記ベーステープ上で前記チップ搭載部に沿いテープの送り方向とほぼ平行して設けられ、前記ベーステープが巻回されるとき、前記チップがベーステープに接触することを防止する保護バーと、前記ベーステープの前記チップ搭載部の端部で、前記ベーステープの送り方向とほぼ直交して設けられたテープの折り曲げ部とを具備することを特徴とする。
本発明の第2の態様のリールテープは、リールに巻回されるベーステープと、前記ベーステープ上に設けられ、チップが搭載されるチップ搭載部と、前記チップ搭載部に設けられ、前記チップを接着するとともに、前記チップを前記チップ搭載部から取り外すことが可能な接着剤と、前記ベーステープの側部にベーステープの送り方向に沿って波形に設けられ、前記ベーステープが巻回されるとき、前記チップがベーステープに接触することを防止する緩衝部とを具備することを特徴とする。
本発明によれば、チップへのダメージがなく、輸送に便利なリールテープを提供できる。
以下、本発明の実施の形態について図面を参照して説明する。
図1および図2は、本発明が適用されるアライメント機構を有する、バーイン前後に行うチップ動作テストのためのチップ搭載装置を示す。
この装置は、リールテープ2に搭載されたベアチップ1をピックアップするとともに前記チップを表裏反転する第1のフリップ機構3a、このフリップ機構3aでピックアップされたチップが装着され、このチップをテストボード5にアライメントし搭載するとともに、テストボード5からチップを取り外すアライメント搭載機構4、前記テープ2をテスト状況に応じて送り出す搬送機構7、および前記アライメント搭載機構4により取り外されたチップを前記テープに装着する第2のフリップ機構3bより構成されている。図1の装置は、テスト前に用いたテープ1にテスト後のチップを再び搭載する場合の装置である。一方、図2に示す装置は、チップ搬送用テープがテスト前後で異なる場合の装置である。この装置は、2つの搬送機構7a,7bおよび2つのリールテープ2a,2bを有し、他の構成は図1と同一であるため、図1と同一部分には同一符号を付し、説明は省略する。
図3は、上記のチップ搭載装置に対応した本発明が適用されるテストボード5の構造を示す。テストボード5には、チップ1のバンプ8の位置に対応した場所に電極9が形成されている。テストボード5のコネクタ端子10と、チップの機能動作テストに用いるテスター6とは、配線ケーブルにより接続されている。テストボードは、ガラスエポキシ等よりなるプリント配線基板やセラミック系の配線基板により作成されている。テストボードの電極は、CuやWの配線上にNiやAlおよびSn等の金属をメッキして形成される。
図4は、本発明のリールテープ2の構造例を示す。図4(a)(b)は、リールテープの一実施例の平面図と断面図、図4(c)(d)は、リールテープの別の実施例の平面図と断面図を示す。テープ面には、チップ1を固定するための接着剤12と、固定したチップ面が他のテープ面と接触するのを避けるため、チップの上面よりも高い保護バー13が設けられている。保護バー13があるためにテープの巻き取り時にテープが曲がらない場合があるので、図4(a)(b)に15で示すように、テープ折り曲げ部分を薄く加工しても良い。他のテープ面によるチップへのダメージがない場合は、図4(c)(d)に示すように、チップの折れ曲がりの対策のみをしたテープを使用することも可能である。このテープではテープ側部に波形の緩衝部16を形成している。なお、図4(a)(c)において、11はパーコレーション穴である。
以上は、バーイン前後に行うベアチップテストのための装置、ボード、テープについて述べたが、上記装置を用いると、バーインボード17へベアチップを搭載することも精度良く行うことができる。図5は、本発明が適用されるバーインボードを示す。この例では、従来使用されているベアチップ用のキャリア18をソケットを使用せずにバーインボード17に直接実装している。このキャリアに、前記チップ搭載装置によりチップを収納する。この場合のバーインボードには複数のキャリアが搭載される。
次に、上記装置を用いたベアチップの実際のハンドリングについて説明する。ウェハのダイシング後、チップをリールテープに搭載する。次に、リールテープをチップ搭載装置のテープ搬送機構7に取り付け、搬送機構7を動かして、テープを送り出す。チップ搭載装置の第1のピックアップ機構3aによりテープ2上のチップ1をピックアップし、フリップ機構3aによりチップの表裏を反転させて、アライメントおよび搭載機構4にチップ1を設置する。アライメント機構を用いてテストボード5の電極9の上にチップ1のバンプ電極8が精度よく設置されるように搭載装置4を動かし、チップをテストボードに搭載する。その後、テストボード5のコネクタ端子10を介して接続されたテスター6を用いて、チップの動作特性を測定する。バーインテストの場合は、バーインボード17のキャリア18上にチップを搭載し、バーインテストを行う。テスト終了後、チップ搭載装置4をチップ搭載時と逆のシーケンスで動かすことにより、テストボード5よりチップ1を取り出し、第2のピックアップ機構3bにより再びテープにチップを搭載する。この際、テストボードによりテストした結果良品と判定されたチップのみテープに搭載することにより、全チップの信頼性が保証されたリールテープを出荷することができる。
上記例では、ダイシング後テープにチップを搭載しているが、バーインボードへチップを搭載する場合、ダイシング用テープから直接バーインボードへチップを搭載することも可能である。このときは、搭載装置にチップのシービング機構を装備する。
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
本発明が適用されるチップ搭載装置を表す図。 チップ搬送用テープがテスト前後で異なる場合の本発明が適用されるチップ搭載装置を表す図。 本発明が適用されるテストボードを表す図。 本発明のリールテープの構造を表す図。 本発明が適用されるバーインボードを表す図。 従来のテスト方法およびチップハンドリング方法を表す図。 半田付けによりベアチップをキャリアに搭載する方法を表す図。 インターポーザーを介してベアチップをキャリアに搭載する方法を表す図。
符号の説明
1…半導体チップ、2…リールテープ、3a,3b…第1および第2のピックアップ機構およびフリップ機構、4…アライメント搭載機構、5…テストボード、6…テスター、7…テープ搬送機構、8…バンプ、9…電極、
13…保護バー、
14…ベーステープ、
15…折り曲げ部、
16…側部に波形を施したテープ、
17…バーインボード。

Claims (2)

  1. リールに巻回されるベーステープと、
    前記ベーステープ上に設けられ、チップが搭載されるチップ搭載部と、
    前記チップ搭載部に設けられ、前記チップが接着される接着剤と、
    前記ベーステープ上で前記チップ搭載部に沿いテープの送り方向とほぼ平行して設けられ、前記ベーステープが巻回されるとき、前記チップがベーステープに接触することを防止する保護バーと、
    前記ベーステープの前記チップ搭載部の端部で、前記ベーステープの送り方向とほぼ直交して設けられたテープの折り曲げ部と
    を具備することを特徴とするリールテープ。
  2. リールに巻回されるベーステープと、
    前記ベーステープ上に設けられ、チップが搭載されるチップ搭載部と、
    前記チップ搭載部に設けられ、前記チップを接着するとともに、前記チップを前記チップ搭載部から取り外すことが可能な接着剤と、
    前記ベーステープの側部にベーステープの送り方向に沿って波形に設けられ、前記ベーステープが巻回されるとき、前記チップがベーステープに接触することを防止する緩衝部と
    を具備することを特徴とするリールテープ。
JP2004000577A 2004-01-05 2004-01-05 リールテープ Expired - Fee Related JP3825781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004000577A JP3825781B2 (ja) 2004-01-05 2004-01-05 リールテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004000577A JP3825781B2 (ja) 2004-01-05 2004-01-05 リールテープ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03075496A Division JP3519534B2 (ja) 1996-02-19 1996-02-19 ベアチッププローバ装置及びベアチップハンドリング方法

Publications (2)

Publication Number Publication Date
JP2004168428A JP2004168428A (ja) 2004-06-17
JP3825781B2 true JP3825781B2 (ja) 2006-09-27

Family

ID=32709387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004000577A Expired - Fee Related JP3825781B2 (ja) 2004-01-05 2004-01-05 リールテープ

Country Status (1)

Country Link
JP (1) JP3825781B2 (ja)

Also Published As

Publication number Publication date
JP2004168428A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP3519534B2 (ja) ベアチッププローバ装置及びベアチップハンドリング方法
US5634267A (en) Method and apparatus for manufacturing known good semiconductor die
JP3970283B2 (ja) Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法
US6983536B2 (en) Method and apparatus for manufacturing known good semiconductor die
US5640762A (en) Method and apparatus for manufacturing known good semiconductor die
EP1176638A2 (en) Semiconductor device and packaging method thereof
US20010035759A1 (en) Method and device for semiconductor testing using electrically conductive adhesives
US20090263214A1 (en) Fixture for p-through silicon via assembly
JP4929532B2 (ja) プリント配線板の検査方法及び検査装置
WO1996002845A1 (en) Methods and apparatus for test and burn-in of integrated circuit devices
WO2005093442A1 (ja) 半導体集積回路装置の製造方法
KR100590639B1 (ko) 반도체 장치의 제조 방법
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2716663B2 (ja) 半導体ダイの試験装置
JP3825781B2 (ja) リールテープ
US5086335A (en) Tape automated bonding system which facilitate repair
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
US6194905B1 (en) Method for testing integrated circuit components of a multi-component card
JP2006120827A (ja) 半導体装置の製造方法
KR20070037824A (ko) Boc형 반도체 패키지 제조용 다이 본딩 장치 및 방법
JP2557583B2 (ja) 半導体装置用チップ寿命テスト装置
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
JPH10213627A (ja) チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JP3833862B2 (ja) トレー

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees