JP2557583B2 - 半導体装置用チップ寿命テスト装置 - Google Patents
半導体装置用チップ寿命テスト装置Info
- Publication number
- JP2557583B2 JP2557583B2 JP3277915A JP27791591A JP2557583B2 JP 2557583 B2 JP2557583 B2 JP 2557583B2 JP 3277915 A JP3277915 A JP 3277915A JP 27791591 A JP27791591 A JP 27791591A JP 2557583 B2 JP2557583 B2 JP 2557583B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- probe
- substrate
- predetermined portion
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
装置に関し、特に半導体装置の製造過程中に半導体チッ
プの性能及び電気的寿命をテストして、半導体チップの
不良を選別できる半導体装置のチップ寿命テスト装置に
関する。
は、リードフレームにチップを搭載してワイヤボンディ
ングすることによりチップをパッケージ化した状態で実
施していたので、パッケージの外部へ露出されたリード
と寿命テスト装置の電源供給手段を連結してテストが行
なわれていた。
の性能及び電気的寿命テストをするために、不良チップ
に対しても一旦パッケージ化する必要があり、生産性の
低下を招いていた。また、不良チップをパッケージ化す
る工程による材料の損失等も多く、コストの増大を招来
していた。さらに、チップがパッケージ化された状態で
テストするための装置が、パッケージの外部へ露出され
たリードと電気的に接続するためには、テスト装置が大
型化して設備費用が増大し、設置場所の確保が困難にな
るという問題点があった。
うな問題点を解決するためのものであり、この発明の目
的は、半導体装置の性能及び電気的寿命テストを半導体
チップ状態で行なえるようにすることにより、不良チッ
プをパッケージ化する非効率的な工程を除去できるよう
にして、これによるコストも削減できることができ、チ
ップ状態でテストが可能となるテスト装置の小型化が達
成され、コスト節減及び設置空間を有効的に活用できる
半導体装置の寿命テスト装置を提供することにある。
めに、請求項1記載の第1の発明は、電極が所定部位に
配置されている半導体チップと、前記半導体チップを固
定させる溝が形成されたトレーと、前記トレーの溝に固
定される前記前記半導体チップの所定部位に配置された
電極と接合されて電気的に接続されるプローブと、前記
半導体チップのサイズより大きく開口された開口部を略
中央部に形成し、当該開口部の近傍の所定部位に当該半
導体チップの電気的寿命テストを行なう回路パターンが
形成された基板と、前記基板の所定部位に形成された回
路パターン面より下側に前記トレーに形成された溝に前
記半導体チップを固定させる手段と、前記プローブの一
端を前記基板の所定部位に形成された回路パターンに接
続させ、当該プローブの他端の終端を屈曲させて当該プ
ローブの他端の終端を当該基板より下側の前記トレーに
固定された前記半導体チップの所定部位に配置された電
極に接続させる手段とを備えたことを要旨とする。
チップのサイズより大きく開口された開口部を略中央部
に形成し、当該開口部の近傍の所定部位に当該半導体チ
ップの電気的寿命テストを行なう回路パターンが形成さ
れた基板の所定部位に形成された回路パターン面より下
側に前記トレーに形成された溝に前記半導体チップを固
定させる。そして、前記プローブの他端の終端を屈曲さ
せて当該プローブの他端の終端を前記基板より下側の前
記トレーに固定された前記半導体チップの所定部位に配
置された電極に接続させ、当該プローブの一端を前記基
板の所定部位に形成された回路パターンに接続させる。
従って、不良チップをパッケージ化する手間がなく、材
料及び工程上の損失を防止することができ、パッケージ
状態でテストする装置より装置を小型化し、テストの信
頼性を向上することができる。
り詳細に説明する。
プを形成しない状態でチップ1の寿命テストが可能とな
るチップ寿命テスト装置を示す図である。
が固定される溝2aが形成されたトレー2と、上記チッ
プ1の性能及び寿命をテストするための回路パターン3
が形成された基板4と、前記基板4の回路パターン3と
一方側が連結されて、他方側はチップ1の電極1aに接
続されて基板4の回路パターン3とチップ1の電極1a
を電気的に接続させるプローブ5と、上記基板4を固定
するためのクランプ6とから構成されている。
ーブ5の終端は折れ曲がった形態であり、上記折れ曲が
った終端にチップ1の電極1aが接合される時に緩衝作
用をするチップ5aが形成されている。また、上記プロ
ーブ5の上側には、プローブ5のチップ5aがチップ1
の電極1aに正確に配置できるように開放することがで
き、図3に示すように、透明の材質からなる透視窓7を
形成することができる。
放させる場合は、図7に示すように、チップ1の所定部
位とこれに対応する基板4の所定部位に表示部8a,8
bを形成し、図3に示すように、プローブ5の上側に透
視窓7を形成する場合には、図8に示すように、チップ
1の所定部位とこれに対応する透視窓7の所定部位に表
示部8c,8dを各々形成する。
を形成したチップ11の寿命テストが可能となるチップ
寿命テスト装置の他の実施例を示す図である。
が固定されるように案着させることのできる溝12aが
形成されたトレー12と、上記チップ11の性能及び寿
命をテストするための回路パターンが形成された基板1
4と、上記基板14の回路パターン13と一方側が連結
され、他方側はチップ11の電極11aに形成されたバ
ンプ19と接続されて、基板14の回路パターン13と
チップ11の電極11aを電気的に連結させるプローブ
15と、上記基板14を固定するためのクランプ16と
から構成されている。
プローブ15の終端は平坦に形成され、この終端の底面
には、チップ11とバンプ19とが接合される時に緩衝
作用をするチップ15aが形成されている。また、上記
プローブ15の上側には、図6に示すように、バンプが
形成されていないチップの寿命テスト装置と同様に透視
窓17が形成でき、図5に示すように、プローブ15の
上側を開放させる場合は、図7に示すように、チップ1
1の所定部位とこれに対応する基板14の所定部位に表
示部18a,18bを形成し、図6に示すように、プロ
ーブ15の上側に透視窓17を形成する場合には、図8
に示すように、チップ11の所定部位とこれに対応する
透視窓17の所定部位に表示部18c,18dを各々形
成する。
2に示すように、電極1aにバンプを形成しない状態の
チップ1をトレー2の溝2aに配置して固定し、基板4
の回路パターン3と連結されたプローブ5のチップ5a
をチップ1の電極1aと接合させ、上記基板4はクラン
プ6として固定させる。この時に、プローブ5のチップ
5aによりチップ1の電極1aは確実に接合されて、回
路パターン3とチップ1が電気的に連結され、電極1a
が損傷されないように緩衝作用をする。また、図7に示
すように、チップ1の所定部位とこれに対応する基板4
の所定部位に表示部8a,8bが形成されているので、
この表示部8a,8bを一致させると、基板4のプロー
ブ5に形成されたチップ5aとチップ1の電極1aを容
易に一致させることができる。
路パターン3がプローブ5により電気的に接続されるの
で、チップ1の性能及び寿命テストが可能となる。
上側に透視材質からなる透視窓7を形成すると、チップ
1の電極1aとプローブ5のチップ5aが接続された状
態では、外部の埃等の異物からチップ1を保護すること
ができ、チップ1の表示部8cと対応する表示部8dを
透明窓7に形成すると、チップ1の電極1aとプローブ
5のチップ5aとを接合させるための配置が容易にな
る。
は、チップ11の電極11aにバンプ19を形成した場
合は、バンプ19が形成されたチップ11をトレー12
の溝12aに配置して固定し、基板14のプローブ15
に形成されたチップ15aを上記チップ11のバンプ1
9と接合させ、基板14の回路パターン13と電気的に
接続させた後、上記基板14をクランプ16で固定させ
ることにより、バンプ19が形成されたチップ11の性
能及び寿命テストが可能となる。
ンプ19が形成されたことを考慮して平坦に形成されて
おり、上記プローブ15のチップ15aによりチップ1
1の電極11aとの接合が確実に行なわれ、電極11a
が損傷されないように緩衝作用をするようになる。
が形成されていないチップ1の寿命テスト装置と同様
に、チップ11の所定部位とこれに対応する基板14の
所定部位に表示部18a,18bが形成されて、基板1
4のプローブ15に形成されたチップ15aをチップ1
1のバンプ19と一致させ、容易に接合を行なうことが
できる。さらに、図6に示すように、プローブ15の上
側に透視窓17が形成される場合は、チップ11の表示
部18cと対応する表示部18dを透視窓17に形成し
ても同様な効果を得ることができる。
半導体装置のチップ寿命テスト装置によれば、チップ状
態で寿命テストが可能となり、不良チップをパッケージ
化する手間がなく、材料及び工程上の損失を防止するこ
とができ、パッケージ状態でテストする装置より装置を
小型化し、テストの信頼性を向上することができる効果
がある。
置の斜視図である。
置の断面図である。
置の断面図である。
施例を示す構造断面図である。
施例を示す構造断面図である。
施例を示す構造断面図である。
Claims (1)
- 【請求項1】 電極が所定部位に配置されている半導体
チップと、 前記半導体チップを固定させる溝が形成されたトレー
と、 前記トレーの溝に固定される前記前記半導体チップの所
定部位に配置された電極と接合されて電気的に接続され
るプローブと、 前記半導体チップのサイズより大きく開口された開口部
を略中央部に形成し、当該開口部の近傍の所定部位に当
該半導体チップの電気的寿命テストを行なう回路パター
ンが形成された基板と、 前記基板の所定部位に形成された回路パターン面より下
側に前記トレーに形成された溝に前記半導体チップを固
定させる手段と、 前記プローブの一端を前記基板の所定部位に形成された
回路パターンに接続させ、当該プローブの他端の終端を
屈曲させて当該プローブの他端の終端を当該基板より下
側の前記トレーに固定された前記半導体チップの所定部
位に配置された電極に接続させる手段と、 を備えたことを特徴とする半導体装置用チップ寿命テス
ト装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1991-7163 | 1991-05-03 | ||
KR1019910007163A KR920022574A (ko) | 1991-05-03 | 1991-05-03 | 반도체 장치의 칩 수명테스트 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04345046A JPH04345046A (ja) | 1992-12-01 |
JP2557583B2 true JP2557583B2 (ja) | 1996-11-27 |
Family
ID=19314049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3277915A Expired - Fee Related JP2557583B2 (ja) | 1991-05-03 | 1991-10-24 | 半導体装置用チップ寿命テスト装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5291127A (ja) |
JP (1) | JP2557583B2 (ja) |
KR (1) | KR920022574A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2692048B1 (fr) * | 1992-06-09 | 1996-09-06 | Everett Charles Tech | Montage d'essai. |
JP3203817B2 (ja) * | 1992-10-20 | 2001-08-27 | 富士通株式会社 | キャリア及びこれを用いた半導体チップの試験方法 |
CN1316697C (zh) * | 2004-04-02 | 2007-05-16 | 中国科学院半导体研究所 | 测量激光器芯片用的夹具及制作方法 |
CN100371726C (zh) * | 2004-06-29 | 2008-02-27 | 联华电子股份有限公司 | 芯片针测机 |
JP2007121180A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | 半導体装置の試験装置及び半導体装置の試験方法 |
US7965185B2 (en) * | 2006-06-13 | 2011-06-21 | Warsaw Orthopedic, Inc. | Insertable form factor for an instrument tray |
CN106546883B (zh) * | 2016-09-29 | 2019-03-01 | 重庆大学 | 一种多样品固体绝缘交/直流电寿命测试系统 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702439A (en) * | 1970-08-12 | 1972-11-07 | Bell Telephone Labor Inc | Low impedance fixed point test probe |
JPS5416183A (en) * | 1977-07-07 | 1979-02-06 | Seiko Epson Corp | Probe card |
US4161692A (en) * | 1977-07-18 | 1979-07-17 | Cerprobe Corporation | Probe device for integrated circuit wafers |
JPS57110946U (ja) * | 1980-12-26 | 1982-07-09 | ||
JPS59141239A (ja) * | 1983-01-31 | 1984-08-13 | Fujitsu Ltd | Ic測定用プロ−バ |
JPS6115341A (ja) * | 1984-07-02 | 1986-01-23 | Canon Inc | ウエハプロ−バ |
JPS62293629A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 半導体装置の加速寿命試験方法 |
JPH0650754B2 (ja) * | 1986-08-04 | 1994-06-29 | 松下電子工業株式会社 | 半導体装置の不良検出装置 |
US4943767A (en) * | 1986-08-21 | 1990-07-24 | Tokyo Electron Limited | Automatic wafer position aligning method for wafer prober |
GB8700754D0 (en) * | 1987-01-14 | 1987-02-18 | Int Computers Ltd | Test apparatus for printed circuit boards |
JPH0719812B2 (ja) * | 1987-04-09 | 1995-03-06 | 東京エレクトロン株式会社 | 検査装置 |
US4870355A (en) * | 1988-01-11 | 1989-09-26 | Thermonics Incorporated | Thermal fixture for testing integrated circuits |
JPH07114227B2 (ja) * | 1989-01-07 | 1995-12-06 | 三菱電機株式会社 | ウエハ試験用探触板 |
US5055778A (en) * | 1989-10-02 | 1991-10-08 | Nihon Denshizairyo Kabushiki Kaisha | Probe card in which contact pressure and relative position of each probe end are correctly maintained |
-
1991
- 1991-05-03 KR KR1019910007163A patent/KR920022574A/ko not_active Application Discontinuation
- 1991-10-17 US US07/778,586 patent/US5291127A/en not_active Expired - Lifetime
- 1991-10-24 JP JP3277915A patent/JP2557583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR920022574A (ko) | 1992-12-19 |
US5291127A (en) | 1994-03-01 |
JPH04345046A (ja) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5534784A (en) | Method for probing a semiconductor wafer | |
US6747361B2 (en) | Semiconductor device and packaging method thereof | |
US6512302B2 (en) | Apparatus and methods of packaging and testing die | |
US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
JP2004128476A (ja) | エリアアレイ配線チップのtabテスト | |
JPH0777556A (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
US6177722B1 (en) | Leadless array package | |
US6182828B1 (en) | Reel tape for provisionally supporting a bare chip | |
JP2557583B2 (ja) | 半導体装置用チップ寿命テスト装置 | |
KR100519657B1 (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
JP2716663B2 (ja) | 半導体ダイの試験装置 | |
JP3129305B2 (ja) | テストキャリア及びベアチップの検査方法 | |
KR101912843B1 (ko) | 인쇄 회로 기판 | |
JPH10213627A (ja) | チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法 | |
JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3366798B2 (ja) | 基板へのlsiチップの実装構造体 | |
JPH07174818A (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
JP2004031946A (ja) | 半導体装置及びその製造方法 | |
JP2002203945A (ja) | 半導体装置及びその製造方法 | |
JPH10135281A (ja) | Icパッケージ | |
JPH09252023A (ja) | 半導体装置およびその製造方法 | |
JPH056951A (ja) | 半導体装置及びその製造方法 | |
JPH09115951A (ja) | 半導体装置及びその製造方法 | |
JPH04144147A (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |