JPH09330962A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH09330962A
JPH09330962A JP8151969A JP15196996A JPH09330962A JP H09330962 A JPH09330962 A JP H09330962A JP 8151969 A JP8151969 A JP 8151969A JP 15196996 A JP15196996 A JP 15196996A JP H09330962 A JPH09330962 A JP H09330962A
Authority
JP
Japan
Prior art keywords
semiconductor
inspection
integrated circuit
circuit device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8151969A
Other languages
English (en)
Inventor
Yuji Watanabe
祐二 渡邊
Taku Kikuchi
卓 菊池
義之 ▲角▼
Yoshiyuki Sumi
Fujiaki Nose
藤明 野瀬
Takashi Miwa
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8151969A priority Critical patent/JPH09330962A/ja
Publication of JPH09330962A publication Critical patent/JPH09330962A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 モジュールなどの半導体集積回路装置におけ
る生産性コストを低減する。 【解決手段】 ベアチップ状態で予め検査して選別され
た半導体チップ１と、前記検査において検査基板の電極
と半導体チップ１の素子電極１ａとを接続した検査用ボ
ンディングワイヤを用いて検査後に素子電極１ａ上に形
成した突起状のワイヤ端部４ａと、半導体チップ１を支
持するリードフレーム５と、半導体チップ１とその周辺
部６とを封止した封止樹脂とからなり、半導体チップ１
の素子電極１ａとリードフレーム５に設けられたリード
部５ａとが、前記突起状のワイヤ端部４ａを介してボン
ディングワイヤ８によって電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特にベアチップ状態で予め検査して選別された半
導体素子を搭載する半導体集積回路装置およびその製造
方法に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体チップ（半導体素子）の検査工程に
は、エージングや信頼性検査などの種々の検査が挙げら
れるが、その中で、バーンインと呼ばれるスクリーニン
グテストがある。
【０００４】ここで、バーンインは、半導体チップをリ
ードフレームなどに搭載し、さらに、封止して半導体集
積回路装置の形態に製造したものに対して行っている。
【０００５】つまり、半導体ウェハにおいて各半導体チ
ップに簡単な電気テストを行った後、半導体ウェハを個
別の半導体チップに分割（ダイシング）し、さらに、そ
れぞれの半導体チップをリードフレームなどに固定した
後、ワイヤボンディングや封止を経て半導体集積回路装
置として製造し、この半導体集積回路装置に対してバー
ンインを行っている。
【０００６】しかし、複数の半導体チップを搭載したマ
ルチチップモジュールやベアチップを実装するＣＯＢ
（Chip On Board)実装においては、組み立て完成後、す
なわち、マルチチップモジュールなどの半導体集積回路
装置の製造終了後にバーンインによって不良の半導体チ
ップが確認されると、不良でない半導体チップやそれを
実装した素子搭載基板やプリント配線基板などの高付加
価値な構成部材を無駄にすることになる。
【０００７】そこで、前記問題の対策として、組み立て
前に、予め半導体チップ（ベアチップ）に検査（バーン
インなど）を行って半導体チップを選別するチップバー
ンイン（Known Good Dieともいう）技術が推進されつつ
ある。
【０００８】なお、チップバーンインにおいては、ベア
チップの素子電極にバンプを形成し、バーンイン時の検
査治具の電極とバンプとを電気的に接続して検査する方
法や、ベアチップの素子電極と検査治具の電極とを検査
用ボンディングワイヤによって電気的に接続して検査す
る方法がある。
【０００９】ここで、マルチチップモジュールにおける
ベアチップのバーンインについては、例えば、日経ＢＰ
社、１９９３年５月３１日発行、「実戦講座ＶＬＳＩパ
ッケージング技術（下）」香山晋、成瀬邦彦（著）、２
２８頁に記載されている。
【００１０】
【発明が解決しようとする課題】ところが、前記したチ
ップバーンイン技術における２つの検査方法では、ベア
チップのバーンイン後、半導体素子の素子電極上には、
バンプもしくは検査用ボンディングワイヤを切断した際
に残留する突起状の導通媒体が形成される。
【００１１】したがって、選別された半導体素子を用い
てマルチチップモジュールなどの半導体集積回路装置の
製造に入る際には、素子電極上に形成されたバンプまた
は突起状の導通媒体を除去しなければならず、その結
果、生産性コストが増加することが問題とされる。
【００１２】本発明の目的は、生産性コストを低減する
半導体集積回路装置およびその製造方法を提供すること
にある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体集積回路装置
は、ベアチップ状態で予め検査して選別された半導体素
子と、前記検査において検査治具の電極と前記半導体素
子の素子電極とを接続した検査用導通部材を用いて検査
後に素子電極上に形成した突起状の導通媒体と、前記半
導体素子を支持するリードフレームなどの素子支持部材
とを有し、前記半導体素子の素子電極と前記素子支持部
材に設けられた支持部材電極とが、前記突起状の導通媒
体を介してボンディングワイヤなどの導通部材によって
電気的に接続されているものである。
【００１６】さらに、本発明の半導体集積回路装置は、
ベアチップ状態で予め検査して選別された半導体素子
と、前記検査において検査治具の電極と前記半導体素子
の素子電極とを接続した検査用ボンディングワイヤを用
いて検査後に素子電極上に形成した突起状のワイヤ端部
と、前記半導体素子を支持するリードフレームとを有
し、前記半導体素子の素子電極と前記リードフレームに
設けられたリード部とが、前記突起状のワイヤ端部を介
してボンディングワイヤによって電気的に接続されてい
るものである。
【００１７】また、本発明の半導体集積回路装置の製造
方法は、半導体素子における素子電極と検査基板などの
検査治具に設けられた電極とを検査用ボンディングワイ
ヤなどの検査用導通部材によって電気的に接続してベア
チップ状態の前記半導体素子を検査する工程、前記検査
用導通部材を用いて検査後に前記半導体素子の素子電極
上に突起状の導通媒体を形成する工程、前記検査を終え
た半導体素子を前記検査治具から取り外す工程、前記検
査によって選別された半導体素子をリードフレームなど
の素子支持部材に取り付ける工程、前記半導体素子の素
子電極と前記素子支持部材に設けられた支持部材電極と
を前記突起状の導通媒体を介してボンディングワイヤな
どの導通部材によって電気的に接続する工程を含むもの
である。
【００１８】したがって、半導体集積回路装置を製造す
る際に、半導体素子の素子電極と素子支持部材の支持部
材電極とを突起状の導通媒体を介して導通部材によって
電気的に接続することにより、検査用導通部材もしくは
突起状の導通媒体を半導体素子から除去せずに半導体集
積回路装置を組み立てることができる。
【００１９】これにより、既存の半導体製造装置を用い
て半導体集積回路装置を組み立てることが可能になり、
その結果、半導体集積回路装置の製造における生産性コ
ストを低減することができる。
【００２０】なお、本発明の半導体集積回路装置の製造
方法は、半導体素子における素子電極と検査基板などの
検査治具に設けられた電極とを検査用ボンディングワイ
ヤによって電気的に接続してベアチップ状態の前記半導
体素子を検査する工程、前記検査用ボンディングワイヤ
を用いて検査後に前記半導体素子の素子電極上に突起状
のワイヤ端部を形成する工程、前記検査を終えた半導体
素子を前記検査治具から取り外す工程、前記検査によっ
て選別された半導体素子をリードフレームに取り付ける
工程、前記半導体素子の素子電極と前記リードフレーム
に設けられたリード部とを前記突起状のワイヤ端部を介
してボンディングワイヤによって電気的に接続する工程
を含むものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２２】（実施の形態１）図１は本発明による半導
体集積回路装置の構造の実施の形態の一例を示す断面
図、図２は本発明の半導体集積回路装置の製造方法にお
ける半導体素子の検査方法の実施の形態の一例を示す部
分断面図、図３は本発明の半導体集積回路装置の製造方
法における組み立て手順の実施の形態の一例を示す断面
図と部分断面図である。
【００２３】なお、本実施の形態１による半導体集積回
路装置は、図１に示すように、複数（ここでは４個）の
半導体チップ１（半導体素子）を積層配置しかつ搭載し
てなるマルチチップモジュール２であり、例えば、ＤＲ
ＡＭ（Dynamic Random Access Memory) 用のチップ積層
形の半導体集積回路装置などに用いられるものである。
【００２４】図１〜図３を用いて、図１に示すマルチチ
ップモジュール２（半導体集積回路装置）の構成につい
て説明すると、ベアチップ状態で予め検査して選別され
た半導体チップ１と、前記検査において検査基板３（検
査治具）の電極３ａと半導体チップ１の素子電極１ａ
（パッドともいう）とを接続した検査用ボンディングワ
イヤ４（検査用導通部材）を用いて検査後に素子電極１
ａ上に形成した突起状のワイヤ端部４ａ（導通媒体）
と、半導体チップ１を支持する素子支持部材であるリー
ドフレーム５と、半導体チップ１とその周辺部６とを封
止した封止樹脂７とからなり、半導体チップ１の素子電
極１ａとリードフレーム５に設けられた支持部材電極で
あるリード部５ａとが、前記突起状のワイヤ端部４ａを
介してボンディングワイヤ８（導通部材）によって電気
的に接続されている。
【００２５】ここで、本実施の形態１のマルチチップモ
ジュール２に搭載された半導体チップ１は、ベアチップ
状態で予め検査が行われ、その結果、そこで良品として
選別されたものである。
【００２６】なお、前記検査は、半導体チップ１に対し
て行われるものであり、例えば、バーンイン（スクリー
ニングテストとも呼ばれる各種動作寿命試験）などのエ
ージングや信頼性検査などであり、半導体チップ１の選
別検査でもある。ここでは、バーンインの場合について
説明する。
【００２７】また、検査用ボンディングワイヤ４および
ボンディングワイヤ８は、金（Ａｕ）あるいはアルミニ
ウム（Ａｌ）などによって形成される金属細線である。
【００２８】さらに、導通媒体である突起状のワイヤ端
部４ａは、図２（ｂ）に示すように、検査用ボンディン
グワイヤ４切断後、検査用ボンディングワイヤ４から分
離しかつ半導体チップ１の素子電極１ａ上に残留したボ
ール部である。つまり、ワイヤ端部４ａは、素子電極１
ａに接合していた前記ボール部だけを残して前記検査終
了後に検査用ボンディングワイヤ４を切断して形成した
ものである。
【００２９】ここで、前記導通媒体は、検査用ボンディ
ングワイヤ４に限らず、はんだなどによって形成された
バンプであってもよい。
【００３０】その場合、突起状の導通媒体は、前記バン
プそのものである。
【００３１】また、図１に示すように、半導体チップ１
を支持する素子支持部材であるリードフレーム５は、ボ
ンディングワイヤ８と接続されるリード部５ａと、外部
端子であるアウタリード５ｂとからなり、例えば、鉄と
ニッケルの合金などによって形成されるものである。
【００３２】なお、前記素子支持部材は、半導体チップ
１を支持可能なものであれば、リードフレーム５に限ら
ず、セラミックなどによって形成された素子搭載基板
（パッケージ基板ともいう）であってもよい。
【００３３】その場合、前記素子支持部材に設けられた
支持部材電極は、前記素子搭載基板に設けられた基板電
極１１ａ（図４参照）である。
【００３４】また、封止樹脂７は、例えば、熱硬化性の
エポキシ系樹脂などである。
【００３５】さらに、半導体チップ１の素子電極１ａと
リードフレーム５のリード部５ａとを電気的に接続する
導電部材は、ボンディングワイヤ８に限らず、はんだや
金などからなるバンプであってもよい。
【００３６】ここで、本実施の形態１によるマルチチッ
プモジュール２は、半導体チップ１の素子形成面１ｂと
素子支持部材であるリードフレーム５とを対向させて配
置したＬＯＣ（Lead On Chip) 構造のものであり、ベア
チップ状態で予め検査して選別された４個の半導体チッ
プ１を有し、前記４個の半導体チップ１が積層配置さ
れ、かつ、４個の半導体チップ１とその周辺部６とが半
導体チップ１を保護する目的で封止樹脂７によって封止
されている。
【００３７】さらに、それぞれの半導体チップ１におけ
る共通端子がリード部５ａによって電気的に接続され、
最上層の半導体チップ１に接続されたリードフレーム５
のアウタリード５ｂが封止樹脂７の外部に突出し、外部
端子を形成している。
【００３８】なお、本実施の形態１によるマルチチップ
モジュール２のアウタリード５ｂは、Ｊ形に形成された
ものであり、外観的にはＳＯＪ（Small Out-line J-lea
d package)と同様のものである。
【００３９】また、本実施の形態１の半導体チップ１
は、リードフレーム５のリード部５ａに絶縁性テープ９
などによって固着されている。
【００４０】次に、本実施の形態１による半導体集積回
路装置の製造方法について説明する。
【００４１】なお、前記半導体集積回路装置の製造方法
は、４個の半導体チップ１を積層配置したマルチチップ
モジュール２の製造方法である。
【００４２】まず、ダイシングによって個々の半導体チ
ップ１に分割されたベアチップ状態の半導体チップ１
を、図２（ａ）に示すように、検査治具である検査基板
３の所定箇所に着脱可能に取り付ける。
【００４３】続いて、半導体チップ１における素子電極
１ａと検査基板３に設けられた電極３ａとを検査用導通
部材である検査用ボンディングワイヤ４によってワイヤ
ボンディングして電気的に接続する。
【００４４】これにより、ベアチップ状態の半導体チッ
プ１の検査を行う。
【００４５】この際行う前記検査は、例えば、バーンイ
ンである。
【００４６】その結果、半導体チップ１を選別する。つ
まり、半導体チップ１の良・不良を判別する。
【００４７】検査後、検査用ボンディングワイヤ４を用
いて半導体チップ１の素子電極１ａ上に突起状の導通媒
体であるワイヤ端部４ａを形成する。
【００４８】すなわち、素子電極１ａに接合した検査用
ボンディングワイヤ４のボール部（ワイヤ端部４ａ）だ
けを残して検査用ボンディングワイヤ４を切断し、これ
により、図２（ｂ）に示すように、素子電極１ａ上に突
起状のワイヤ端部４ａを形成する（素子電極１ａ上に突
起状のワイヤ端部４ａを残す。ただし、導通媒体をバン
プとし、前記バンプを介して検査を行った場合は、素子
電極１ａ上にバンプそのものを残す）。
【００４９】なお、検査用ボンディングワイヤ４の切断
は、例えば、フック部材１０を検査用ボンディングワイ
ヤ４のアーチ部４ｂに引っかけ、この状態のフック部材
１０を半導体チップ１から離す方向に移動させることに
よって行う。
【００５０】続いて、前記検査を終えた半導体チップ１
を検査基板３から取り外す。
【００５１】その後、図３（ａ),（ｂ）に示すように、
前記検査によって選別された半導体チップ１、すなわ
ち、良品と判定された半導体チップ１を素子支持部材で
あるリードフレーム５のリード部５ａに絶縁性テープ９
を用いて取り付ける（固着する）。
【００５２】さらに、図３（ｃ）に示すように、半導体
チップ１の素子電極１ａとリードフレーム５に設けられ
たリード部５ａとを突起状のワイヤ端部４ａを介して導
通部材であるボンディングワイヤ８によって電気的に接
続する。
【００５３】この際、素子電極１ａ上に形成した（残し
た）ワイヤ端部４ａとリードフレーム５のリード部５ａ
との間において、それぞれ対応するもの同士をボンディ
ングワイヤ８によって接続する。
【００５４】なお、前記導電部材は、バンプなどであっ
てもよい。
【００５５】また、本実施の形態１のマルチチップモジ
ュール２は、４個の半導体チップ１を有しているため、
リードフレーム５に支持された状態の４個の半導体チッ
プ１を４層に積層配置する。
【００５６】つまり、図１に示すように、ベアチップ状
態で予め検査して選別された４個の半導体チップ１を積
層配置し、それぞれの半導体チップ１における共通端子
をそれと接続されたリード部５ａ同士を接続することに
より、電気的に接続する。
【００５７】なお、本実施の形態１によるマルチチップ
モジュール２では、最上層の半導体チップ１に接続され
たリードフレーム５にアウタリード５ｂを形成する。
【００５８】このため、最上層の半導体チップ１に接続
されたリードフレーム５は、封止後封止樹脂７の外部に
突出させるようにしておく。
【００５９】その後、４個の半導体チップ１とその周辺
部６とを半導体チップ１やボンディングワイヤ８を保護
する目的で封止樹脂７によって封止する。
【００６０】すなわち、ベアチップ状態で予め検査して
選別された半導体チップ１とその周辺部６とを封止樹脂
７によって封止する。
【００６１】ここで、本実施の形態１による封止は、樹
脂による封止のため、例えば、トランスファーモールド
方法やポッティング方法などによって行う。
【００６２】続いて、封止樹脂７の外部に突出したリー
ドフレーム５のアウタリード５ｂを曲げ加工によってＪ
形に形成する。
【００６３】本実施の形態１の半導体集積回路装置およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【００６４】すなわち、半導体チップ１におけるバーン
インなどの検査をベアチップ状態で組み立て前に行うこ
とにより、予め選別された半導体チップ１を用いてマル
チチップモジュール２（半導体集積回路装置）を製造す
ることができ、さらに、検査時に使用した検査用ボンデ
ィングワイヤ４を用いて半導体チップ１の素子電極１ａ
上に突起状のワイヤ端部４ａを形成するとともに、マル
チチップモジュール２を製造する際に、半導体チップ１
の素子電極１ａとリードフレーム５のリード部５ａとを
突起状のワイヤ端部４ａを介してボンディングワイヤ８
によって電気的に接続することにより、突起状のワイヤ
端部４ａを半導体チップ１から除去せずにマルチチップ
モジュール２を組み立てることができる。
【００６５】これにより、既存の半導体製造装置（例え
ば、ボンディング装置など）を用いてマルチチップモジ
ュール２を組み立てることが可能になる。
【００６６】その結果、マルチチップモジュール２の製
造における生産性コストを低減することができる。
【００６７】なお、本実施の形態１においては、半導体
集積回路装置がマルチチップモジュール２であるため、
予めバーンインなどの検査によって選別された半導体チ
ップ１を用いてマルチチップモジュール２を製造するこ
とにより、半導体チップ１やリードフレーム５、さらに
は封止樹脂７などの構成部材を無駄にすることがなく、
さらに、生産性コストを低減できる。
【００６８】（実施の形態２）図４は本発明の他の実施
の形態である半導体集積回路装置の構造の一例を示す部
分断面図、図５は本発明の他の実施の形態である半導体
集積回路装置の製造方法における組み立て手順を示す図
であり、（ａ）は断面図、（ｂ),（ｃ）は部分断面図で
ある。
【００６９】なお、本実施の形態２による半導体集積回
路装置は、半導体チップ１（半導体素子）をベアチップ
状態で素子支持部材であるプリント配線基板１１に実装
するＣＯＢ実装を行ったモジュール１２である。
【００７０】図２、図４および図５を用いて、図４に示
すモジュール１２（半導体集積回路装置）の構成につい
て説明すると、ベアチップ状態で予め検査して選別され
た半導体チップ１と、前記検査において検査基板３（検
査治具）の電極３ａと半導体チップ１の素子電極１ａ
（パッドともいう）とを接続した検査用ボンディングワ
イヤ４（検査用導通部材）を用いて検査後に素子電極１
ａ上に形成した突起状のワイヤ端部４ａ（導通媒体）
と、半導体チップ１を支持する素子支持部材であるプリ
ント配線基板１１と、半導体チップ１とその周辺部６と
を封止した封止樹脂７とからなり、半導体チップ１の素
子電極１ａとプリント配線基板１１に設けられた支持部
材電極である基板電極１１ａとが、前記突起状のワイヤ
端部４ａを介してボンディングワイヤ８（導通部材）に
よって電気的に接続されている。
【００７１】ここで、本実施の形態２のモジュール１２
に搭載された半導体チップ１は、実施の形態１の半導体
チップ１と同様に、ベアチップ状態で予め検査が行わ
れ、その結果、そこで良品として選別されたものであ
る。
【００７２】また、前記検査に関しても前記実施の形態
１と同様に、半導体チップ１に対して行われるものであ
り、例えば、バーンインなどのエージングや信頼性検査
などであり、半導体チップ１の選別検査でもある。ここ
では、バーンインの場合について説明する。
【００７３】なお、本実施の形態２によるモジュール１
２は、素子支持部材がプリント配線基板１１であり、ベ
アチップ状態で予め検査して選別された１つまたは複数
の半導体チップ１がプリント配線基板１１に搭載され、
さらに、半導体チップ１とその周辺部６とが封止されて
いる。
【００７４】すなわち、モジュール１２は、半導体チッ
プ１をベアチップ状態でプリント配線基板１１に搭載
し、半導体チップ１の素子電極１ａとプリント配線基板
１１の基板電極１１ａとを前記突起状のワイヤ端部４ａ
を介して導電部材であるボンディングワイヤ８によって
電気的に接続した後、半導体チップ１とボンディングワ
イヤ８を含むその周辺部６とを封止樹脂７によって封止
したものである。
【００７５】ここで、プリント配線基板１１は、例え
ば、エポキシ系の樹脂によって形成され、所望の配線部
を有している。
【００７６】また、プリント配線基板１１には、１つも
しくは複数の半導体チップ１がベアチップ状態で搭載さ
れており、さらに、半導体チップ１以外の抵抗やコンデ
ンサなどの他の電子部品が搭載されていてもよい。
【００７７】なお、前記素子支持部材は、プリント配線
基板１１に限らず、例えば、セラミックやガラス入りエ
ポキシ樹脂などによって形成された素子搭載基板（パッ
ケージ基板ともいう）であってもよい。
【００７８】その場合、前記素子支持部材に設けられた
支持部材電極は、前記素子搭載基板に設けられた基板電
極１１ａである。
【００７９】また、本実施の形態２における前記導通媒
体および前記導電部材は、検査用ボンディングワイヤ４
やボンディングワイヤ８に限らず、前記実施の形態１と
同様に、はんだや金などによって形成されたバンプであ
ってもよい。
【００８０】この場合、突起状の導通媒体は、前記実施
の形態１と同様に前記バンプそのものである。
【００８１】なお、本実施の形態２のモジュール１２に
おけるその他の構造については、前記実施の形態１のマ
ルチチップモジュール２の構造と同様であるため、その
重複説明は省略する。
【００８２】次に、図２、図４および図５を用いて、本
実施の形態２による半導体集積回路装置の製造方法につ
いて説明する。
【００８３】なお、前記半導体集積回路装置の製造方法
は、プリント配線基板１１に半導体チップ１をＣＯＢ実
装したモジュール１２の製造方法である。
【００８４】まず、前記実施の形態１と同様に、ベアチ
ップ状態の半導体チップ１に対してバーンインなどの検
査を行う。
【００８５】つまり、ダイシングによって個々の半導体
チップ１に分割されたベアチップ状態の半導体チップ１
を、図２（ａ）に示すように、検査治具である検査基板
３の所定箇所に着脱可能に取り付け、その後、半導体チ
ップ１における素子電極１ａと検査基板３の電極３ａと
を検査用ボンディングワイヤ４によってワイヤボンディ
ングして電気的に接続する。
【００８６】これにより、ベアチップ状態の半導体チッ
プ１の検査を行う。
【００８７】その結果、半導体チップ１を選別する。つ
まり、半導体チップ１の良・不良を判別する。
【００８８】検査後、検査用ボンディングワイヤ４を用
いて半導体チップ１の素子電極１ａ上に突起状の導通媒
体であるワイヤ端部４ａを形成する。
【００８９】なお、本実施の形態２におけるワイヤ端部
４ａの形成方法は、前記実施の形態１で説明したものと
同様であるため、その重複説明は省略する。
【００９０】続いて、前記検査を終えた半導体チップ１
を検査基板３から取り外す。
【００９１】その後、図５（ａ),（ｂ）に示すように、
前記検査によって選別された半導体チップ１、すなわ
ち、良品と判定された半導体チップ１を素子支持部材で
あるプリント配線基板１１の所定箇所にエポキシ系の接
着剤などを用いて取り付ける（固着する）。
【００９２】さらに、図５（ｃ）に示すように、半導体
チップ１の素子電極１ａとプリント配線基板１１の基板
電極１１ａとを、半導体チップ１の素子電極１ａ上に形
成した（残した）突起状のワイヤ端部４ａを介してボン
ディングワイヤ８によって電気的に接続する。
【００９３】この際、素子電極１ａ上に形成したワイヤ
端部４ａとプリント配線基板１１の基板電極１１ａとの
間において、それぞれ対応するもの同士をボンディング
ワイヤ８によって接続する。
【００９４】その後、半導体チップ１とその周辺部６と
を半導体チップ１やボンディングワイヤ８を保護する目
的で封止樹脂７によって封止する。
【００９５】すなわち、ベアチップ状態で予め検査して
選別された半導体チップ１とその周辺部６とを封止樹脂
７によって封止する。
【００９６】ここで、本実施の形態１による封止は、樹
脂による封止のため、例えば、トランスファーモールド
方法やポッティング方法などによって行う。
【００９７】なお、本実施の形態２のモジュール１２の
製造方法におけるその他の製造方法については、前記実
施の形態１におけるマルチチップモジュール２の製造方
法と同様であるため、その重複説明は省略する。
【００９８】本実施の形態２の半導体集積回路装置およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【００９９】すなわち、半導体チップ１におけるバーン
インなどの検査をベアチップ状態で組み立て前に行うこ
とにより、予め選別された半導体チップ１を用いてモジ
ュール１２（半導体集積回路装置）を製造することがで
き、さらに、検査時に使用した検査用ボンディングワイ
ヤ４を用いて半導体チップ１の素子電極１ａ上に突起状
のワイヤ端部４ａを形成するとともに、モジュール１２
を製造する際に、半導体チップ１の素子電極１ａとプリ
ント配線基板１１の基板電極１１ａとを突起状のワイヤ
端部４ａを介してボンディングワイヤ８によって電気的
に接続することにより、突起状のワイヤ端部４ａを半導
体チップ１から除去せずにモジュール１２を組み立てる
ことができる。
【０１００】これにより、既存の半導体製造装置（例え
ば、ボンディング装置など）を用いてモジュール１２を
組み立てることが可能になる。
【０１０１】その結果、モジュール１２の製造における
生産性コストを低減することができる。
【０１０２】なお、本実施の形態２においては、半導体
集積回路装置がＣＯＢ実装を行ったモジュール１２であ
るため、予めバーンインなどの検査によって選別された
半導体チップ１を用いてモジュール１２を製造すること
により、半導体チップ１やプリント配線基板１１、さら
には封止樹脂７などの構成部材を無駄にすることがな
く、さらに、生産性コストを低減できる。
【０１０３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１０４】例えば、前記実施の形態１，２において説
明した半導体集積回路装置は、半導体チップとその周辺
部とを封止樹脂によって封止するものであるが、半導体
チップおよびその周辺部の封止は、キャップ部材などに
よって行ってもよい。
【０１０５】さらに、前記実施の形態１，２において
は、検査を終えた半導体チップの素子電極上に突起状の
導通媒体を形成する（残す）際に、検査用ボンディング
ワイヤにフック部材を引っかけ、かつそれを引っ張って
切断して形成する方法を説明したが、前記検査用ボンデ
ィングワイヤの切断は、カッター部材などによって行っ
てもよい。
【０１０６】また、前記実施の形態１においては、半導
体集積回路装置がマルチチップモジュールでかつＬＯＣ
構造の場合について説明したが、前記半導体集積回路装
置は、ベアチップ状態の半導体チップを予め検査し、か
つその半導体チップの素子電極上に突起状の導通媒体を
形成した後、半導体集積回路装置を製造するものであれ
ば、１つの半導体チップを搭載した半導体集積回路装置
であってもよく、その場合の構造はＬＯＣ構造以外のも
のであってもよい。
【０１０７】すなわち、前記実施の形態１，２において
説明した半導体集積回路装置は、その素子支持部材とし
て、セラミックやガラス入りエポキシ樹脂などによって
形成された素子搭載基板を用いてもよく、その場合の半
導体集積回路装置は、ＢＧＡ（Ball Grid Array)やＰＧ
Ａ（Pin Grid Array) などであるが、これに限定される
ものではない。
【０１０８】また、前記実施の形態１のように、前記素
子支持部材としてリードフレームを用いる場合、前記半
導体集積回路装置は、ＱＦＰ（Quad Flat Package)やＳ
ＯＪなどであるが、これに限定されるものではない。
【０１０９】さらに、ベアチップ状態の半導体チップを
ＣＯＢ実装してモジュールを形成する際にも、素子支持
部材としてフィルム基板を含む種々の基板を用いること
ができる。
【０１１０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１１】（１）．半導体素子におけるバーンインな
どの検査をベアチップ状態で組み立て前に行うことによ
り、予め選別された半導体素子を用いて半導体集積回路
装置を製造することができ、さらに、検査時に使用した
検査用導通部材を用いて素子電極上に突起状の導通媒体
を形成するとともに、半導体集積回路装置を製造する際
に、半導体素子の素子電極と素子支持部材の支持部材電
極とを突起状の導通媒体を介して導通部材によって電気
的に接続することにより、検査用導通部材もしくは突起
状の導通媒体を半導体素子から除去せずに半導体集積回
路装置を組み立てることができる。これにより、既存の
半導体製造装置を用いて半導体集積回路装置を組み立て
ることが可能になる。その結果、半導体集積回路装置の
製造における生産性コストを低減することができる。
【０１１２】（２）．半導体集積回路装置が複数の半導
体素子を搭載するマルチチップモジュールやＣＯＢ実装
を行ったモジュールの場合、予めバーンインなどの検査
によって選別された半導体素子を用いて半導体集積回路
装置を製造するため、半導体素子やプリント配線基板あ
るいは封止樹脂などの構成部材を無駄にすることがな
く、さらに、生産性コストを低減できる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す断面図である。
【図２】（ａ),（ｂ）は、本発明の半導体集積回路装置
の製造方法における半導体素子の検査方法の実施の形態
の一例を示す部分断面図である。
【図３】（ａ),（ｂ),（ｃ）は、本発明の半導体集積回
路装置の製造方法における組み立て手順の実施の形態の
一例を示す図であり、（ａ）は断面図、（ｂ),（ｃ）は
部分断面図である。
【図４】本発明の他の実施の形態である半導体集積回路
装置の構造の一例を示す部分断面図である。
【図５】（ａ),（ｂ),（ｃ）は、本発明の他の実施の形
態である半導体集積回路装置の製造方法における組み立
て手順を示す図であり、（ａ）は断面図、（ｂ),（ｃ）
は部分断面図である。
【符号の説明】
１ 半導体チップ（半導体素子） １ａ 素子電極 １ｂ 素子形成面 ２ マルチチップモジュール（半導体集積回路装置） ３ 検査基板（検査治具） ３ａ 電極 ４ 検査用ボンディングワイヤ（検査用導通部材） ４ａ ワイヤ端部（導通媒体） ４ｂ アーチ部 ５ リードフレーム（素子支持部材） ５ａ リード部（支持部材電極） ５ｂ アウタリード ６ 周辺部 ７ 封止樹脂 ８ ボンディングワイヤ（導電部材） ９ 絶縁性テープ １０ フック部材 １１ プリント配線基板（素子支持部材） １１ａ 基板電極（支持部材電極） １２ モジュール（半導体集積回路装置）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 (72)発明者 野瀬 藤明 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載してなる半導体集積回
    路装置であって、 ベアチップ状態で予め検査して選別された半導体素子
    と、 前記検査において検査治具の電極と前記半導体素子の素
    子電極とを接続した検査用導通部材を用いて検査後に素
    子電極上に形成した突起状の導通媒体と、 前記半導体素子を支持するリードフレームなどの素子支
    持部材とを有し、 前記半導体素子の素子電極と前記素子支持部材に設けら
    れた支持部材電極とが、前記突起状の導通媒体を介して
    ボンディングワイヤなどの導通部材によって電気的に接
    続されていることを特徴とする半導体集積回路装置。
  2. 【請求項２】 半導体素子を搭載してなる半導体集積回
    路装置であって、 ベアチップ状態で予め検査して選別された半導体素子
    と、 前記検査において検査治具の電極と前記半導体素子の素
    子電極とを接続した検査用ボンディングワイヤを用いて
    検査後に素子電極上に形成した突起状のワイヤ端部と、 前記半導体素子を支持するリードフレームとを有し、 前記半導体素子の素子電極と前記リードフレームに設け
    られたリード部とが、前記突起状のワイヤ端部を介して
    ボンディングワイヤによって電気的に接続されているこ
    とを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項１記載の半導体集積回路装置であ
    って、前記素子支持部材がプリント配線基板であり、ベ
    アチップ状態で予め検査して選別された１つまたは複数
    の半導体素子が前記プリント配線基板に搭載されている
    ことを特徴とする半導体集積回路装置。
  4. 【請求項４】 請求項１または２記載の半導体集積回路
    装置であって、ベアチップ状態で予め検査して選別され
    た複数の半導体素子を有し、前記半導体素子が積層配置
    されていることを特徴とする半導体集積回路装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    集積回路装置であって、ベアチップ状態で予め検査して
    選別された半導体素子とその周辺部とが封止されている
    ことを特徴とする半導体集積回路装置。
  6. 【請求項６】 半導体素子を搭載してなる半導体集積回
    路装置の製造方法であって、 前記半導体素子における素子電極と検査基板などの検査
    治具に設けられた電極とを検査用ボンディングワイヤな
    どの検査用導通部材によって電気的に接続してベアチッ
    プ状態の前記半導体素子を検査する工程、 前記検査用導通部材を用いて検査後に前記半導体素子の
    素子電極上に突起状の導通媒体を形成する工程、 前記検査を終えた半導体素子を前記検査治具から取り外
    す工程、 前記検査によって選別された半導体素子をリードフレー
    ムなどの素子支持部材に取り付ける工程、 前記半導体素子の素子電極と前記素子支持部材に設けら
    れた支持部材電極とを前記突起状の導通媒体を介してボ
    ンディングワイヤなどの導通部材によって電気的に接続
    する工程、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
  7. 【請求項７】 半導体素子を搭載してなる半導体集積回
    路装置の製造方法であって、 前記半導体素子における素子電極と検査基板などの検査
    治具に設けられた電極とを検査用ボンディングワイヤに
    よって電気的に接続してベアチップ状態の前記半導体素
    子を検査する工程、 前記検査用ボンディングワイヤを用いて検査後に前記半
    導体素子の素子電極上に突起状のワイヤ端部を形成する
    工程、 前記検査を終えた半導体素子を前記検査治具から取り外
    す工程、 前記検査によって選別された半導体素子をリードフレー
    ムに取り付ける工程、 前記半導体素子の素子電極と前記リードフレームに設け
    られたリード部とを前記突起状のワイヤ端部を介してボ
    ンディングワイヤによって電気的に接続する工程、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
  8. 【請求項８】 請求項６または７記載の半導体集積回路
    装置の製造方法であって、ベアチップ状態で予め検査し
    て選別された複数の半導体素子を積層配置することを特
    徴とする半導体集積回路装置の製造方法。
  9. 【請求項９】 請求項６，７または８記載の半導体集積
    回路装置の製造方法であって、ベアチップ状態で予め検
    査して選別された半導体素子とその周辺部とを封止する
    ことを特徴とする半導体集積回路装置の製造方法。
JP8151969A 1996-06-13 1996-06-13 半導体集積回路装置およびその製造方法 Pending JPH09330962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8151969A JPH09330962A (ja) 1996-06-13 1996-06-13 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8151969A JPH09330962A (ja) 1996-06-13 1996-06-13 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09330962A true JPH09330962A (ja) 1997-12-22

Family

ID=15530185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8151969A Pending JPH09330962A (ja) 1996-06-13 1996-06-13 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09330962A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177265A (ja) * 2007-01-17 2008-07-31 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012511967A (ja) * 2008-12-15 2012-05-31 メリット・メディカル・システムズ・インコーポレーテッド 膨張シリンジディスプレイ及びモジュール化した構成素子アセンブリを有するシステム並びに方法
JP5005113B2 (ja) * 2009-04-15 2012-08-22 オリンパスメディカルシステムズ株式会社 半導体装置および内視鏡
US8963150B2 (en) 2011-08-02 2015-02-24 Samsung Display Co., Ltd. Semiconductor device having a test pad connected to an exposed pad

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177265A (ja) * 2007-01-17 2008-07-31 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012511967A (ja) * 2008-12-15 2012-05-31 メリット・メディカル・システムズ・インコーポレーテッド 膨張シリンジディスプレイ及びモジュール化した構成素子アセンブリを有するシステム並びに方法
JP5005113B2 (ja) * 2009-04-15 2012-08-22 オリンパスメディカルシステムズ株式会社 半導体装置および内視鏡
US8963150B2 (en) 2011-08-02 2015-02-24 Samsung Display Co., Ltd. Semiconductor device having a test pad connected to an exposed pad

Similar Documents

Publication Publication Date Title
US6043564A (en) Semiconductor device having ball-bonded pads
US5496775A (en) Semiconductor device having ball-bonded pads
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
JPH1093001A (ja) 半導体パッケージおよびその製造方法
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
JP2895022B2 (ja) チップスケールパッケージの製造方法
US6177722B1 (en) Leadless array package
JPH07307405A (ja) ソルダボールを用いた半導体パッケージおよびその製造方法
JP2000299425A (ja) 修復可能なマルチチップモジュールパッケージ
JPH11150143A (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH11224915A (ja) 半導体接続用基板
JP3024046B2 (ja) 半導体パッケージ
JP2000252404A (ja) 半導体パッケージ及びその製造方法
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JPH07174818A (ja) テストソケット及びそれを用いたｋｇｄの製造方法
JPH10125740A (ja) 半導体パッケージ用検査治具
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
JP2001230363A (ja) 半導体装置の製造方法
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法
JPH1167985A (ja) 半導体装置