JP2989504B2 - 半導体パッケージにおける半導体チップの評価方法 - Google Patents

半導体パッケージにおける半導体チップの評価方法

Info

Publication number
JP2989504B2
JP2989504B2 JP6332685A JP33268594A JP2989504B2 JP 2989504 B2 JP2989504 B2 JP 2989504B2 JP 6332685 A JP6332685 A JP 6332685A JP 33268594 A JP33268594 A JP 33268594A JP 2989504 B2 JP2989504 B2 JP 2989504B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
package
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6332685A
Other languages
English (en)
Other versions
JPH08167636A (ja
Inventor
淳 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP6332685A priority Critical patent/JP2989504B2/ja
Publication of JPH08167636A publication Critical patent/JPH08167636A/ja
Application granted granted Critical
Publication of JP2989504B2 publication Critical patent/JP2989504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップの電気的
特性や信頼性等の評価方法に係り、特に、半導体チップ
上にパッケージ基板が固定された半導体パッケージにお
ける半導体チップの評価方法に関する。
【0002】
【従来の技術】近年、半導体パッケージを回路基板等に
実装する際に、高速動作性や小型化等の利点を有する実
装技術として、高密度配線基板に複数のベアチップを搭
載するMCM(Multichip Module)が注目されている。
このMCMにおいては、ベアチップを用いることによっ
て、一般的なモールドパッケージと比較して小型化及び
放熱性の点では有利となる。
【0003】
【発明が解決しようとする課題】ところが、上述したよ
うなMCMでは、搭載されるベアチップの全てが信頼性
を含め良品(いわゆるKnown Good Die)であることが必
須事項である。しかしながら、ベアチップでの電気的特
性評価や信頼性評価は、半導体チップ自体のハンドリン
グとなるので、ハンドリング中における半導体チップの
破損や表面回路の破壊等、困難な点が多いという問題が
ある。
【0004】このように、一般的なモールドパッケージ
に対して小型化及び放熱性の点で比較的有利なベアチッ
プを使用する例えばMCM等の場合は、確実かつ安価な
ノウン・グッド・ダイの技術開発が求められている。
【0005】そこで本発明は、半導体チップとほぼ同等
の大きさの小型化が可能な半導体パッケージにおいて、
半導体チップの電気的特性や信頼性等の評価を確実かつ
安価に行うことができる方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面に電極を有する半導体チップと、該
半導体チップの電極から外部への電気的な接続が可能な
ように該半導体チップ上に固定されたパッケージ基板と
からなる半導体パッケージにおける半導体チップの評価
方法であって、前記半導体チップとして複数に分割され
るべきウエハの状態で、該ウエハ上に前記パッケージ基
板の複数分に相当する基板部材を固定した後、少なくと
も前記基板部材の厚さの一部を残存させて前記ウエハを
個々の半導体チップ状態にダイシングし、この状態で各
々の半導体チップの評価を行うものである。
【0007】また、前記半導体パッケージにおける半導
体チップの評価方法において、前記基板部材を構成する
パッケージ基板が、前記ウエハを構成する半導体チップ
の電極と対応する第1の電極部を裏面に有し且つ該第1
の電極部と導通する第2の電極部を表面に有し、前記半
導体チップの電極と前記パッケージ基板の第1の電極部
とをバンプにより接合することによって、前記ウエハと
前記基板部材とを固定し、前記各々の半導体チップの評
価の際に、前記基板部材の第2の電極部を介して前記半
導体チップの電極との導通をとるものである。
【0008】さらに、前記半導体パッケージにおける半
導体チップの評価方法において、前記基板部材を構成す
るパッケージ基板が、前記ウエハを構成する半導体チッ
プの電極と対応する位置に開口部を有し、前記半導体チ
ップの電極が前記パッケージ基板の開口部内に露出する
ように、前記ウエハと前記基板部材とを接着層により固
着し、前記各々の半導体チップの評価の際に、前記基板
部材の開口部内において前記半導体チップの電極との導
通をとるものである。
【0009】
【作用】上記の構成においては、半導体チップ上にパッ
ケージ基板を有する半導体パッケージの組み立てを、半
導体チップとして複数に分割されるべきウエハの状態
と、パッケージ基板の複数分に相当する基板部材の状態
とで行い、ウエハ上に基板部材を固定した後、ウエハを
個々の半導体チップ状態にダイシングする。このとき、
少なくとも基板部材の厚さの一部を残存させるので、個
々の半導体チップは、機械的には実質的に1枚のウエハ
の形状を維持しながら、電気的には個別の半導体チップ
となり、それぞれの半導体チップ上にパッケージ基板を
有する複数の半導体パッケージの集合体が得られる。
【0010】ウエハ上への基板部材の固定には、例え
ば、ウエハを構成する半導体チップの電極に基板部材を
構成するパッケージ基板の第1の電極部をバンプを介し
て接合する。この場合、パッケージ基板の第1の電極部
と導通される第2の電極部が半導体チップの電極に対す
る外部接続部となる。或いは、ウエハを構成する半導体
チップの電極が基板部材を構成するパッケージ基板の開
口部に位置するように接着層により固着する。この場
合、パッケージ基板の開口部内に露出する半導体チップ
の電極が外部接続部となる。
【0011】そして、半導体パッケージの集合体の状態
で、例えばテスタ探針を基板部材の第2の電極部に接触
或いは開口部内に挿入して半導体チップの電極と導通さ
せ、各々の半導体チップに対して電気的特性や信頼性等
の評価を行う。これによって、例えばウエハプローバに
よる製品検査が可能となり、ウエハテストを行うことで
製品検査(または一次製品検査)に代えることができ
る。また、バーインや温度サイクル等の環境印加をウエ
ハ毎に行うことが可能となる。
【0012】
【実施例】以下、本発明による半導体パッケージにおけ
る半導体チップの評価方法の実施例について図面を参照
して説明する。
【0013】まず、第1実施例において最終的に得られ
る半導体パッケージを図4に示す。1は半導体チップ、
2はバンプ、3Aはパッケージ基板、4はボンディング
ワイヤ、5はダイボンド材、6は回路基板である。この
半導体パッケージは半導体チップ1上にパッケージ基板
3Aを有するのが特徴であり、以下、このパッケージを
CCP(Caped Chip Package)と称することにする。
【0014】半導体チップ1には、その表面の外周近傍
に沿って複数の電極(図示せず)が配列されている。な
お、電極が表面の内周域にあってもよい。
【0015】パッケージ基板3Aは、例えばエポキシ樹
脂等の絶縁物により平板状に形成されており、その平面
形状は半導体チップ1とほぼ同一の大きさの矩形状とな
っている。パッケージ基板3Aの裏面には半導体チップ
1の電極と対応するように第1の電極部31が設けら
れ、表面には第2の電極部32が設けられている。第1
の電極部31と第2の電極部32とは、パッケージ基板
3Aに形成されたスルーホール33によって導通されて
いる。これら電極部31及び32は、例えばエッチング
やメッキ等による導電パターンとして形成することがで
き、特にメッキの場合はパッケージ基板3Aとしてメッ
キ可能なプラスチック材を用いるとよい。なお、第1の
電極部31及び第2の電極部32がスルーホール33の
下端及び上端によって直接的に構成されていてもよい。
【0016】次に、このCCPの組立方法及び半導体チ
ップの評価方法について、図1を参照して説明する。ま
ず、図1(a)に示すように、前記半導体チップ1は、
これらが複数形成されたウエハ10の状態で供給され
る。一方、前記パッケージ基板3Aは、これらの複数分
に相当する大きさを有する基板部材30Aとして供給さ
れる。基板部材30Aの大きさは、通常、ウエハ10に
対応させるが、基板部材30A或いはウエハ10の熱膨
張率や反り等を考慮して、ウエハ10の例えば4分割の
大きさ等にしてもよい。基板部材30Aには、複数分の
パッケージ基板3Aにおける各々の所定位置に、第1の
電極部31及び第2の電極部32とスルーホール33と
が形成されている。
【0017】そして、図1(a)に示すように、ウエハ
10(各半導体チップ1)の電極にバンプ2を接合し、
次に、そのバンプ2を介してウエハ10の電極と基板部
材30A(各パッケージ基板3A)の第1の電極部31
とを接合する。これにより、ウエハ10と基板部材30
Aとが機械的に固定され、かつ各々の電極と第1の電極
部31とが電気的に接続される。また、バンプ2を先に
基板部材30Aの第1の電極部31に接合してもよい。
なお、バンプ2は、ウエハ10の製造段階で電極上に形
成するウエハバンプ、或いは後付け接合のボールバンプ
等を用いることができ、その材料としては例えばAu、
Cu、Pb−Sn等が用いられる。
【0018】次に、ダイシング装置によって、図1
(b)に示すように、ウエハ10に切込み20aを入れ
て個々の半導体チップ1の状態にダイシングする。この
とき、基板部材30Aへの切込み20bは肉厚の途中ま
で入れ、厚さの一部を残存させる。なお、基板部材30
Aに切込み20bを入れず、厚さの全部を残存させても
よい。
【0019】なお、基板部材30Aとして、図2に示す
ように、基板部材30Aを貫通するスリット溝21を、
各パッケージ基板3Aの境界に沿って予め形成しておい
てもよい。さらに、スリット溝21の間の接続部分に貫
通孔22を予め形成しておき、この貫通孔22を基板部
材30Aとウエハ10とのアライメントに利用してもよ
い。
【0020】また、上述のようなスリット溝21を形成
する場合には、図3に示すように、スリット溝21の部
分に第1の電極部31及び第2の電極部32を設けるこ
とが可能である。即ち、図3(a)に示すように、スリ
ット溝21を形成すべき部分に沿って、予め第1の電極
部31及び第2の電極部32とスルーホール33′とを
複数列設する。この後、図3(b)に示すように、スル
ーホール33′を分断するようにスリット溝21を形成
すると、各パッケージ基板3Aの周縁において、分断さ
れたスルーホール33′によって第1の電極部31と第
2の電極部32とが接続されることになる。
【0021】上記のように、ウエハ10上に基板部材3
0Aを固定した後、少なくとも基板部材30Aの厚さの
一部を残存させてウエハ10をダイシングすることによ
って、個々の半導体チップ1は、機械的には実質的に1
枚のウエハ10の形状を維持しながら、電気的には個別
の半導体チップ1となり、それぞれの半導体チップ1上
にパッケージ基板3Aを有する複数のCCPの集合体を
得ることができる。
【0022】そして、この状態で、ウエハプローバのテ
スタ探針(プローブ)40を、基板部材30Aにおける
各々のパッケージ基板3Aの第2の電極部32に接触さ
せて、各々の半導体チップ1の電極と導通させる。これ
により、各々の半導体チップ1に対して電気的特性や信
頼性等の評価を行う。このとき、各々の半導体チップ1
は基板部材30Aにより保持されて1枚のウエハ形状な
ので、アライメント及びハンドリングを容易に行うこと
ができると共に、各々の半導体チップ1の表面が基板部
材30Aにより保護されるので、チップ破損や表面回路
の破壊等を防止することができる。
【0023】上述のようにして評価が終了した後、各パ
ッケージ基板3A間の残存部分をカッティングすること
によって、個々のCCPが得られる。このとき、前述し
たように基板部材30Aには肉厚の途中まで切込み20
bを入れているので、残存部分のカッティングは極めて
簡単に行うことができる。また、図2に示したように基
板部材30Aに予めスリット溝21を形成した場合に
は、そのカッティングがより簡単になる。
【0024】そして、図4に示すように、このCCPを
回路基板6に実装するには、まず、半導体チップ1の裏
面を、例えばAgペースト等のダイボンド材5或いは共
晶接合によって、回路基板6にダイボンディングする。
次に、パッケージ基板3Aの表面の第2の電極部32と
回路基板6上の所定接続箇所とを、例えばAuやAl等
のボンディングワイヤ4によりワイヤリングする。
【0025】ところで、このCCPによれば、半導体チ
ップ1上に固定されたパッケージ基板3Aの第2の電極
部32が、回路基板6へのワイヤボンディングの際の外
部接続部となり、また、半導体チップ1上のパッケージ
基板3Aによって、半導体チップ1が機械的に補強され
ると共にチップ表面が保護される。これによって、投影
面積上は半導体チップ1とほぼ同等の大きさの超小型の
パッケージングが可能となる。なお、パッケージ基板3
Aの厚さは、半導体チップ1の厚さ(一般的に0.4m
m)とほぼ等しいか厚くてもその2倍程度であり、また
バンプ2の高さは数十μmなので、CCP全体の厚さに
関しても、従来のモールドパッケージとほぼ同様かそれ
以下に収めることができる。
【0026】また、本実施例では、半導体チップ1の裏
面がダイボンド材5を介して全面で回路基板6に接する
ことにより、半導体チップ1で発生した熱はダイボンド
材5を介して直接回路基板6に放熱されるので、放熱性
を大幅に改善することができる。特に、本実施例のよう
なダイボンディングとワイヤリングとによる実装では、
ベアチップとほぼ同等な極めて優れた放熱性(例えば熱
抵抗θja=10℃/W)も期待できる。このように半導
体チップ1を回路基板6に実装した後は、ボンディング
ワイヤ4を機械的に保護するため、全体を例えばポッテ
ィング樹脂9により封止するのが好ましい。
【0027】しかも、このCCPによれば、図4に仮想
線で示すように、パッケージ基板3Aを例えばコレット
50により吸着保持することによって、半導体チップ1
自体に触れることなく、CCPを一般的なモールドパッ
ケージと同様に容易にハンドリングすることができる。
これにより、前述したウエハ状態での評価の後、個々の
CCP状態でも、半導体チップ1の破損や表面回路の傷
付け等を起こすことなく、電気的特性や信頼性等の評価
が可能となる。
【0028】次に、第2実施例において最終的に得られ
る半導体パッケージを図6に示す。前記第1実施例と異
なる部分は、パッケージ基板3B及び接着層7である。
【0029】このパッケージ基板3Bには、半導体チッ
プ1の電極と対応する位置に開口部34が設けられてい
る。なお、開口部34の大きさは、半導体チップ1の電
極を囲み、かつ後述の半導体チップ1の評価の際にテス
タ探針が挿入可能でワイヤボンディングの際にボンディ
ングツールの先端が挿入可能なものである。また、開口
部34は、半導体チップ1の電極パッド毎に1:1で形
成しても、或いは複数の電極パッドを囲繞するように長
孔状に形成してもよい。
【0030】なお、接着層7は、絶縁性及び耐熱性を有
し不純物濃度の低い材料、例えば、ポリイミド系の接着
剤や接着シート等を用いるとよい。
【0031】次に、このCCPの組立方法及び半導体チ
ップの評価方法について、図5を参照して説明する。ま
ず、図5(a)に示すように、前記半導体チップ1は、
これらが複数形成されたウエハ10の状態で供給され、
前記パッケージ基板3Bは、これらの複数分に相当する
大きさを有する基板部材30Bとして供給される。基板
部材30Bには、複数分のパッケージ基板3Bにおける
各々の所定位置に、開口部34が形成されている。
【0032】そして、図5(a)に示すように、、ウエ
ハ10(各半導体チップ1)の表面で電極を除いた部分
に接着層7を塗布または貼付し、次に、ウエハ10の電
極と基板部材30Bの開口部34とを位置合わせして、
接着層7を介してウエハ10と基板部材30Bとを固着
する。これにより、ウエハ10と基板部材30Bとが機
械的に固定され、かつ各々の電極が開口部34内に露出
する。また、接着層7を先に基板部材30Bの裏面に塗
布または貼付してもよい。なお、ウエハ10と基板部材
30Bとのアライメントは、例えば特定の2か所の電極
パッド中心と開口部34中心とを認識して一致させるよ
うな手法を用いることができる。
【0033】次に、図5(b)に示すように、前述と同
様にウエハ10をダイシングし、個々の半導体チップ1
の状態に分割する。そして、各々の半導体チップ1の評
価を行う。この場合、テスタ探針40を、基板部材30
Bにおける各々のパッケージ基板3Bの開口部34内に
挿入して、各々の半導体チップ1の電極と導通させる。
この評価後、各パッケージ基板3B間の残存部分をカッ
ティングすることによって、個々のCCPが得られる。
【0034】そして、図6に示すように、このCCPを
回路基板6に実装するには、前述と同様に、半導体チッ
プ1を回路基板6にダイボンディングし、パッケージ基
板3Bの開口部34内に露出する半導体チップ1の電極
と回路基板6上の所定接続箇所とを、ボンディングワイ
ヤ4によりワイヤリングする。
【0035】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、基板部材即ちパッケージ基板にお
いて、第1及び第2の電極部間の導通構造、開口部の構
造等は、様々な構成を採用することができる。
【0036】
【発明の効果】以上説明したように、本発明によれば、
パッケージ基板の複数分に相当する基板部材により複数
の半導体チップが実質的に1枚のウエハの形状を維持し
ている状態で、各々の半導体チップの評価を行うことに
よって、例えばウエハプローバによる製品検査が可能と
なり、ウエハテストを行うことで製品検査(または一次
製品検査)に代えることができる。また、バーインや温
度サイクル等の環境印加をウエハ毎に行うことができ
る。従って、半導体チップとほぼ同等な大きさの小型化
が可能な半導体パッケージにおいて、半導体チップの電
気的特性や信頼性等の評価を確実かつ安価に行うことが
でき、例えばMCM等におけるノウン・グッド・ダイの
技術を大きく向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例における半導体パッケージ
の組立方法及び半導体チップの評価方法を説明する断面
図である。
【図2】上記第1実施例における基板部材の変形例を示
す平面図である。
【図3】上記第1実施例における基板部材の別の変形例
を示す部分断面図である。
【図4】上記第1実施例における半導体パッケージの実
装状態の断面図である。
【図5】本発明の第2実施例における半導体パッケージ
の組立方法及び半導体チップの評価方法を説明する断面
図である。
【図6】上記第2実施例における半導体パッケージの実
装状態の断面図である。
【符号の説明】
1 半導体チップ 2 バンプ 3A、3B パッケージ基板 4 ボンディングワイヤ 5 ダイボンド材 6 回路基板 7 接着層 9 封止樹脂 10 ウエハ 20a、20b 切込み 21 スリット溝 22 貫通孔 30A、30B 基板部材 31 第1の電極部 32 第2の電極部 33、33′ スルーホール 34 開口部 40 テスタ探針 50 コレット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 31/26

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に電極を有する半導体チップと、該
    半導体チップの電極から外部への電気的な接続が可能な
    ように該半導体チップ上に固定されたパッケージ基板と
    からなる半導体パッケージにおける半導体チップの評価
    方法であって、 前記半導体チップとして複数に分割されるべきウエハの
    状態で、該ウエハ上に前記パッケージ基板の複数分に相
    当する基板部材を固定した後、少なくとも前記基板部材
    の厚さの一部を残存させて前記ウエハを個々の半導体チ
    ップ状態にダイシングし、この状態で各々の半導体チッ
    プの評価を行うことを特徴とする半導体パッケージにお
    ける半導体チップの評価方法。
  2. 【請求項2】 前記基板部材を構成するパッケージ基板
    が、前記ウエハを構成する半導体チップの電極と対応す
    る第1の電極部を裏面に有し且つ該第1の電極部と導通
    する第2の電極部を表面に有し、 前記半導体チップの電極と前記パッケージ基板の第1の
    電極部とをバンプにより接合することによって、前記ウ
    エハと前記基板部材とを固定し、 前記各々の半導体チップの評価の際に、前記基板部材の
    第2の電極部を介して前記半導体チップの電極との導通
    をとることを特徴とする請求項1記載の半導体パッケー
    ジにおける半導体チップの評価方法。
  3. 【請求項3】 前記基板部材を構成するパッケージ基板
    が、前記ウエハを構成する半導体チップの電極と対応す
    る位置に開口部を有し、 前記半導体チップの電極が前記パッケージ基板の開口部
    内に露出するように、前記ウエハと前記基板部材とを接
    着層により固着し、 前記各々の半導体チップの評価の際に、前記基板部材の
    開口部内において前記半導体チップの電極との導通をと
    ることを特徴とする請求項1記載の半導体パッケージに
    おける半導体チップの評価方法。
JP6332685A 1994-12-13 1994-12-13 半導体パッケージにおける半導体チップの評価方法 Expired - Fee Related JP2989504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6332685A JP2989504B2 (ja) 1994-12-13 1994-12-13 半導体パッケージにおける半導体チップの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6332685A JP2989504B2 (ja) 1994-12-13 1994-12-13 半導体パッケージにおける半導体チップの評価方法

Publications (2)

Publication Number Publication Date
JPH08167636A JPH08167636A (ja) 1996-06-25
JP2989504B2 true JP2989504B2 (ja) 1999-12-13

Family

ID=18257741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6332685A Expired - Fee Related JP2989504B2 (ja) 1994-12-13 1994-12-13 半導体パッケージにおける半導体チップの評価方法

Country Status (1)

Country Link
JP (1) JP2989504B2 (ja)

Also Published As

Publication number Publication date
JPH08167636A (ja) 1996-06-25

Similar Documents

Publication Publication Date Title
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US5173766A (en) Semiconductor device package and method of making such a package
US6136681A (en) Tool used in forming a chip scale package
US5367763A (en) TAB testing of area array interconnected chips
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5273940A (en) Multiple chip package with thinned semiconductor chips
JPH0550134B2 (ja)
JPH01155637A (ja) マルチチツプ・モジユール
JP3732194B2 (ja) 半導体装置
JPH08279591A (ja) 半導体装置とその製造方法
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2894594B2 (ja) ソルダーバンプを有するノウングッドダイの製造方法
US20050248038A1 (en) Chip scale package with heat spreader
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JP2949969B2 (ja) フィルムキャリア半導体装置
KR0135214B1 (ko) 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)
JP2822990B2 (ja) Csp型半導体装置
JP3739632B2 (ja) 半導体装置およびその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP3036486B2 (ja) 集積回路の故障解析方法および故障集積回路組立体
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JP2000012621A (ja) 半導体装置およびその製造方法
JPH0951051A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831

LAPS Cancellation because of no payment of annual fees