KR0135214B1 - 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus) - Google Patents

집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)

Info

Publication number
KR0135214B1
KR0135214B1 KR1019940030735A KR19940030735A KR0135214B1 KR 0135214 B1 KR0135214 B1 KR 0135214B1 KR 1019940030735 A KR1019940030735 A KR 1019940030735A KR 19940030735 A KR19940030735 A KR 19940030735A KR 0135214 B1 KR0135214 B1 KR 0135214B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
die
testing
wiring board
printed wiring
Prior art date
Application number
KR1019940030735A
Other languages
English (en)
Other versions
KR950014898A (ko
Inventor
소바니 모히
Original Assignee
완다 케이. 덴슨-로우
휴우즈 에어크라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 완다 케이. 덴슨-로우, 휴우즈 에어크라프트 캄파니 filed Critical 완다 케이. 덴슨-로우
Publication of KR950014898A publication Critical patent/KR950014898A/ko
Application granted granted Critical
Publication of KR0135214B1 publication Critical patent/KR0135214B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

소량의 집적 회로 다이를 테스팅하기 위한 집적 회로 테스팅 장치(10). 테스팅 장치(10)는 집적 회로 테스터(15)와 이에 물리적 및 전기적으로 인터페이스하는 베이스 인쇄 배선판 인터페이스(11)를 포함한다. 집적 회로 다이(16)를 홀딩하는 다이 홀더(12)는 베이스 인쇄 배선판 인터페이스(11)에 결합된다. 제1 및 제2 가요성 접촉 구조체(30, 40)를 포함하는 플렉스프린트(13)는 집적 회로 테스, 제1 및 제2 가요성 접촉 구조체(30, 40), 집적 회로 다이상에 있는 패드를 전기적으로 상호 연결한다. 제1 및 제2 가요성 접촉 구조체(13)를 서로간에 그리고 집적 회로 다이(16)상의 패드(2)로 정렬하기 위한 다수의 정렬 핀(14)이 제공된다. 본 발명은 테스팅 목적으로 다이를 기판에 부착하고 다이를 와이어 본딩하지 않고도 이를케면 응용 주문형 집적 회로(ASIC)과 같은 소량의 크고 작은 다이(16)를 테스팅하기 위해 특정하게 설계된 것이다. 테스팅 장치(10)는 다이(16)상의 다양한 패드 페턴을 테스트할 수 있어 융통성이 있다. 본 장치(10)는 비교적 비용이 낮아 조작당 낮은 비용을 갖는다. 더욱이, 본 장치(10)는 높은 테스트 정밀도를 제공하며 양질의 다이(16) 접촉을 제공한다.

Description

집적 회로 테스팅 장치
제1도는 본 발명의 원리에 따른 회로판 및 집적회로 테스팅 장치의제1 접촉 구조체에 대한 정면도.
제2도는 제1도의 집적 회로 테스팅 장치에 채용된 제2 접촉 구조체에 대한 정면도.
제3도는 본 발명의 원리에 따라 완전히 조립된 집적 회로 테스팅 장치에 대한 정면도.
제4도는 제3도의 집적 회로 테스팅 장치의 부분 절단 측면도.
*도면의 주요 부분에 대한 부호의 설명*
10;집적 회로 테스팅 장치11;베이스 인쇄 배선판 인터페이스
12;집적 회로 (다이) 홀더13;플렉스프린트
14;정렬 핀15;테스터
16;다이, 집적 회로, 집적 회로 다이21;인쇄 배선판
22;전기 접촉 패드25;알루미늄 플레이트
26;공동27,28;구멍
30;제1 접촉 구조체31,32,41;가요성 부재
35,44;범프36;제1 은못 핀
37;제2 은못 핀40;제2 접촉 구조체
42;제2 가요성 기판43;전기 리드
45;딤플48;은못 핀, 드릴 블랭크
본 발명은 집적 회로 테스팅 장치에 관한 것으로, 특히 비용 효율적으로 소량의 집적 회로 다이(die)테스팅하기 위한 집적 회로 테스팅 장치에 관한 것이다.
집적 회로 테스터에 관련한 종래의 기술은 마이크로프로부로 알려진 장치의 사용, 다이 본딩 또는 다이를 테스터하기 위해서 다이를 와이어 본딩하고 이어서 부착된 와이어와 함께 또는 부착된 와이어 없이 다이를 제거하는 것을 포함하는 여러 방법, 다이를 테스트하기 위해서 다이를 와이어 본딩하도록 여러가지 탭 자동화 본딩(TAB; tab automated bonding)을 이용하는 것, 및 테스트를 위해서 게이트 어레이 패키지에 다이를 와이어링하고 이어서 그 다음 조립에 앞서 상기 게이트 어레이 패키지로부터 다이를 제거하는 이러한 게이트 어레이 패키지를 이용하는 것을 포함한다.
상기 종래 기술 대부분은 테스트를 위해서 다이에 와이어를 물리적으로 부착하는 함에 있어 과도한 양의 시간을 소비한다. 대부분의 경우, 테스팅을 위해서 다이에 와이어를 부착하는데 요구되는 처리 조작에 의해서 몇개의 집적 회로는 손상을 받는다. 이것은 몇개의 집적 회로를 사용할 수 없게 한다. 소량으로 제조되는 특정의 집적회로, 예를 들면 전문적인 군사 프로그램용이나 또는 프로토타입 회로용의 경우, 이러한 소량의 회로를 제조하는데 드는 높은 비용 때문에 테스팅에 기인한 손상은 최소화되거나 또는 제거되어야만 한다. 그러나, 종래의 실시는 이러한 것을 달성하지못하였다.
따라서, 본 발명의 목적은 소량의 집적 회로 다이를 테스팅하게 하는 집적회로테스팅 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 다이의 와이어링을 필요로 하지 않는 집적 회로 테스팅 장치를 제공하는 것이다.
상기 및 다른 목적을 달성하기 위한 본 발명은 소량의 집적 회로 다이를 테스팅하기 위한 집적 회로테스팅 장치이다. 집적 회로 테스팅 장치는 집적 회로 테스터및 이 테스터에 인터페이스하는 베이스 인쇄 배선판 인터페이스(base printed wiring board inteface)를 포함한다. 집적 회로 다이를 홀딩하는 집적회로 다이 홀더는 상기 베이스 인쇄 배선판 인터페이스에 결합된다. 제1 및 제2 가요성 접촉 구조체를 포함하는 플렉스프린트(flexprint)가 제공되며, 상기플렉스프린트는 상기집적 회로 테스터와 상기집적 회로 다이간의 전기적 상호 연결을 제공하기 위해서 상기 베이스 인쇄 배선판 인터페이스, 상기 집적 회로 다이사에 있는 패드, 및 상기 제1 및 제2 가요성 접촉 구조체 서로를 전기적으로 연결한다. 제1 및 제2 가요성 접촉 구조체를 서로 정렬시키며 이들 구조체를 집적 회로 다이상의 패드와 정렬시키기 위해서 다수의 정렬 핀이 제공된다.
본 발명은 예를 들면 응용 주문형 집적 회로(ASIC;application specific integrated circuit)와 같은 소량의 크고 작은 다이를 테스트할 목적으로 기판에 부착하고 이를 와이어 본딩함이 없이, 상기 다이를 테스트하도록 특별히 설계한 테스팅 장치를 포함한다. 정형적인 웨이퍼로서 갈륨 비소, 게르마늄 및 실리콘 웨이퍼가 포함된다. 본 테스팅 장치는 전 온도 범위에서 다이를 테스팅 할 수 있다.
본 테스팅 장치는 다이 상에 있는 여러가지 형태의 패드 패턴을 테스트할 수 있다는 점에서 융통성이 있다. 본 발명은 비교적 비용이 낮아 조작당 낮은 비용을 갖는다. 더욱이, 본 발명은 높은 테스트 정밀성을 제공하며 양질의 다이접촉을 제공한다. 본 발명은 예를 들면 하이브리드 또는 멀티칩 모듈 패키지의 경우와 같이 최종의 조립전의 다이를 패키징 또는 흩뜨려 놓지(disturbing)않고 집적 회로 다이를 테스트하는데 적합하게 되어있다.
본 발명은 임의의 패드 패턴을 갖는 임의 크기의 다이를 테스트하는데 적합하게 되어 있다는 점에서 융통성있다. 본 발명은 동일 작업을 수행하는 다른 장치와 비교해 볼때 저렴하다. 본 발명은 다양한 조립용의 칩 자체를 테스팅하는 비용을 최소화한다. 본 발명은 고밀도 상호 연결을 갖는 진보된 집적 회로 장치를 테스트하는데 적합하다. 하이브리드 제조 설비에 본 발명을 이용하여 하이브리드 조립체에 다이를 부착함에 앞서 다이를 테스팅할 수 있다.
본 발명의 여러 특징 및 잇점은 동일 부분에 동일 참조부호를 할당한 첨부한 도면에 따라 취한 다음의 상세한 설명을 참조하여 더욱 상세히 이해될 수 있다.
첨부한 도면에서 본 발명에 따른 집적 회로 테스팅 장치(10)는 제1-5도와 같이 4개의 주요 구성요소를 포함한다. 집적 회로 테스팅 장치(10)는 베이스 인쇄 배선판 인터페이스(11), 집적 회로 (다이) 홀더(12), 플렉스프린트(!3), 및 한 세트의 정렬 핀(14)을 포함한다. 집적 회로 테스팅 장치(10)는 테스팅전에 와이어 본딩없이 다이(16) 또는 집적 회로(16)를 테스트하는데 사용된다. 전형적인 다이(16) 혹은 집적 회로(16는 갈륨 비소, 게르마늄 및 실리콘 웨이퍼를 포함한다.
특히, 제1도는 플렉스프린트(13)의 일부분을 이루고 있는 제1 접촉 구조체(30), 및 베이스 인쇄 배선판 인터페이스(11)를 도시한 집적 회로 테스팅 장치 (10)의 정면도이다. 플렉스프린트(13)는 이하 기술되는 바와같이 한쪽에 폴리이미드에 기초된 물질로 이루어지며 이 위에는 범프(bump) 또는 딤플(dimple)이 형성 배치되어 있다. 베이스 인쇄 배선판 이터페이스(11)는 제1도에 그 일부분이 도시되어 있고, X-Y-θ 테이블에 대응하는 자동화 또는 반자동화 테스터(15)와 인터페이스하기에 적합한 용이하게 형성할 수 있는 둥근 형태의 인쇄 배선판(21)으로 구성될 수 있다. 베이스 인쇄 배선판 인터페이스(11)는 특히 본 발명의 장치(10)에서 채용한 특별한 테스터(15)에 인터페이스 되도록 만들어 진다. 베이스 인쇄 배선판 인터페이스(11)는 통상의 방법으로 테스터(15)에 연결되는 다수의 전기 접촉 패드(22)를 포함한다. 전기접촉 패드(22)중 선택된 패드들은 제1 접촉 구조체(30)에 결합된다.
제1 접촉 구조체(30)는 예를 들면 마일러와 같은 가요성 물질을 포함하여 가요성 기판(33)을 형성하는 두개의가요성 부재(31, 32)로 구성된다. 다수의 전기 리드(34)는 가요성 기판(33)상에 형성된다. 다수의전기 리드(34)는 예를 들면 제1 가요성 기판(33)의 일 단부상에 배치된 다수의 봉기된 범프(35)에서 마감된다. 제1 접촉 구조체(30)의 두개의 가요성 부재(31, 32)는 소정 거리만큼 서로 분리되어 있으며 이에 부착된 다수의 제1 은못 핀(36)에 의해서 인쇄 배선 판(21)에 고착 및 정렬된다. 다수의 제2 은못 핀(37)은 인쇄 배선판(21)상에 배치되어 집적회로 다이 홀더(12) 및 제2 접촉 구조체(40)를 상기 인쇄 배선판에 고정 및 정렬시키는데 사용된다.
제2도에 도시한 바와같이, 집적 회로 (다이) 홀더(12)는 알루미늄 플레이트(25)로 구성되며, 상기 알루미늄 플레이트 안에는 다이(16)와 동일한 크기의 공동(26)이 배치되어 있다. 플레이트(25)는 이 안에 배치된 진공 호스 부착용의 구멍(27) 및 플렉스프린트(13)상에 있는 범프(33)와 다이(16)위에 있는 입력 및 출력(I/O) 패드(도시없음)간의 정밀한 정렬을 제공하는 4개의 추가 구멍(28)을 갖는다.
플렉스프린트(13)의 일부를 이루는 제2 접촉 구조체(40)는 제2도에 도시한 바와같다. 제2 접촉 구조체(40)는 마일러같은 가요성 물질을 포함하여 예를 들면 가요성 기판(42)을 형성하는 단일의 가요성 부재(41)로 구성된다. 다수의 전기 리드(43)는 가요성 기판(42)상에 형성된다. 다수의 전기 리드(43)는 예를 들면 제2 가요성 기판(42)의 양 단부상에 배치된 다수의 봉기된 범프(44) 또는 딤플(45)에서 마감된다.
제3도는 완전히 조립된 집적회로 테스팅 장치(10)를 도시한 것이다. 제3도에 도시한 바와 같이, 집적 회로 다이 홀더(12)는 다수의 은 못 핀(48)에 의해서 인쇄 배선판(21)에 고정된다. 집적 회로 다이(16)는 집적 회로 다이 홀더(12)안에 배치된다. 제2 접촉 구조체(40)는 집적 회로 다이(16)위에 놓이며 이에 다수의 은못 핀(48)에 의해서 고정된다. 제2 접촉 구조체(40)상의 범프들은 집적 회로 다이(16)의 접촉 패드에 압착된다. 제2 접촉 구조체(40) 및 제1 접촉 구조체 각각의 다수의 범프(35, 44) 위치에서 제2 접촉 구조체 및 제1 접촉 구조체(30) 또한 일치되며, 상기 범프들은 인쇄 배선판(21)의 전기신호를 제1 접촉 구조체(30), 제2 접촉 구조체(40), 및 마지막으로 집적 회로 다이(16)로 결합시킨다.
플렉스프린트(13)를 통하여 배치되는 4개의 은못 핀(48), 또는 드릴 블랭크(48)에 의해서 제1 및 제2 접촉 구조체(30, 40) 및 집적 회로 다이(16)가 정렬된다. 제3도에 도시한 바와같이, 은못 핀(34)은 제2 접촉 구조체(40)상의 범프(33)를 다이(16)상의 패드에 정렬시키며, 제1 및 제2 접촉 구조체(30, 40)상의 범프들은 서로 정렬되어이들 사이에서 전기 접촉이 형성된다.
제4도는 제3도의 집적 회로 테스팅 장치(10)를 부분적으로 절단한 측면도이다. 제1 및 제2 접촉 구조체(30, 40)상의 범프들이 서로 일치하고 있는 것과 함께 제1 및 제2 접촉 구조체(30, 40)의 가요성 본질이 더욱 명료하게 도시되었다.
집적 회로 테스팅 장치(10)에서 원형으로 표시된 부분(50)은 제5도에 상세하게 되시되었고, 이는 제4도에 도시된 원형 부분(50)을 확대하여 도시한 것이다. 제5도는 집적 회로 다이(16)와 집적 회로 다이 홀더(12)를 이루는 알루미늄 플레이트(25)내의 공동(26)과의 관계를 도시한 것이다. 제2 접촉 구조체(40)와 다이의 상면과의 상대 위치 또한 도시되었다.
이와같이, 비용 효율적으로 소량의 집적 회로 다이를 테스팅하기 위한 신규하고 개선된 집적 회로 테스팅 장치에 대해서 기술하였다. 상기 기술한 실시예는 본 발명의 원리를 적용한 많은 특정의 실시예중 몇가지만을 예로 든것임을 이해하여야 한다. 명백히, 많은 다른 구성이 본 발명의 범위를 벗어남이 없이 이분야에 숙련된 자에 의해서 용이하게 얻어질 수 있다.

Claims (4)

  1. 소량의 집적 회로 다이를 테스트하는 집적 회로 테스팅 장치(10)에 있어서, 상기 장치(10)는
    집적 회로 테스터(15);
    상기 테스터에 물리적 및 전기적으로 인터페이싱 하는 베이스 인쇄 배선판 인터페이스(11);
    상기 베이스 인쇄 배선판 인터페이스에 결합되며 집적 회로 다이를 홀딩하는 집적 회로 다이 홀더(12);
    상기 집적 회로 테스터와 상기 집적 회로 다이간의 전기적 접속을 제공하는 제1 및 제2 가요성 접촉 구조체(30, 40)를 포함하며, 상기 베이스 인쇄 배선판 인터페이스, 상기 집적 회로 다이사에 있는 패드, 및 상기 제1 및 제2 가요성 접촉 구조체(30. 40)를 전기적으로 상호 접속하는 플렉스프린트(flexprint) 구조체(13); 및
    상기 제1 및 제2 가요성 접촉 구조체를 서로간에 그리고 상기 집적 회로 다이상의 패등 정렬시키는 다수의 정렬 핀(48)을 포함하는 것을 특징으로 하는 집적 회로 테스팅 장치.
  2. 제1항에 있어서, 웨이퍼는 갈륨 비소 웨이퍼인 것을 특징으로 하는 집적 회로 테스팅 장치.
  3. 제1항에 있어서, 웨이퍼는 게르마늄 웨이퍼인 것을 특징으로 하는 집적 회로 테스팅 장치.
  4. 제1항에 있어서, 웨이퍼는 실리콘 웨이퍼인 것을 특징으로 하는 집적 회로 테스팅 장치.
KR1019940030735A 1993-11-23 1994-11-22 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus) KR0135214B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/157,556 US5455518A (en) 1993-11-23 1993-11-23 Test apparatus for integrated circuit die

Publications (2)

Publication Number Publication Date
KR950014898A KR950014898A (ko) 1995-06-16
KR0135214B1 true KR0135214B1 (ko) 1998-05-15

Family

ID=22564254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030735A KR0135214B1 (ko) 1993-11-23 1994-11-22 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)

Country Status (6)

Country Link
US (1) US5455518A (ko)
EP (1) EP0654672B1 (ko)
JP (1) JP3316095B2 (ko)
KR (1) KR0135214B1 (ko)
DE (1) DE69430036T2 (ko)
IL (1) IL111589A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US6303988B1 (en) 1998-04-22 2001-10-16 Packard Hughes Interconnect Company Wafer scale burn-in socket
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
JP2005086044A (ja) * 2003-09-09 2005-03-31 Citizen Electronics Co Ltd 高信頼性パッケージ
US8884640B2 (en) * 2011-04-28 2014-11-11 Mpi Corporation Integrated high-speed probe system
US20120324305A1 (en) * 2011-06-20 2012-12-20 Texas Instruments Incorporated Testing interposer method and apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554505A (en) * 1983-06-10 1985-11-19 Rockwell International Corporation Test socket for a leadless chip carrier
KR880004322A (ko) * 1986-09-05 1988-06-03 로버트 에스. 헐스 집적회로 프로브시스템
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4899099A (en) * 1988-05-19 1990-02-06 Augat Inc. Flex dot wafer probe
JPH07109840B2 (ja) * 1989-03-10 1995-11-22 松下電器産業株式会社 半導体ｉｃの試験装置及び試験方法
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
US5156983A (en) * 1989-10-26 1992-10-20 Digtial Equipment Corporation Method of manufacturing tape automated bonding semiconductor package
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits

Also Published As

Publication number Publication date
DE69430036D1 (de) 2002-04-11
JPH07302821A (ja) 1995-11-14
IL111589A0 (en) 1995-01-24
JP3316095B2 (ja) 2002-08-19
KR950014898A (ko) 1995-06-16
EP0654672A3 (en) 1996-02-14
EP0654672A2 (en) 1995-05-24
US5455518A (en) 1995-10-03
IL111589A (en) 1997-11-20
DE69430036T2 (de) 2002-10-24
EP0654672B1 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
US4701781A (en) Pre-testable semiconductor die package
US6797539B2 (en) Method of manufacturing a semiconductor device
US5408190A (en) Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US7812447B2 (en) Wafer level pre-packaged flip chip
US6433563B1 (en) Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card
US5534784A (en) Method for probing a semiconductor wafer
US5892271A (en) Semiconductor device
US5359768A (en) Method for mounting very small integrated circuit package on PCB
US5383787A (en) Integrated circuit package with direct access to internal signals
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
US6340838B1 (en) Apparatus and method for containing semiconductor chips to identify known good dies
JPH04256343A (ja) 集積回路用フリップチップパッケージ
JPH0550134B2 (ko)
US5744383A (en) Integrated circuit package fabrication method
JPS61111561A (ja) 半導体装置
KR930001365A (ko) 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US4920454A (en) Wafer scale package system and header and method of manufacture thereof
US20050285279A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
KR20060132997A (ko) 가요성 마이크로회로 공간 변환기 조립체
US6340894B1 (en) Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5138429A (en) Precisely aligned lead frame using registration traces and pads
US5396032A (en) Method and apparatus for providing electrical access to devices in a multi-chip module
KR0135214B1 (ko) 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus)
US6495400B1 (en) Method of forming low profile semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061219

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee