JPH1167985A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1167985A JPH1167985A JP22990297A JP22990297A JPH1167985A JP H1167985 A JPH1167985 A JP H1167985A JP 22990297 A JP22990297 A JP 22990297A JP 22990297 A JP22990297 A JP 22990297A JP H1167985 A JPH1167985 A JP H1167985A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- connection terminal
- socket
- semiconductor device
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】 （修正有）
【課題】半導体ペレットをソケットを介して直接実装す
ることを可能にし、製造工程数を削減し製造コストが安
く信頼性の高い半導体装置を提供する。 【解決手段】ベアチップ状態の半導体ペレットの一辺に
所定寸法パターンのコンタクト部５が形成され、接続端
子を内部にそして外部接続端子を外部に有しこれらの端
子が電気接続されているソケット２に上記半導体ペレッ
ト１が実装される。ここで、半導体ペレット１の金属膜
はソケット２の接続端子に機械的に接続される。そし
て、上記のソケットへの半導体ペレットの挿入および抜
き取りが容易になされるようになっている。また、上記
のソケット２に複数の半導体ペレット１が互いに並行し
て実装できるようになっている。
ることを可能にし、製造工程数を削減し製造コストが安
く信頼性の高い半導体装置を提供する。 【解決手段】ベアチップ状態の半導体ペレットの一辺に
所定寸法パターンのコンタクト部５が形成され、接続端
子を内部にそして外部接続端子を外部に有しこれらの端
子が電気接続されているソケット２に上記半導体ペレッ
ト１が実装される。ここで、半導体ペレット１の金属膜
はソケット２の接続端子に機械的に接続される。そし
て、上記のソケットへの半導体ペレットの挿入および抜
き取りが容易になされるようになっている。また、上記
のソケット２に複数の半導体ペレット１が互いに並行し
て実装できるようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、１個以上の半導体
ペレットを直接、ソケットを介して実装する構造を有す
る半導体装置に関する。
ペレットを直接、ソケットを介して実装する構造を有す
る半導体装置に関する。
【０００２】
【従来の技術】近年、ＩＣあるいはＬＳＩはますます高
集積化され大容量化してきている。そして、半導体ペレ
ットを実装するパッケージは、小型化と共に多ピン化さ
れてきている。さらには、ＵＬＳＩの機器への浸透に対
応して、容量の大きな半導体装置を提供したり、あるい
はこのような半導体装置を用いた機器の実装面積を向上
させるために、ベアチップである複数の半導体ペレット
を１つの半導体装置に搭載することや、ペレットサイズ
の半導体装置となるＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）等が開発されてきている。そこで、以下従来の技
術を図７と図８に基づいて説明する。
集積化され大容量化してきている。そして、半導体ペレ
ットを実装するパッケージは、小型化と共に多ピン化さ
れてきている。さらには、ＵＬＳＩの機器への浸透に対
応して、容量の大きな半導体装置を提供したり、あるい
はこのような半導体装置を用いた機器の実装面積を向上
させるために、ベアチップである複数の半導体ペレット
を１つの半導体装置に搭載することや、ペレットサイズ
の半導体装置となるＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）等が開発されてきている。そこで、以下従来の技
術を図７と図８に基づいて説明する。
【０００３】図７は、従来の複数のベアチップ状態の半
導体ペレットを用いた半導体装置を示す（以下、第１の
従来例と記す）断面図である。このような半導体装置
は、一般にＭＣＭ（Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｄｕｌ
ｅ）と呼ばれるもので、その構造は、メモリセルや演算
素子等の電子回路が作り込まれた半導体ペレット２１の
表面に、ポリイミド等の絶縁膜が形成され、外部電極と
のコンタクト部分の位置が半導体ペレットの端部に位置
するように形成されたものを、複数個、コンタクト部の
位置が同一面に向くように、接着剤２２で積層してブロ
ック２３を形成する。
導体ペレットを用いた半導体装置を示す（以下、第１の
従来例と記す）断面図である。このような半導体装置
は、一般にＭＣＭ（Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｄｕｌ
ｅ）と呼ばれるもので、その構造は、メモリセルや演算
素子等の電子回路が作り込まれた半導体ペレット２１の
表面に、ポリイミド等の絶縁膜が形成され、外部電極と
のコンタクト部分の位置が半導体ペレットの端部に位置
するように形成されたものを、複数個、コンタクト部の
位置が同一面に向くように、接着剤２２で積層してブロ
ック２３を形成する。
【０００４】そして、このブロック２３を、予めその表
面に配線を形成したＳｉウェーハ２４上に、ワイヤーボ
ンディングや、半田バンプ等を用いて電気的に接続す
る。このようにして形成したＳｉウェーハ２４上に載っ
たベアチップのブロック２３は、外部接続端子を有する
セラミックやガラスエポキシ等で形成されたパッケージ
２５に接着される。そして、Ｓｉウェーハ２４上の電極
２６と上記のパッケージ２５の外部接続端子２７とをボ
ンディングワイヤー２８で接続し封止するようになる。
面に配線を形成したＳｉウェーハ２４上に、ワイヤーボ
ンディングや、半田バンプ等を用いて電気的に接続す
る。このようにして形成したＳｉウェーハ２４上に載っ
たベアチップのブロック２３は、外部接続端子を有する
セラミックやガラスエポキシ等で形成されたパッケージ
２５に接着される。そして、Ｓｉウェーハ２４上の電極
２６と上記のパッケージ２５の外部接続端子２７とをボ
ンディングワイヤー２８で接続し封止するようになる。
【０００５】次に、図８に基づいて１個のベアチップ状
態の半導体ペレットを用いた半導体装置の例（以下、第
２の従来例と記す）を説明する。ここで、図８（ａ）は
このような半導体装置の断面図であり、図８（ｂ）は後
述するバンプ部の拡大断面図である。
態の半導体ペレットを用いた半導体装置の例（以下、第
２の従来例と記す）を説明する。ここで、図８（ａ）は
このような半導体装置の断面図であり、図８（ｂ）は後
述するバンプ部の拡大断面図である。
【０００６】図８（ａ）に示すように、半導体ペレット
２１上にバンプ部２９が多数個設けられている。このバ
ンプ部２９では、図８（ｂ）に示すように、半導体基板
３０表面のアルミパッド３２上にパッシベーション膜３
１が形成され、このパッシベーション膜３１に設けられ
た開口部にバリアメタル３３を介して半田バンプ３４が
形成されている。
２１上にバンプ部２９が多数個設けられている。このバ
ンプ部２９では、図８（ｂ）に示すように、半導体基板
３０表面のアルミパッド３２上にパッシベーション膜３
１が形成され、このパッシベーション膜３１に設けられ
た開口部にバリアメタル３３を介して半田バンプ３４が
形成されている。
【０００７】そして、バンプ部２９を有する半導体ペレ
ット２１の面と、セラミックあるいはガラスエポキシ等
で形成されるキャリア３５とを、樹脂３６で接着させ
る。そして、キャリア３５であって半導体ペレット２１
の取り付けられた面の反対面には、半田ボール３７が取
り付けられている。ここで、半田バンプ３４と半田ボー
ル３７とは電気的に接続されている。
ット２１の面と、セラミックあるいはガラスエポキシ等
で形成されるキャリア３５とを、樹脂３６で接着させ
る。そして、キャリア３５であって半導体ペレット２１
の取り付けられた面の反対面には、半田ボール３７が取
り付けられている。ここで、半田バンプ３４と半田ボー
ル３７とは電気的に接続されている。
【０００８】
【発明が解決しようとする課題】上記の第１の従来例で
は、半導体装置を電子基板やプリント基板に直接に半田
付けするために、半導体装置に内蔵される半導体ペレッ
トの一部あるいは全部が故障したときに、その修理およ
び復元に大きな手間が必要になる。
は、半導体装置を電子基板やプリント基板に直接に半田
付けするために、半導体装置に内蔵される半導体ペレッ
トの一部あるいは全部が故障したときに、その修理およ
び復元に大きな手間が必要になる。
【０００９】さらには、第１の従来例の半導体装置の製
造には、非常に高度の製造技術と多くの製造工数が必要
になる。このために、製造コストが高くなり高価な半導
体装置になってしまう。
造には、非常に高度の製造技術と多くの製造工数が必要
になる。このために、製造コストが高くなり高価な半導
体装置になってしまう。
【００１０】また、この半導体装置では、セラミックや
ガラスエポキシ等で構成するパッケージとＳｉウェーハ
とを樹脂や接着剤で接続させる。このために、これらの
材料の熱膨張係数の違いで、パッケージとＳｉウェーハ
との間の樹脂あるいは接着剤にクラックが生じ、不良の
半導体装置が生じやすくなる。
ガラスエポキシ等で構成するパッケージとＳｉウェーハ
とを樹脂や接着剤で接続させる。このために、これらの
材料の熱膨張係数の違いで、パッケージとＳｉウェーハ
との間の樹脂あるいは接着剤にクラックが生じ、不良の
半導体装置が生じやすくなる。
【００１１】また、上記の第２の従来例では、半田バン
プをキャリアに接着させる。このため、このような半導
体装置を電子基板やプリント基板に実装するには、１個
のＢＧＡあたり内蔵される半導体ペレット寸法以上の実
装面が最低必要になる。このために実装面積が大幅に増
大するようになる。
プをキャリアに接着させる。このため、このような半導
体装置を電子基板やプリント基板に実装するには、１個
のＢＧＡあたり内蔵される半導体ペレット寸法以上の実
装面が最低必要になる。このために実装面積が大幅に増
大するようになる。
【００１２】そして、この場合の半導体装置でも、セラ
ミックやガラスエポキシ等で構成するキャリアと半導体
ペレットとを樹脂や接着剤で接続させる。このために、
これらの材料の熱膨張係数の違いで、キャリアと半導体
ペレットとの間の樹脂あるいは接着剤にクラックが生
じ、不良の半導体装置が生じやすくなる。
ミックやガラスエポキシ等で構成するキャリアと半導体
ペレットとを樹脂や接着剤で接続させる。このために、
これらの材料の熱膨張係数の違いで、キャリアと半導体
ペレットとの間の樹脂あるいは接着剤にクラックが生
じ、不良の半導体装置が生じやすくなる。
【００１３】本発明の目的は、半導体ペレットをソケッ
トを介して直接実装することを可能にすると共に、製造
工程数を削減し製造コストが安く信頼性の高い半導体装
置を提供することにある。
トを介して直接実装することを可能にすると共に、製造
工程数を削減し製造コストが安く信頼性の高い半導体装
置を提供することにある。
【００１４】
【課題を解決するための手段】このために本発明の半導
体装置の構造では、ベアチップ状態の半導体ペレットの
一辺に所定寸法パターンの金属膜が形成され、接続端子
を内部にそして外部接続端子を外部に有しこれらの端子
が電気接続されているソケットに前記半導体ペレットが
実装され、前記金属膜が前記接続端子に接続している。
そして、前記半導体ペレットの実装されたソケットはプ
リント基板あるいは電子基板に装着されている。
体装置の構造では、ベアチップ状態の半導体ペレットの
一辺に所定寸法パターンの金属膜が形成され、接続端子
を内部にそして外部接続端子を外部に有しこれらの端子
が電気接続されているソケットに前記半導体ペレットが
実装され、前記金属膜が前記接続端子に接続している。
そして、前記半導体ペレットの実装されたソケットはプ
リント基板あるいは電子基板に装着されている。
【００１５】ここで、前記接続端子は弾性力を有する金
属で構成され、この接続端子の弾性力でもって前記金属
膜と前記接続端子とが電気接続されている。そして、前
記ソケットへの半導体ペレットの挿入および抜き取りが
容易になされるようになっている。あるいは、前記金属
膜と接続端子とが接着剤で固定されている。
属で構成され、この接続端子の弾性力でもって前記金属
膜と前記接続端子とが電気接続されている。そして、前
記ソケットへの半導体ペレットの挿入および抜き取りが
容易になされるようになっている。あるいは、前記金属
膜と接続端子とが接着剤で固定されている。
【００１６】あるいは、前記ソケットに複数の半導体ペ
レットが互いに並行して実装できるようになっている。
レットが互いに並行して実装できるようになっている。
【００１７】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図３に基づいて説明する。図１（ａ）は本発
明のベアチップ実装の半導体装置の斜視図であり、図１
（ｂ）は半導体ペレットの斜視図である。また、図２
は、半導体ペレットのコンタクト部の拡大図であり、図
３は、半導体ペレットの実装部の断面図である。
を図１乃至図３に基づいて説明する。図１（ａ）は本発
明のベアチップ実装の半導体装置の斜視図であり、図１
（ｂ）は半導体ペレットの斜視図である。また、図２
は、半導体ペレットのコンタクト部の拡大図であり、図
３は、半導体ペレットの実装部の断面図である。
【００１８】図１（ａ）に示すように、この実装の形態
による半導体装置は、半導体ペレット１を直接にソケッ
ト２に組み込んでプリント基板３に実装するようにな
る。このように半導体ペレットをソケットに組み込むた
めに、図１（ｂ）に示すように、内部にメモリセルや演
算素子等の内部回路部４を有する半導体ペレット１の１
辺にコンタクト部５を多数個配列して形成する。
による半導体装置は、半導体ペレット１を直接にソケッ
ト２に組み込んでプリント基板３に実装するようにな
る。このように半導体ペレットをソケットに組み込むた
めに、図１（ｂ）に示すように、内部にメモリセルや演
算素子等の内部回路部４を有する半導体ペレット１の１
辺にコンタクト部５を多数個配列して形成する。
【００１９】このコンタクト部５の構造は、図２に示す
ようになっている。すなわち、図２（ａ）に示すよう
に、半導体基板６の端部に下地金属７がアルミ等で形成
されている。そして、半導体基板６の全面を覆うように
パッシベーション膜８が形成される。このようなパッシ
ベーション膜８はシリコン窒化膜とシリコンオキシナイ
トライド膜の積層する絶縁膜である。このパッシベーシ
ョン膜８に設けられた開口部を通して下地金属７に接続
するバリアメタル９が形成されている。ここで、このバ
リアメタル９はＣｒ／Ｃｕ／Ａｕの積層した金属膜で構
成されている。さらに、このバリアメタル９上にコンタ
クト金属１０が形成されている。ここで、このコンタク
ト金属１０は膜厚が１０μｍ程度の白金であり、その寸
法は１００μｍ×１００μｍ程度になるように設定され
る。
ようになっている。すなわち、図２（ａ）に示すよう
に、半導体基板６の端部に下地金属７がアルミ等で形成
されている。そして、半導体基板６の全面を覆うように
パッシベーション膜８が形成される。このようなパッシ
ベーション膜８はシリコン窒化膜とシリコンオキシナイ
トライド膜の積層する絶縁膜である。このパッシベーシ
ョン膜８に設けられた開口部を通して下地金属７に接続
するバリアメタル９が形成されている。ここで、このバ
リアメタル９はＣｒ／Ｃｕ／Ａｕの積層した金属膜で構
成されている。さらに、このバリアメタル９上にコンタ
クト金属１０が形成されている。ここで、このコンタク
ト金属１０は膜厚が１０μｍ程度の白金であり、その寸
法は１００μｍ×１００μｍ程度になるように設定され
る。
【００２０】そして、このように形成されたコンタクト
部以外の半導体ペレット表面に、保護膜１１が形成され
る。ここで、保護膜１１はポリイミド等の絶縁膜で構成
され、上記の内部回路部４を保護するものである。
部以外の半導体ペレット表面に、保護膜１１が形成され
る。ここで、保護膜１１はポリイミド等の絶縁膜で構成
され、上記の内部回路部４を保護するものである。
【００２１】コンタクト部５の別の構造について図２
（ｂ）で説明する。図２（ｂ）に示すように、半導体基
板６の端部に下地金属７ａがタングステンで形成されて
いる。そして、図２（ａ）と同様に、半導体基板６の全
面を覆うようにパッシベーション膜８が形成される。そ
して、このパッシベーション膜８に設けられた開口部を
通して下地金属７ａに接続するバリアメタル９ａが形成
されている。ここで、このバリアメタル９ａはＣｒ／Ｃ
ｕの積層した金属膜で構成されている。さらに、このバ
リアメタル９ａ上にコンタクト金属１０ａが形成されて
いる。ここで、このコンタクト金属１０ａは半球状のＡ
ｕで構成される。そして、その直径寸法は１００μｍ程
度に設定される。
（ｂ）で説明する。図２（ｂ）に示すように、半導体基
板６の端部に下地金属７ａがタングステンで形成されて
いる。そして、図２（ａ）と同様に、半導体基板６の全
面を覆うようにパッシベーション膜８が形成される。そ
して、このパッシベーション膜８に設けられた開口部を
通して下地金属７ａに接続するバリアメタル９ａが形成
されている。ここで、このバリアメタル９ａはＣｒ／Ｃ
ｕの積層した金属膜で構成されている。さらに、このバ
リアメタル９ａ上にコンタクト金属１０ａが形成されて
いる。ここで、このコンタクト金属１０ａは半球状のＡ
ｕで構成される。そして、その直径寸法は１００μｍ程
度に設定される。
【００２２】そして、図２（ａ）で説明したように、こ
のように形成されたコンタクト部以外の半導体ペレット
表面に、保護膜１１が形成される。
のように形成されたコンタクト部以外の半導体ペレット
表面に、保護膜１１が形成される。
【００２３】上記のような半導体ペレットの構造の作り
込みは、全てウェーハ状態で形成され、ウェーハ状態で
の良品検査後に切断されて上記の半導体ペレットが出来
上がる。
込みは、全てウェーハ状態で形成され、ウェーハ状態で
の良品検査後に切断されて上記の半導体ペレットが出来
上がる。
【００２４】そして、このような半導体ペレット１をソ
ケット２に組み込む。これについて図３に基づいて説明
する。図３（ａ）に示すように、図２（ａ）で説明した
半導体ペレット１がソケット２に組み込まれる。このソ
ケット２の内部に、コンタクト部５に対して凸状となる
接続端子１２が設けられている。この接続端子１２は平
面状のコンタクト部５と電気接続する。ここで、接続端
子１２は弾性の大きな金属材料で構成されている。ある
いは、記憶合金で構成されてもよい。この場合には、Ｐ
ｔ等の剛性のあるコンタクト金属１０が弾性のある接続
端子１２に接続するようになる。
ケット２に組み込む。これについて図３に基づいて説明
する。図３（ａ）に示すように、図２（ａ）で説明した
半導体ペレット１がソケット２に組み込まれる。このソ
ケット２の内部に、コンタクト部５に対して凸状となる
接続端子１２が設けられている。この接続端子１２は平
面状のコンタクト部５と電気接続する。ここで、接続端
子１２は弾性の大きな金属材料で構成されている。ある
いは、記憶合金で構成されてもよい。この場合には、Ｐ
ｔ等の剛性のあるコンタクト金属１０が弾性のある接続
端子１２に接続するようになる。
【００２５】そして、この接続端子１２は外部接続端子
１３と電気接続されている。ここで、外部接続端子１３
はピン状に形成され、この外部接続端子１３を介してプ
リント基板３に装着されることになる。
１３と電気接続されている。ここで、外部接続端子１３
はピン状に形成され、この外部接続端子１３を介してプ
リント基板３に装着されることになる。
【００２６】半導体ペレット１をソケット２に組み込む
別の方法について図３（ｂ）に基づいて説明する。この
場合には図２（ｂ）で説明した半導体ペレット１がソケ
ット２に組み込まれる。このソケット２の内部に、凹状
の接続端子１２ａが設けられている。この接続端子１２
ａは凸状のコンタクト部５と電気接続する。ここで、接
続端子１２ａはステンレス等の剛性の高い金属材料で構
成されている。この場合には、Ａｕ等の塑性のあるコン
タクト金属１０ａが剛性の高い接続端子１２ａに接続す
ることになる。
別の方法について図３（ｂ）に基づいて説明する。この
場合には図２（ｂ）で説明した半導体ペレット１がソケ
ット２に組み込まれる。このソケット２の内部に、凹状
の接続端子１２ａが設けられている。この接続端子１２
ａは凸状のコンタクト部５と電気接続する。ここで、接
続端子１２ａはステンレス等の剛性の高い金属材料で構
成されている。この場合には、Ａｕ等の塑性のあるコン
タクト金属１０ａが剛性の高い接続端子１２ａに接続す
ることになる。
【００２７】そして、この接続端子１２ａは外部接続端
子１３ａと電気接続されている。ここで、外部接続端子
１３ａはボール状に形成され、この外部接続端子１３ａ
を介してプリント基板３に装着されることになる。
子１３ａと電気接続されている。ここで、外部接続端子
１３ａはボール状に形成され、この外部接続端子１３ａ
を介してプリント基板３に装着されることになる。
【００２８】なお、予めソケット２をプリント基板３に
装着しておき、半導体ペレット１をソケット２に挿入し
てもよい。
装着しておき、半導体ペレット１をソケット２に挿入し
てもよい。
【００２９】このように本発明の半導体装置では、ベア
チップ状態の半導体ペレットのコンタクト部はソケット
の接続端子に機械的に接続される。そして、上記のソケ
ットへの半導体ペレットの挿入および抜き取りが簡単に
なされる。そして、半導体装置に内蔵される半導体ペレ
ットの一部あるいは全部が故障したときには、半導体ペ
レットの不良品を良品に差し替えることで、その修理お
よび復元が非常に容易になされるようになる。
チップ状態の半導体ペレットのコンタクト部はソケット
の接続端子に機械的に接続される。そして、上記のソケ
ットへの半導体ペレットの挿入および抜き取りが簡単に
なされる。そして、半導体装置に内蔵される半導体ペレ
ットの一部あるいは全部が故障したときには、半導体ペ
レットの不良品を良品に差し替えることで、その修理お
よび復元が非常に容易になされるようになる。
【００３０】次に、本発明の第２の実施の形態を図４と
図５に基づいて説明する。図４は本発明のベアチップ実
装の他の半導体装置の斜視図である。また、図５は複数
の半導体ペレットの実装部の断面図である。この場合
は、複数の半導体ペレットが１個のソケットに組み込ま
れる。
図５に基づいて説明する。図４は本発明のベアチップ実
装の他の半導体装置の斜視図である。また、図５は複数
の半導体ペレットの実装部の断面図である。この場合
は、複数の半導体ペレットが１個のソケットに組み込ま
れる。
【００３１】図４に示すように、複数の開口部を有する
ソケット２ａに半導体ペレット１ａ，１ｂ，１ｃ，１
ｄ，１ｅがそれぞれ垂直方向に並行して組み込まれてい
る。そして、このように複数の半導体ペレットの組み込
まれたソケット２ａはプリント基板３に装着される。
ソケット２ａに半導体ペレット１ａ，１ｂ，１ｃ，１
ｄ，１ｅがそれぞれ垂直方向に並行して組み込まれてい
る。そして、このように複数の半導体ペレットの組み込
まれたソケット２ａはプリント基板３に装着される。
【００３２】このような複数の半導体ペレット１がソケ
ット２ａに組み込まれた構造について図５に基づいて説
明する。図５（ａ）に示すように、図２（ａ）で説明し
た複数の半導体ペレット１ａ，１ｂ等がソケット２ａに
組み込まれる。このソケット２ａには複数の開口部が設
けられ、それぞれの開口部の内部に、凸状の接続端子１
２が設けられている。そして、この接続端子１２は外部
接続端子１３と電気接続されている。ここで、接続端子
１２および外部接続端子１３は、図３（ａ）で説明した
のと同様にして形成されている。
ット２ａに組み込まれた構造について図５に基づいて説
明する。図５（ａ）に示すように、図２（ａ）で説明し
た複数の半導体ペレット１ａ，１ｂ等がソケット２ａに
組み込まれる。このソケット２ａには複数の開口部が設
けられ、それぞれの開口部の内部に、凸状の接続端子１
２が設けられている。そして、この接続端子１２は外部
接続端子１３と電気接続されている。ここで、接続端子
１２および外部接続端子１３は、図３（ａ）で説明した
のと同様にして形成されている。
【００３３】この組み込みの別の方法について図５
（ｂ）に基づいて説明する。この場合には、図２（ｂ）
で説明した複数の半導体ペレット１ａ，１ｂ等がソケッ
ト２ａに組み込まれる。この場合には、複数の開口部を
有するソケット２ａのそれぞれの開口部内部に、凹状の
接続端子１２ａが設けられている。そして、この接続端
子１２ａは外部接続端子１３ａと電気接続される。ここ
で、接続端子１２ａおよび外部接続端子１３ａは、図３
（ｂ）で説明したのと同様にして形成される。
（ｂ）に基づいて説明する。この場合には、図２（ｂ）
で説明した複数の半導体ペレット１ａ，１ｂ等がソケッ
ト２ａに組み込まれる。この場合には、複数の開口部を
有するソケット２ａのそれぞれの開口部内部に、凹状の
接続端子１２ａが設けられている。そして、この接続端
子１２ａは外部接続端子１３ａと電気接続される。ここ
で、接続端子１２ａおよび外部接続端子１３ａは、図３
（ｂ）で説明したのと同様にして形成される。
【００３４】この実施の形態で説明した半導体装置で
は、多数の半導体ペレットが並行してソケットに実装で
きる。このために、半導体ペレットの実装密度が大幅に
向上するようになる。
は、多数の半導体ペレットが並行してソケットに実装で
きる。このために、半導体ペレットの実装密度が大幅に
向上するようになる。
【００３５】次に、本発明の第３の実施の形態を図６に
基づいて説明する。図６は複数の半導体ペレットの実装
部の断面図である。この場合は、第２の実施の形態と異
なり、半導体ペレットのコンタクト部が接続端子に接着
される。
基づいて説明する。図６は複数の半導体ペレットの実装
部の断面図である。この場合は、第２の実施の形態と異
なり、半導体ペレットのコンタクト部が接続端子に接着
される。
【００３６】図６（ａ）に示すように、図２（ａ）で説
明した複数の半導体ペレット１ａ，１ｂ等がソケット２
ａに組み込まれる。図５で説明したように、このソケッ
ト２ａには複数の開口部が設けられ、それぞれの開口部
の内部に、凸状の接続端子１２が設けられている。そし
て、この接続端子１２には接着剤１４が形成され、この
接着剤１４を介して半導体ペレットのコンタクト部５は
接続端子１２と接着固定される。なお、この接続端子１
２は外部接続端子１３と電気接続される。
明した複数の半導体ペレット１ａ，１ｂ等がソケット２
ａに組み込まれる。図５で説明したように、このソケッ
ト２ａには複数の開口部が設けられ、それぞれの開口部
の内部に、凸状の接続端子１２が設けられている。そし
て、この接続端子１２には接着剤１４が形成され、この
接着剤１４を介して半導体ペレットのコンタクト部５は
接続端子１２と接着固定される。なお、この接続端子１
２は外部接続端子１３と電気接続される。
【００３７】図６（ｂ）に基づいて、別の組み込み方法
について説明する。この場合には、図２（ｂ）で説明し
た複数の半導体ペレット１ａ，１ｂ等がソケット２ａに
組み込まれる。ここで、複数の開口部を有するソケット
２ａのそれぞれの開口部内部に、凹状の接続端子１２ａ
が設けられている。そして、この場合も同様に、接続端
子１２ａに接着剤１４が形成され、この接着剤１４を介
して半導体ペレットのコンタクト部５は接続端子１２ａ
と接着固定される。なお、この接続端子１２ａは外部接
続端子１３ａと電気接続される。ここで、接着剤として
簡便に除去できるような銀ペースト等の導電体材が用い
られる。
について説明する。この場合には、図２（ｂ）で説明し
た複数の半導体ペレット１ａ，１ｂ等がソケット２ａに
組み込まれる。ここで、複数の開口部を有するソケット
２ａのそれぞれの開口部内部に、凹状の接続端子１２ａ
が設けられている。そして、この場合も同様に、接続端
子１２ａに接着剤１４が形成され、この接着剤１４を介
して半導体ペレットのコンタクト部５は接続端子１２ａ
と接着固定される。なお、この接続端子１２ａは外部接
続端子１３ａと電気接続される。ここで、接着剤として
簡便に除去できるような銀ペースト等の導電体材が用い
られる。
【００３８】そして、このようにして複数の半導体ペレ
ットの組み込まれたソケット２ａがプリント基板３に装
着されることになる。
ットの組み込まれたソケット２ａがプリント基板３に装
着されることになる。
【００３９】この実施の形態では、コンタクト部５と接
続端子１２ａとが固定されるため、半導体装置の電気的
な信頼性が更に向上するようになる。
続端子１２ａとが固定されるため、半導体装置の電気的
な信頼性が更に向上するようになる。
【００４０】以上に説明した本発明の半導体装置では、
セラミックやガラスエポキシ等で構成するパッケージに
半導体ペレットが接続されることはない。このために、
従来の技術で頻出していた、パッケージと半導体ペレッ
トとの間の樹脂あるいは接着剤のクラック発生、これに
よる半導体装置の不良が皆無になる。
セラミックやガラスエポキシ等で構成するパッケージに
半導体ペレットが接続されることはない。このために、
従来の技術で頻出していた、パッケージと半導体ペレッ
トとの間の樹脂あるいは接着剤のクラック発生、これに
よる半導体装置の不良が皆無になる。
【００４１】
【発明の効果】以上に説明したように本発明の半導体装
置では、ベアチップ状態の半導体ペレットの一辺に所定
寸法パターンの金属膜が形成され、接続端子を内部にそ
して外部接続端子を外部に有しこれらの端子が電気接続
されているソケットに上記半導体ペレットが実装され
る。ここで、半導体ペレットの金属膜はソケットの接続
端子に機械的に接続される。例えば、接続端子は弾性力
を有する金属で構成され、この接続端子の弾性力でもっ
て金属膜と前記接続端子とは機械的に電気接続されてい
る。そして、上記のソケットへの半導体ペレットの挿入
および抜き取りが容易になされるようになっている。ま
た、上記のソケットに複数の半導体ペレットが互いに並
行して実装できるようになっている。
置では、ベアチップ状態の半導体ペレットの一辺に所定
寸法パターンの金属膜が形成され、接続端子を内部にそ
して外部接続端子を外部に有しこれらの端子が電気接続
されているソケットに上記半導体ペレットが実装され
る。ここで、半導体ペレットの金属膜はソケットの接続
端子に機械的に接続される。例えば、接続端子は弾性力
を有する金属で構成され、この接続端子の弾性力でもっ
て金属膜と前記接続端子とは機械的に電気接続されてい
る。そして、上記のソケットへの半導体ペレットの挿入
および抜き取りが容易になされるようになっている。ま
た、上記のソケットに複数の半導体ペレットが互いに並
行して実装できるようになっている。
【００４２】このために、半導体装置に内蔵される半導
体ペレットの一部あるいは全部が故障したときに、その
修理および復元が非常に容易になされるようになる。こ
れは、不良になった半導体ペレットと良品の半導体ペレ
ットとが容易に交換できるからである。さらには、本発
明の半導体装置の製造では、ベアチップ状態の半導体ペ
レットはウェーハ状態で製造できるために製造効率が高
くなり、製造コストが大幅に低減するようになる。
体ペレットの一部あるいは全部が故障したときに、その
修理および復元が非常に容易になされるようになる。こ
れは、不良になった半導体ペレットと良品の半導体ペレ
ットとが容易に交換できるからである。さらには、本発
明の半導体装置の製造では、ベアチップ状態の半導体ペ
レットはウェーハ状態で製造できるために製造効率が高
くなり、製造コストが大幅に低減するようになる。
【００４３】また、本発明の半導体装置では、セラミッ
クやガラスエポキシ等で構成するパッケージに半導体ペ
レットが接続されることはない。このために、これらの
材料の熱膨張係数の違いで、パッケージと半導体ペレッ
トとの間の樹脂あるいは接着剤にクラックが生じ、不良
の半導体装置が生じやすくなることは皆無になる。
クやガラスエポキシ等で構成するパッケージに半導体ペ
レットが接続されることはない。このために、これらの
材料の熱膨張係数の違いで、パッケージと半導体ペレッ
トとの間の樹脂あるいは接着剤にクラックが生じ、不良
の半導体装置が生じやすくなることは皆無になる。
【００４４】また、本発明の半導体装置では、多数の半
導体ペレットが並行してソケットに実装できる。このた
めに、半導体ペレットの実装密度が大幅に向上するよう
になる。
導体ペレットが並行してソケットに実装できる。このた
めに、半導体ペレットの実装密度が大幅に向上するよう
になる。
【００４５】このようにして、製造工程数が削減され製
造コストの低い半導体装置が高い信頼性の下に製造でき
るようになる。
造コストの低い半導体装置が高い信頼性の下に製造でき
るようになる。
【図１】本発明の第１の実施の形態を説明するための半
導体装置と半導体ペレットの斜視図である。
導体装置と半導体ペレットの斜視図である。
【図２】本発明を説明するための半導体ペレットの断面
図である。
図である。
【図３】本発明の第１の実施の形態を説明するための半
導体ペレットの実装されたソケット断面図である。
導体ペレットの実装されたソケット断面図である。
【図４】本発明の第２の実施の形態を説明するための半
導体装置の斜視図である。
導体装置の斜視図である。
【図５】本発明の第２の実施の形態を説明するための半
導体ペレットの実装されたソケット断面図である。
導体ペレットの実装されたソケット断面図である。
【図６】本発明の第３の実施の形態を説明するための半
導体ペレットの実装されたソケット断面図である。
導体ペレットの実装されたソケット断面図である。
【図７】従来の技術を説明するための半導体装置の断面
図である。
図である。
【図８】従来の技術を説明するための半導体装置の断面
図である。
図である。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，２１ 半導体ペ
レット ２，２ａ ソケット ３ プリント基板 ４ 内部回路部 ５ コンタクト部 ６，３０ 半導体基板 ７，７ａ 下地金属 ８，３１ パッシベーション膜 ９，９ａ，３３ バリアメタル １０，１０ａ コンタクト金属 １１ 保護膜 １２，１２ａ 接続端子 １３，１３ａ，２７ 外部接続端子 １４，２２ 接着剤 ２４ Ｓｉウェーハ ２５ パッケージ ２６ 電極 ２８ ボンディングワイヤー ２９ バンプ部 ３２ アルミパッド ３４ 半田バンプ ３５ キャリア ３６ 樹脂 ３７ 半田ボール
レット ２，２ａ ソケット ３ プリント基板 ４ 内部回路部 ５ コンタクト部 ６，３０ 半導体基板 ７，７ａ 下地金属 ８，３１ パッシベーション膜 ９，９ａ，３３ バリアメタル １０，１０ａ コンタクト金属 １１ 保護膜 １２，１２ａ 接続端子 １３，１３ａ，２７ 外部接続端子 １４，２２ 接着剤 ２４ Ｓｉウェーハ ２５ パッケージ ２６ 電極 ２８ ボンディングワイヤー ２９ バンプ部 ３２ アルミパッド ３４ 半田バンプ ３５ キャリア ３６ 樹脂 ３７ 半田ボール
Claims (6)
- 【請求項１】 ベアチップ状態の半導体ペレットの一辺
に所定寸法パターンの金属膜が形成され、接続端子を内
部にそして外部接続端子を外部に有しこれらの端子が電
気接続されているソケットに前記半導体ペレットが実装
され、前記金属膜が前記接続端子に接続していることを
特徴とする半導体装置。 - 【請求項２】 前記半導体ペレットの実装されたソケッ
トがプリント基板あるいは電子基板に装着されているこ
とを特徴とする半導体装置。 - 【請求項３】 前記接続端子が弾性力を有する金属で構
成され、この接続端子の弾性力でもって前記金属膜と前
記接続端子とが電気接続されていることを特徴とする請
求項１または請求項２記載の半導体装置。 - 【請求項４】 前記ソケットへの半導体ペレットの挿入
および抜き取りが容易になされることを特徴とする請求
項１、請求項２または請求項３記載の半導体装置。 - 【請求項５】 前記金属膜と接続端子とが接着剤で固定
されていることを特徴とする請求項１，請求項２または
請求項３記載の半導体装置。 - 【請求項６】 前記ソケットに複数の半導体ペレットが
互いに並行して実装できるようになっていることを特徴
とする請求項４または請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990297A JPH1167985A (ja) | 1997-08-26 | 1997-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22990297A JPH1167985A (ja) | 1997-08-26 | 1997-08-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167985A true JPH1167985A (ja) | 1999-03-09 |
Family
ID=16899527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22990297A Pending JPH1167985A (ja) | 1997-08-26 | 1997-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167985A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003043084A2 (en) * | 2001-11-09 | 2003-05-22 | Intel Corporation | Semiconductor package having multi-signal bus bars |
| US8040682B2 (en) | 2005-10-14 | 2011-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1997
- 1997-08-26 JP JP22990297A patent/JPH1167985A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003043084A2 (en) * | 2001-11-09 | 2003-05-22 | Intel Corporation | Semiconductor package having multi-signal bus bars |
| WO2003043084A3 (en) * | 2001-11-09 | 2003-10-02 | Intel Corp | Semiconductor package having multi-signal bus bars |
| US6724077B2 (en) | 2001-11-09 | 2004-04-20 | Intel Corporation | Semiconductor package having multi-signal bus bars |
| US7034390B2 (en) | 2001-11-09 | 2006-04-25 | Intel Corporation | Semiconductor package having multi-signal bus bars |
| US8040682B2 (en) | 2005-10-14 | 2011-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079493B2 (ja) | マルチ・チップ・モジュールの製造方法 | |
| US6214641B1 (en) | Method of fabricating a multi-chip module | |
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US7129420B2 (en) | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument | |
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| US5612514A (en) | Tab test device for area array interconnected chips | |
| US6249052B1 (en) | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration | |
| US8796830B1 (en) | Stackable low-profile lead frame package | |
| EP0670594B1 (en) | Semiconductor package | |
| JP3999720B2 (ja) | 半導体装置およびその製造方法 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| JP2007525828A (ja) | ランド・グリッド・アレイ実装デバイスおよびその形成方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| JP2004056135A (ja) | １つの金属層を備え折り返されたテープ領域アレイ・パッケージ | |
| JP4498336B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1167985A (ja) | 半導体装置 | |
| JP3659872B2 (ja) | 半導体装置 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JP3311867B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP3923944B2 (ja) | 半導体装置 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH0951051A (ja) | 半導体装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990518 |