KR100370844B1 - 반도체패키지제조를위한마킹방법 - Google Patents
반도체패키지제조를위한마킹방법 Download PDFInfo
- Publication number
- KR100370844B1 KR100370844B1 KR10-1998-0035620A KR19980035620A KR100370844B1 KR 100370844 B1 KR100370844 B1 KR 100370844B1 KR 19980035620 A KR19980035620 A KR 19980035620A KR 100370844 B1 KR100370844 B1 KR 100370844B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- wafer
- semiconductor
- circuit
- marking
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
본 발명에 의한 마킹방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하는 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 범핑하는 솔더볼범핑단계와, 상기한 웨이퍼상의 스트리트 라인을 따라 다수의 반도체칩을 절단하여 반도체 패키지를 형성하는 단계와, 상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업한 후, 인스펙션(Inspection)하여 양호한 반도체 패키지와 리워크(Rework)가 필요한 반도체 패키지를 구분하고, 상기 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지를 180°회전시킨 상태에서 마킹을 실시하며, 마킹이 완료된 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지를 서로 다른 트레이에 구분지어서 안착시키는 단계에 의해 마킹을 함으로써, 제조공정을 단축시키고, 생산성을 향상시킬 수 있는 것이다.
Description
본 발명은 반도체 패키지 제조를 위한 마킹방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 뒷면에 마킹하는 공정을 픽엔플레이스(Pick & Place) 공정에서 함께 하도록 함으로써, 제조공정을 단축시켜 생산성을 향상시키도록 된 반도체 패키지 제조를 위한 마킹방법에 관한 것이다.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화 하고자 하는 새로운 형태의 반도체 패키지(예를 들면, 반도체칩의 크기와 동일한 크기로 형성되는 칩 사이즈 패키지)가 개발되어 있다.
이러한 반도체 패키지는, 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 범핑을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 완성하는 방법에 의해 제조되는 것이 일반적이다.
이와 같이 웨이퍼상에서 각각의 반도체칩으로 절단되어 제조된 반도체 패키지는 픽엔플레이스 장비를 이용하여 트레이에 안착시키고, 이 트레이를 이송시키면서 후 공정인 마킹공정 등을 수행한다.
따라서, 종래에는 반도체 패키지의 뒷면에 마킹을 하기 위해서는 픽엔플레이스 장비를 이용하여 반도체 패키지를 트레이에 안착시키고, 이와 같이 트레이에 안착된 상태에서 상기한 트레이를 별도의 마킹장비에서 이송시키면서 반도체 패키지의 뒷면에 마킹을 하였다.
그러나, 이러한 방법의 마킹은 별도의 마킹장비가 필요함은 물론, 반도체 패키지를 트레이에 안착시키기 위한 픽엔플레이스 장비도 필요하다. 즉, 픽엔플레이스장비와 마킹장비가 각각 필요하게 된다.
또한, 상기한 마킹장비에서 반도체 패키지가 안착된 트레이를 이송시키면서 마킹할 때에는 상기한 반도체 패키지를 정위치에 고정시키기 위한 장치들이 필요함으로써, 기계장치의 구성이 복잡하고, 이러한 마킹장비를 이용한 마킹은 픽엔플레이스 공정과 마킹공정이 구분지어서 행해짐으로써, 공정수가 추가되는 등의 문제점도 있다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체 패키지의 뒷면에 마킹하는 공정을 픽엔플레이스 공정시에 하도록 함으로써,제조공정을 단축시켜 생산성을 향상시키도록 된 반도체 패키지 제조를 위한 마킹방법을 제공함에 있다.
도 1은 반도체 패키지의 제조공정을 나타낸 블럭도
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 패키지의 제조공정은, 도 1에 도시된 바와 같이 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하는 회로가 형성되어 있는 써킷테이프(Circuit Tape)를 제공하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 범핑하는 솔더볼범핑단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 거쳐 반도체칩의 크기와 동일한 크기의 반도체 패키지를 완성한다.
상기와 같은 제조공정을 거쳐 완성된 반도체 패키지의 뒷면에 마킹을 하기 위한 본 발명의 제1 실시예는, 웨이퍼상에서 절단된 반도체 패키지를 픽업한 후, 인스펙션(Inspection)하여 양호한 반도체 패키지와 리워크(Rework ; 반도체 패키지의 제조공정을 다시 실시하여야 될 반도체 패키지)가 필요한 반도체 패키지를 구분하고, 상기 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지를 180°회전시킨 상태에서 마킹을 실시하며, 마킹이 완료된 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지는 서로 다른 트레이에 각각 구분지어서 안착시키는 단계에 의해 픽엔플레이스 및 마킹이 완료된다.
이때, 상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업하기 위한 데이타는 웨이퍼 맵 파일(Wafer Map File ; 웨이퍼상에 반도체칩이 양호한 반도체칩과 불량인 반도체칩으로 구별시키는 정보가 데이타로 저장되어 있는 파일)에 의해 불량으로 판정된 반도체칩이 패키지화 된 자재는 픽업하지 않고, 양호한 반도체칩이 패키지화 된 자재 만을 픽업하여 마킹한다.
본 발명의 제1 실시예에 의한 반도체 패키지의 마킹방법은, 반도체 패키지의 뒷면에 마킹하는 공정을 웨이퍼 맵 파일을 이용하여 양호한 반도체칩이 패키지화 된 자재만을 픽엔플레이스 공정시에 함께 마킹함으로써, 제조공정을 단축시킬 수 있는 장점이 있다.
또한, 반도체 패키지의 뒷면에 마킹을 하기 위한 본 발명의 제2 실시예는, 웨이퍼상에서 절단된 반도체 패키지를 픽업한 후, 인스펙션(Inspection)하여 양호한 반도체 패키지와 리워크(Rework ; 반도체 패키지의 제조공정을 다시 실시하여야 될 반도체 패키지)가 필요한 반도체 패키지를 구분하고, 상기 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지를 180°회전시켜 서로 다른 트레이에 각각 구분지어서 안착시킨 후, 마킹을 실시하는 단계에 의해 픽엔플레이스 및 마킹이 완료된다.
이때, 상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업하기 위한 데이타는웨이퍼 맵 파일(Wafer Map File ; 웨이퍼상에 반도체칩이 양호한 반도체칩과 불량인 반도체칩으로 구별시키는 정보가 데이타로 저장되어 있는 파일)을 이용하여 불량으로 판정된 반도체칩이 패키지화 된 자재는 픽업하지 않고, 양호한 반도체칩이 패키지화 된 자재 만을 픽업한다.
본 발명의 제2 실시예에 의한 반도체 패키지의 마킹방법은, 반도체 패키지의 뒷면에 마킹하는 공정을 웨이퍼 맵 파일을 이용하여 양호한 반도체칩이 패키지화 된 자재만을 선택적으로 픽업하여 트레이에 안착시킨 상태로 마킹함으로써, 불량의 반도체칩이 패키지화 된 자재를 마킹하지 않아 불량률을 줄이고, 작업 효율을 높일 수 있는 이점이 있다.
상기와 같은 방법에 의한 마킹을 실시하기 위한 장비의 일 예는, 웨이퍼상에서 절단된 반도체 패키지를 픽업하는 픽업부와, 상기한 픽업부에서 픽업된 반도체 패키지를 180°회전시켜 그 뒷면이 상부로 향하도록 하는 회전부와, 상기한 회전부에서 뒷면이 상부로 향하도록 180°회전된 반도체 패키지의 뒷면에 마킹을 하는 마킹부와, 상기한 마킹부에서 마킹이 완료된 반도체 패키지를 트레이에 안착시키도록 상기한 트레이가 위치하는 트레이안착부로 구성할 수 있다. 즉, 픽엔플레이스 장비에 마킹부를 형성함으로써, 장비의 구성을 간단히 할 수 있다.
상기에 있어서, 트레이안착부는 양호한 반도체패키지가 안착되는 트레이와, 리워크가 필요한 반도체 패키지가 안착되는 트레이로 각각 구분된다.
이상의 설명에서 알 수 있듯이 본 발명의 반도체 패키지 제조를 위한 마킹방법에 의하면, 픽엔플레이스 장비에 마킹부를 형성함으로써, 반도체 패키지의 뒷면에 마킹하는 공정을 픽엔플레이스 공정에서 할 수 있음으로써, 제조공정을 단축시키고, 생산성을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하는 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼와 상기한 써킷테이프를 접착시키는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 범핑하는 솔더볼범핑단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하여 반도체칩의 크기와 동일한 크기의 반도체 패키지를 형성하는 단계와,상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업하되, 웨이퍼 맵 파일(Wafer Map File)에 의해 불량으로 판정된 반도체칩이 패키지화된 반도체 패키지는 픽업하지 않고, 양호한 반도체칩이 패키지화된 반도체 패키지만을 선택적으로 픽업하는 동시에, 이를 180° 회전시킨 상태에서 마킹을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조를 위한 마킹방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하는 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 웨이퍼와 상기한 써킷테이프를 접착시키는 단계와,상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩단계와,상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션단계와,상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 범핑하는 솔더볼범핑단계와,상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하여 반도체칩의 크기와 동일한 크기의 반도체 패키지를 형성하는 단계와,상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업한 후, 인스펙션(Inspection)하여 양호한 반도체 패키지와 리워크(Rework)가 필요한 반도체 패키지를 구분하고, 상기 양호한 반도체 패키지와 리워크가 필요한 반도체 패키지를 180° 회전시켜 서로 다른 트레이에 각각 구분지어서 안착시킨 후, 마킹을 실시하는 단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조를 위한 마킹방법.
- 제 2 항에 있어서,상기한 웨이퍼상에서 절단된 반도체 패키지를 픽업할 때에는 웨이퍼 맵 파일(Wafer Map File)에 의해 불량으로 판정된 반도체칩이 패키지화 된 반도체 패키지는 픽업하지 않고, 양호한 반도체칩이 패키지화 된 반도체 패키지 만을 선택하여 픽업하는 것을 특징으로 하는 반도체 패키지 제조를 위한 마킹방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035620A KR100370844B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한마킹방법 |
| JP11200832A JP3055104B2 (ja) | 1998-08-31 | 1999-07-14 | 半導体パッケ―ジの製造方法 |
| US09/385,694 US6589801B1 (en) | 1998-08-31 | 1999-08-30 | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035620A KR100370844B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한마킹방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015594A KR20000015594A (ko) | 2000-03-15 |
| KR100370844B1 true KR100370844B1 (ko) | 2003-07-07 |
Family
ID=19548971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035620A KR100370844B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한마킹방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370844B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101598688B1 (ko) * | 2014-03-25 | 2016-02-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713749A (en) * | 1980-06-30 | 1982-01-23 | Toshiba Corp | Marking machine |
| JPS60193344A (ja) * | 1984-03-15 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジの異物除去装置 |
| JPH0256945A (ja) * | 1988-08-22 | 1990-02-26 | Matsushita Electric Ind Co Ltd | 電子部品実装装置 |
| KR950004480A (ko) * | 1993-07-26 | 1995-02-18 | 황인길 | 집적회로패키지의 레이저마킹을 위한 자재이송시스템 |
| KR0115254Y1 (ko) * | 1994-07-28 | 1998-04-16 | 김주용 | 양면 마킹장치 |
-
1998
- 1998-08-31 KR KR10-1998-0035620A patent/KR100370844B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713749A (en) * | 1980-06-30 | 1982-01-23 | Toshiba Corp | Marking machine |
| JPS60193344A (ja) * | 1984-03-15 | 1985-10-01 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジの異物除去装置 |
| JPH0256945A (ja) * | 1988-08-22 | 1990-02-26 | Matsushita Electric Ind Co Ltd | 電子部品実装装置 |
| KR950004480A (ko) * | 1993-07-26 | 1995-02-18 | 황인길 | 집적회로패키지의 레이저마킹을 위한 자재이송시스템 |
| KR0115254Y1 (ko) * | 1994-07-28 | 1998-04-16 | 김주용 | 양면 마킹장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015594A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555400B2 (en) | Method for substrate mapping | |
| US6845554B2 (en) | Method for connection of circuit units | |
| US6537848B2 (en) | Super thin/super thermal ball grid array package | |
| JP4796271B2 (ja) | 半導体装置の製造方法 | |
| KR100721356B1 (ko) | 반도체 장치의 생산 관리 방법 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| KR20000023475A (ko) | 반도체 장치의 제조 방법 | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| US8445906B2 (en) | Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device | |
| KR100370844B1 (ko) | 반도체패키지제조를위한마킹방법 | |
| US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
| JP2001250834A (ja) | 半導体装置の製造方法 | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
| US7745234B2 (en) | Method for reclaiming semiconductor package | |
| US7015065B2 (en) | Manufacturing method of ball grid array package | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| JPH10303151A (ja) | 電子部品の製造方法 | |
| KR100379087B1 (ko) | 반도체패키지제조방법 | |
| KR100379093B1 (ko) | 반도체패키지의마킹방법 | |
| US20230361045A1 (en) | Semiconductor package and methods of manufacturing | |
| KR100694425B1 (ko) | 반도체패키지 제조 방법 | |
| JP2008004945A (ja) | 半導体チップボンディング方法 | |
| TW202410310A (zh) | 半導體封裝 | |
| JP2003078072A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160120 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170112 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 16 |
|
| EXPY | Expiration of term |