JP2001250834A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001250834A
JP2001250834A JP2000060828A JP2000060828A JP2001250834A JP 2001250834 A JP2001250834 A JP 2001250834A JP 2000060828 A JP2000060828 A JP 2000060828A JP 2000060828 A JP2000060828 A JP 2000060828A JP 2001250834 A JP2001250834 A JP 2001250834A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor chip
defective
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000060828A
Other languages
English (en)
Inventor
Hideharu Kobashi
英晴 小橋
Koji Hosaka
浩二 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2000060828A priority Critical patent/JP2001250834A/ja
Publication of JP2001250834A publication Critical patent/JP2001250834A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】半導体チップにおける不良マークの認識を一括
して行い、短時間で確実に良品の半導体チップをダイボ
ンディングする。 【解決手段】 カセットリフタ2から搬送された半導体
ウエハWは、ウエハ修正シュートによって位置決め固定
された後、ウエハ画像認識カメラ4が、半導体ウエハW
全体の画像を取り込む。取り込まれた画像データからウ
エハマップを生成し、不良品の半導体チップが位置する
マップ座標を認識する。ピックアップ時には、マップ座
標に基づいて、良品の半導体チップの位置だけをチップ
認識用カメラ12によって認識してピックアップする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップのボ
ンディング技術に関し、特に、半導体チップにおけるボ
ンディング時間の短縮に適用して有効な技術に関するも
のである。
【0002】
【従来の技術】半導体装置の組み立て工程の1つである
ダイボンディングでは、良品の半導体チップのみをピッ
クアップし、半導体チップがリードフレームやパッケー
ジなどの所定の位置に装着されている。
【0003】不良の半導体チップは、半導体ウエハを個
々の半導体チップに切断するダイシングが終了した後、
該半導体チップ上にインクなどにより不良マークがマー
キングが行われる。
【0004】本発明者が検討したところによれば、ピッ
クアップ時には、ダイボンダの認識用カメラによって、
個々の半導体チップ毎にピックアップされる半導体チッ
プの位置を認識した後、再び該認識カメラによって半導
体チップのマーキングの有無を認識し、良品の半導体チ
ップのみをダイボンドする。また、位置認識した半導体
チップにマーキングが施されている際には、その半導体
チップのピックアップを中止する。
【0005】なお、この種のダイボンダについて詳しく
述べてある例としては、1997年11月25日、株式
会社 工業調査会発行、大島 雅志(編)、「超LSI
製造・試験装置ガイドブック<1998年版>」P10
9〜P112があり、この文献には、ダイレクトボンデ
ィング方式のダイボンダにおける構成などが記載されて
いる。
【0006】
【発明が解決しようとする課題】ところが、上記のよう
なピックアップ時における良品の半導体チップにおける
認識技術では、次のような問題点があることが本発明者
により見い出された。
【0007】すなわち、ピックアップする半導体チップ
の位置認識を行った後に、その半導体チップの不良マー
クの有無を認識し、ピックアップするか否かを判定して
いるので、ピックアップしない不良品の半導体チップの
場合、半導体チップの位置認識工程、ならびに不良マー
クの有無を確認する工程などが無駄になってしまい、単
位時間あたりのダイボンディング数が少なくなり、半導
体装置の製造効率が低下してしまうという問題がある。
【0008】本発明の目的は、半導体チップにおける不
良マークの認識を一括して行い、短時間で確実に良品の
半導体チップをダイボンディングすることのできる半導
体装置の製造方法を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明の半導体装置の製造方法
は、フレームに貼り付けられたテープに接着された半導
体ウエハを個々の半導体チップに切断する工程と、切断
された該半導体チップのうち、不良品の半導体チップに
不良マークをマーキングする工程と、マーキングが終了
した半導体ウエハの全体画像を取り込み、その画像に基
づいて、良品、または不良品の半導体チップにおける少
なくともいずれか一方の位置データをそれぞれ認識し、
ウエハマップを生成する工程と、そのウエハマップに基
づいて、マーキングされていない良品の前記半導体チッ
プだけをピックアップする工程と、ピックアップされた
半導体チップが所定の位置にボンディングされる工程と
を有するものである。
【0012】以上のことにより、ピックアップ時に、個
々の半導体チップにおける不良マークの認識が不要とな
るので、ピックアップ動作を時間短縮することができ
る。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0014】図1は、本発明の一実施の形態によるダイ
ボンダの上面図、図2は、本発明の一実施の形態による
処理の流れを示す説明するダイボンダの概略説明図、図
3は、本発明の一実施の形態によるダイボンダに設けら
れたウエハ画像認識カメラが取り込んだ半導体ウエハの
画像データを示す説明図である。
【0015】本実施の形態において、ダイボンダ1は、
種々の半導体装置の組み立て工程に用いらており、図1
に示すように、左手前側にカセットリフタ2が設けられ
ている。カセットリフタ2には、ウエハリング(フレー
ム)Rに貼り付けられたテープに接着された半導体ウエ
ハWが格納されおり、ウエハ取り出し機構によってカセ
ットリフタ2から順次半導体ウエハWが取り出される。
【0016】カセットリフタ2の右側には、ウエハ修正
シュート3が設けられており、ウエハ修正シュート3の
上方には、ウエハ画像認識カメラ4が取り付けられてい
る。ウエハ修正シュート3は、カセットリフタ2から取
り出された半導体ウエハWを固定して位置決めを行う。
ウエハ画像認識カメラ4は、ウエハ修正シュート3に位
置した半導体ウエハWの全体画像を取り込む。
【0017】また、ウエハ修正シュート3の右側には、
リング搬送部5、操作制御部6がそれぞれ設けられてい
る。リング搬送部5は、ウエハ修正シュート3によって
位置決めされた半導体ウエハWをウエハホルダ7に搬送
する。操作制御部6は、ダイボンダ1全体の制御を司
る。
【0018】また、リング搬送部5の後方には、前述し
たウエハホルダ7が位置している。ウエハホルダ7は、
リング搬送部5によって搬送された半導体ウエハWを搭
載し、固定する。このウエハホルダ7の下方には、切断
された半導体チップCHを1つずつピックアップするピ
ックアップ機構が設けられている。
【0019】カセットリフタ2の後方には、ローダ8が
設けられている。ローダ8は、半導体ウエハWからピッ
クアップされた半導体チップCHが装着されるリードフ
レームFなどが格納されている。
【0020】ローダ8の後方には、左側から右側にかけ
て、フレームフィーダ9が設けられている。フレームフ
ィーダ9は、リードフレームFを搬送する。フレームフ
ィーダ9の上方における所定の位置には、左側から右側
にかけてプリフォームヘッド10、ボンディングヘッド
11、ならびにチップ認識用カメラ12がそれぞれ設け
られている。
【0021】プリフォームヘッド10は、フレームフィ
ーダ9に搬送されたリードフレームFの所定の位置に半
導体チップCHを接合する銀ペーストなどの接着材を塗
布する。ボンディングヘッド11は、半導体チップCH
をリードフレームに装着する際のボンディングツールで
ある。チップ認識用カメラ12は、ピックアップする半
導体チップCHの位置を認識するための画像を取り込
む。
【0022】フレームフィーダ9の右側端部には、マガ
ジンラック13が設けられており、このマガジンラック
13の前方には、アンローダ14が設けられている。半
導体チップCHがボンディングされたリードフレームF
は、マガジンラック13に収納された後、アンローダ1
4に格納される。
【0023】次に、本実施の形態の作用について、図
1、および図2のダイボンダ1における主要部概略説明
図、図3のウエハ画像認識カメラが取り込んだ半導体ウ
エハWの画像データを用いて説明する。ここで、図2
は、ダイボンダにおける処理の流れを説明するためのも
のであり、主要部の概略のみを示している。
【0024】まず、カセットリフタ2に格納されている
ウエハリングRに貼り付けられたテープに接着された半
導体ウエハWが所定の位置まで搬送され、ウエハ修正シ
ュート3によって位置決め固定される。
【0025】ウエハ修正シュート3によって半導体ウエ
ハWが位置決めされると、ウエハ画像認識カメラ4が、
半導体ウエハW全体の画像を取り込み、この画像データ
が操作制御部6に入力される。操作制御部6は、入力さ
れた画像データに基づいてウエハマップを生成し、不良
品の半導体チップCHFが位置するマップ座標を認識す
る。
【0026】また、不良品の半導体チップCHFにおけ
るマップ座標の生成方法について説明する。
【0027】たとえば、ウエハ画像認識カメラ4によっ
て、図3に示すように、不良マークFMがマーキングさ
れた半導体チップCHF、およびマーキングされていな
い良品の半導体チップCHRを有する半導体ウエハWの
画像が取り込まれたとする。
【0028】制御操作部6には、マーキングされていな
いサンプル用半導体ウエハの画像パターンが予め格納さ
れており、制御操作部6は、サンプル用半導体ウエハの
画像パターンと取り込まれた半導体ウエハWの画像パタ
ーンとを比較し、画像パターンが一致しない半導体チッ
プを認識する。
【0029】この他にも、サンプル用半導体チップの画
像データを予め格納し、サンプル用半導体チップの画像
データと取り込まれた半導体ウエハWにおける半導体チ
ップの画像データとをそれぞれ比較し、画像パターンが
一致しない半導体チップを不良品と認識したり、あるい
は、取り込まれた半導体ウエハWの画像データにおい
て、不良品の半導体チップCHFは、不良マークFMが
マーキングされているので輝度が低くなっているので、
この輝度が低くなっている半導体チップを不良品と認識
するようにしてもよい。
【0030】これにより、不良マークFMがマーキング
されている半導体チップCHFの座標データが認識され
るので、認識した座標データを制御操作部6が格納す
る。
【0031】その後、半導体ウエハWはリング搬送部5
により搬送されてウエハホルダ7に固定される。また、
ロード8から搬送されたリードフレームFは、プリフォ
ームヘッド10によって、該リードフレームFの所定の
位置に半導体チップCHを接着固定する接着材が塗布さ
れ、ボンディングヘッド11下方のボンディング位置ま
で搬送される。
【0032】そして、チップ認識用カメラ12によって
ピックアップされる半導体チップCHを認識した後ピッ
クアップ機構によってその半導体チップCHがピックア
ップされ、該半導体チップCHがボンディングヘッド1
1によりリードフレームFの所定の位置にボンディング
される。
【0033】ピックアップ時には、不良マークFMがマ
ーキングされている半導体チップCHFの座標データが
認識されているので、操作制御部6は不良品の半導体チ
ップCHFのピックアップは行わず、良品の半導体チッ
プCHRのみを順次ピックアップする。
【0034】それにより、本実施の形態によれば、ピッ
クアップ時に不良品の半導体チップCHFと良品の半導
体チップCHRとの判別動作が不要となるので、ピック
アップ時間を大幅に短縮することができ、半導体装置の
生産性を向上することができる。
【0035】また、本実施の形態では、ウエハ画像認識
カメラ4により半導体ウエハW全体の画像データを取り
込む場合につて記載したが、たとえば、チップサイズが
小さく、解像度などの関係によって不良マークFMの認
識が困難な場合には、たとえば、図4に示すように、半
導体ウエハWの画像を4つの領域RWに分割するなど、
任意に分割して取り込むようにしてもよい。
【0036】さらに、本実施の形態においては、半導体
ウエハWの全体画像を取り込む専用のウエハ画像認識カ
メラを備えた構成について説明したが、図5に示すよう
に、ウエハ画像認識カメラを設けず、ピックアップ時に
半導体チップの位置を認識するチップ認識用カメラに半
導体ウエハW全体の画像データを取り込む機能を備えた
ウエハチップ認識カメラ15をピックアップ位置に設け
るようにしてもよい。
【0037】この場合、ウエハチップ認識カメラ15
は、半導体チップの画像を取り込む際の高倍率レンズと
半導体ウエハ全体の画像を取り込む際の低倍率レンズと
を1つのレンズでカバーするためにズームレンズなどを
備える。
【0038】また、本実施の形態に示した不良半導体チ
ップの認識技術は、たとえば、CSP(Chip Si
ze Package)マウンタ、LOC(Lead
OnChip)マウンタ、ダイボンダ、ペレットボン
ダ、およびダイピックアップ装置などの半導体ウエハか
ら半導体チップをピックアップする機能を有するすべて
の半導体製造装置に適用可能である。
【0039】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0040】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0041】(1)本発明によれば、予め不良マークが
マーキングされた半導体チップの位置データを認識する
ので、ピックアップ時に、個々の半導体チップにおける
不良マークの認識が不要となり、ピックアップ動作を時
間短縮することができる。
【0042】(2)また、本発明では、上記(1)によ
り、単位時間あたりにおける半導体装置の生産数を向上
することができ、半導体装置の製造コストを下げること
ができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるダイボンダの上面
図である。
【図2】本発明の一実施の形態による処理の流れを示す
説明するダイボンダの概略説明図である。
【図3】本発明の一実施の形態によるダイボンダに設け
られたウエハ画像認識カメラが取り込んだ半導体ウエハ
の画像データを示す説明図である。
【図4】本発明の他の実施の形態によるダイボンダに設
けられたウエハ画像認識カメラによる半導体ウエハの画
像データの取り込み例を示した説明図である。
【図5】本発明の他の実施の形態によるダイボンダに備
えられるウエハチップ認識カメラの配置例を示す説明図
である。
【符号の説明】
1 ダイボンダ 2 カセットリフタ 3 ウエハ修正シュート 4 ウエハ画像認識カメラ 5 リング搬送部 6 操作制御部 7 ウエハホルダ 8 ローダ 9 フレームフィーダ 10 プリフォームヘッド 11 ボンディングヘッド 12 チップ認識用カメラ 13 マガジンラック 14 アンローダ 15 ウエハチップ認識カメラ R ウエハリング(フレーム) W 半導体ウエハ FM 不良マーク CHF 半導体チップ CH 半導体チップ F リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 保坂 浩二 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 Fターム(参考) 4M106 DA15 5F047 FA73 FA74 FA75

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フレームに貼り付けられたテープに接着
    された半導体ウエハを個々の半導体チップに切断する工
    程と、 切断された前記半導体チップのうち、不良品の半導体チ
    ップに不良マークをマーキングする工程と、 マーキングが終了した前記半導体ウエハの全体画像を取
    り込み、その画像に基づいて、良品、または不良品の前
    記半導体チップにおける少なくともいずれか一方の位置
    データをそれぞれ認識し、ウエハマップを生成する工程
    と、 前記ウエハマップに基づいて、マーキングされていない
    良品の前記半導体チップだけをピックアップする工程
    と、 ピックアップされた前記半導体チップが所定の位置にボ
    ンディングされる工程とを有することを特徴とする半導
    体装置の製造方法。
JP2000060828A 2000-03-06 2000-03-06 半導体装置の製造方法 Pending JP2001250834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000060828A JP2001250834A (ja) 2000-03-06 2000-03-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060828A JP2001250834A (ja) 2000-03-06 2000-03-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001250834A true JP2001250834A (ja) 2001-09-14

Family

ID=18581075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060828A Pending JP2001250834A (ja) 2000-03-06 2000-03-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001250834A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332468A (ja) * 2005-05-27 2006-12-07 Hitachi High-Tech Instruments Co Ltd 電子部品ピックアップ装置及びテーピング装置
KR100902408B1 (ko) 2007-09-21 2009-06-11 주식회사 실트론 웨이퍼 마킹 인식장치 및 인식방법
JP2012190879A (ja) * 2011-03-09 2012-10-04 Fuji Mach Mfg Co Ltd 電子部品実装装置及び電子部品実装方法
WO2014097463A1 (ja) 2012-12-20 2014-06-26 富士機械製造株式会社 ダイ供給装置
CN104205289A (zh) * 2012-04-27 2014-12-10 富士机械制造株式会社 裸片安装系统的晶片图管理装置以及裸片安装方法
CN111816582A (zh) * 2020-07-23 2020-10-23 上海华力微电子有限公司 晶圆键合缺陷位置定位方法及半导体器件样品的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332468A (ja) * 2005-05-27 2006-12-07 Hitachi High-Tech Instruments Co Ltd 電子部品ピックアップ装置及びテーピング装置
KR100902408B1 (ko) 2007-09-21 2009-06-11 주식회사 실트론 웨이퍼 마킹 인식장치 및 인식방법
JP2012190879A (ja) * 2011-03-09 2012-10-04 Fuji Mach Mfg Co Ltd 電子部品実装装置及び電子部品実装方法
CN106098567A (zh) * 2011-03-09 2016-11-09 富士机械制造株式会社 电子零件安装装置
CN104205289A (zh) * 2012-04-27 2014-12-10 富士机械制造株式会社 裸片安装系统的晶片图管理装置以及裸片安装方法
WO2014097463A1 (ja) 2012-12-20 2014-06-26 富士機械製造株式会社 ダイ供給装置
CN111816582A (zh) * 2020-07-23 2020-10-23 上海华力微电子有限公司 晶圆键合缺陷位置定位方法及半导体器件样品的制作方法

Similar Documents

Publication Publication Date Title
US7896051B2 (en) Semiconductor die bonding apparatus having multiple bonding head units
US7568606B2 (en) Electronic device handler for a bonding apparatus
US7654436B2 (en) Wire bonding system utilizing multiple positioning tables
US7677431B2 (en) Electronic device handler for a bonding apparatus
JP4233705B2 (ja) ダイボンディング方法およびダイボンディング設備
JP2001250834A (ja) 半導体装置の製造方法
US6475878B1 (en) Method for singulation of integrated circuit devices
JP2004241604A (ja) ダイボンディング方法及び装置
US20230086461A1 (en) Method for controlling boat/strip type solder ball placement system
JP2000012571A (ja) 半導体チップのダイボンディング装置における位置決め方法
JP3028189B2 (ja) ダイボンディング方法
JP2002110742A (ja) 半導体装置の製造方法および半導体製造装置
JP2849519B2 (ja) 半導体素子接合装置
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JPH07297211A (ja) ダイボンディング装置
KR100379084B1 (ko) 반도체패키지제조방법
JP2003188193A (ja) 半導体装置の製造方法
KR19990082843A (ko) 반도체 다이본다용 위치인식과 검사장치 및 그 방법
KR20100079521A (ko) 반도체 공정용 자재 운반장치 및 자재 운반방법
JPH08255803A (ja) 半導体モジュール及びその製造方法
JP2008177390A (ja) 半導体装置の製造方法及びシステム、並びに半導体装置
KR20000015594A (ko) 반도체 패키지 제조를 위한 마킹방법
KR910007418B1 (ko) 칩 이송장치의 픽럽 방법
TWI419249B (zh) 半導體元件之整合式製造設備及其製造方法
KR100257982B1 (ko) 바코드 웨이퍼 고유번호의 프레임 부착기능을 구비한 웨이퍼 마운팅 장치