KR100370840B1 - 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 - Google Patents
반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 Download PDFInfo
- Publication number
- KR100370840B1 KR100370840B1 KR10-1998-0035622A KR19980035622A KR100370840B1 KR 100370840 B1 KR100370840 B1 KR 100370840B1 KR 19980035622 A KR19980035622 A KR 19980035622A KR 100370840 B1 KR100370840 B1 KR 100370840B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- wafer
- circuit tape
- good
- tape
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
본 발명은 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 제조하도록 된 반도체 패키지의 제조공정에서 상기한 회로패턴이 형성된 써킷테이프에 발생된 불량유니트를 제거하여 양호유니트 만을 선택적으로 골라서 반도체 패키지를 제조함으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지하고, 신뢰성을 향상시킬 수 있는 반도체 패키지의 웨이퍼와 써킷테이프의 접착방법에 관한 것이다.
Description
본 발명은 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법에 관한 것으로, 더욱 상세하게는 회로패턴이 형성된 써킷테이프(Circuit)에 발생된 불량유니트를 제거하여 반도체 패키지를 제조함으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지하고, 신뢰성을 향상시킬 수 있는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법에 관한 것이다.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화 하고자 하는 새로운 형태의 반도체 패키지(예를 들면, 반도체칩의 크기와 동일한 크기로 형성되는 칩 사이즈 패키지)가 개발되어 있다.
이러한 반도체 패키지는, 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로 패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 완성하는 방법에 의해 제조되는 것이 일반적이다.
여기서, 상기한 써킷테이프를 제작할 때에는, 불량유니트가 발생될 수 있고, 이러한 불량유니트는 반도체패키지로 제조할 필요가 없음은 당연하다.
그러나, 종래에는 써킷테이프에 발생된 불량유니트를 구별하지 않은 상태에서 전체를 패키지화 함으로써, 고가의 반도체칩이 그대로 불량으로 처리된다. 즉, 반도체칩은 양호한 것임에도 불구하고, 상기한 써킷테이프에 발생된 불량유니트에 의해 반도체패키지가 불량이 됨으로써, 낭비가 심한 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 회로패턴이 형성된 써킷테이프에 발생된 불량유니트를 제거하여 반도체 패키지를 제조함으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지하고, 신뢰성을 향상시킬 수 있는 반도체 패키지의 웨이퍼와 써킷테이프의 접착방법을 제공함에 있다.
도 1은 반도체 패키지의 제조공정을 나타낸 블럭도
도 2는 본 발명의 제1 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법을 도시한 블럭도
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법을 도시한 블럭도
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법을 도시한 블럭도
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
여기서, 웨이퍼에 다수의 반도체칩이 대략 바둑판 모양으로 형성되어 있듯이, 상기 웨이퍼에 접착되는 써킷테이프 역시 다수의 유니트가 대략 바둑판 모양으로 형성되어 상기 웨이퍼와 대응되는 형태를 한다.
본 발명의 제1 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 대략 바둑판 형상으로 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼와 동일한 크기로 형성되며, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 대략 바둑판 형상으로 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 써킷테이프의 각 유니트를 검사하여 양호유니트와 불량유니트로 구별하는 단계와, 상기한 써킷테이프중 불량유니트를 커팅하여 제거하는 단계와, 상기한 써킷테이프의 불량유니트가 제거된 부분과 대응되는 영역으로서 양호유니트를 별도의 써킷테이프에서 커팅하는 단계와, 상기한 불량유니트가 제거된 써킷테이프를 웨이퍼에 접착테이프를 개재하여 접착시키는 단계와, 상기한 웨이퍼에 접착된 써킷테이프에서 불량유니트에 해당하는 빈 공간에 별도의 써킷테이프에서 커팅한 양호유니트를 접착테이프를 개재하여 접착시키는 단계로 이루어진다.
여기서, 상기한 써킷테이프의 불량유니트를 커팅하여 제거하는 단계와, 별도의 써킷테이프에서 양호유니트를 커팅하는 단계는, 펀치 또는 레이저를 이용하여불량유니트 또는 양호유니트를 커팅한다.
물론, 상기 불량유니트가 제거된 써킷테이프를 웨이퍼에 접착시키는 단계는 상기 접착테이프를 상기 써킷테이프에 미리 접착시켜 놓거나 또는 상기 접착테이프를 상기 웨이퍼에 미리 접착시켜 놓은 후 수행함이 바람직하다.
더불어, 상기 불량유니트에 해당하는 빈 공간(웨이퍼 표면이 됨)에 별도의 써킷테이프에서 커팅한 양호유니트를 접착시키는 단계 역시, 상기 접착테이프를 상기 양호유니트에 미리 접착시켜 놓거나 또는 상기 접착테이프를 상기 웨이퍼에 미리 접착시켜 놓은 후 수행함이 바람직하다.
이와 같이 본 발명에 따른 제1 실시예에서는, 상기한 써킷테이프에 발생되는 불량유니트를 선별적으로 골라서 커팅하여 양호유니트 만이 존재하는 써킷테이프를 접착테이프를 이용하여 웨이퍼에 접착시킨 다음, 별도의 써킷테이프에서 양호유니트만을 커팅하여 불량유니트가 있던 위치에 접착테이프를 개재하여 접착시킴으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지할 수 있는 장점이 있다.
본 발명의 제2 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하는 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 써킷테이프의 각 유니트를 양호유니트와 불량유니트로 검사하는 단계와, 상기한 써킷테이프에서 양호유니트 만을 선택적으로 커팅하는 단계와, 상기한 써킷테이프에서 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하도록 접착시키는 단계와, 상기한 써킷테이프에서 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계를 반복 수행하여 상기한 웨이퍼상에 형성된 다수의 반도체칩 전체에 접착시키는 단계를 포함하여 이루어진다.
여기서, 상기한 써킷테이프의 양호유니트를 커팅하는 단계는, 펀치 또는 레이저를 이용하여 양호유니트를 커팅한다.
이와 같이 본 발명에 따른 제2 실시예에서는, 상기한 써킷테이프에서 양호유니트 만을 선택적으로 커팅하여 웨이퍼에 반복적으로 접착시킴으로써, 불량유니트가 웨이퍼에 접착될 염려가 없어 써킷테이프의 불량에 의한 고가의 양호한 반도체 칩이 불량으로 발생되는 것을 방지할 수 있는 장점이 있다.
본 발명의 제3 실시예에 따른 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하는 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 써킷테이프의 각 유니트를 양호유니트와 불량유니트로 검사하는 단계와, 상기한 써킷테이프에서 양호유니트 만을 적어도 하나 이상의 그룹으로 커팅하는 단계와, 상기한 써킷테이프에서 적어도 하나 이상의 그룹으로 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계와, 상기한 써킷테이프에서 적어도 하나 이상의 그룹으로 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계를 반복 수행하여 상기한 웨이퍼상에 형성된 다수의 반도체칩 전체에 접착시키는 단계를 포함하여 이루어진다.
여기서, 상기한 써킷테이프에서 양호유니트 만을 적어도 하나 이상의 그룹으로 커팅하는 단계는, 펀치 또는 레이저를 이용하여 양호유니트를 적어도 하나 이상의 그룹으로 커팅한다.
이와 같이 본 발명에 따른 제3 실시예에서는, 상기한 써킷테이프에서 양호유니트를 그룹으로 커팅하여 웨이퍼에 반복적으로 접착시킴으로써, 본 발명의 제2 실시예에 비해 작업속도를 높일 수 있고, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지할 수 있는 장점이 있다.
이와 같은 방법으로 상기한 웨이퍼와 상기한 써킷테이프를 접착시킨 후에는, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로패턴에 전달할 수 있도록 와이어로 연결하는 와이어본딩단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로패턴으로 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 거쳐 반도체칩의 크기와 동일한 크기의 반도체 패키지를 완성한다.
상기와 같이 본 발명의 각 실시예에 따른 방법으로 제조되는 반도체 패키지는, 고다핀을 실현하면서 경박단소화 한 것으로서, 반도체칩의 크기와 동일한 크기로 반도체 패키지가 형성된다.
특히, 본 발명의 각 실시예에서는 상기한 써킷테이프에 발생되는 불량유니트를 선별적으로 골라서 커팅하여 양호유니트 만을 웨이퍼에 접착시킨 상태로 반도체 패키지를 제조함으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지할 수 있어 단가를 절감시키고, 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서의 각 실시예에 따른 반도체 패키지 제조방법은, 반도체 패키지의 제조 공정이 웨이퍼상에서 이루어진 후에 낱개의 반도체칩을 분리하는 절단공정을 추후에 진행하도록 된 반도체 패키지 제조공정에서는 모두 적용 가능하다.
이상의 설명에서 알 수 있듯이 본 발명의 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법에 의하면, 회로패턴이 형성된 써킷테이프에 발생된 불량 유니트를 제거하여 양호유니트 만을 가지고 반도체 패키지를 제조함으로써, 써킷테이프의 불량에 의한 고가의 양호한 반도체칩이 불량으로 발생되는 것을 방지하고, 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼와 동일한 크기로 형성되며, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하는 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 써킷테이프의 각 유니트를 검사하여 양호유니트와 불량유니트로 분류하는 단계와,상기한 써킷테이프에서 불량유니트를 커팅하여 제거하는 단계와,상기한 써킷테이프의 불량유니트가 제거된 부분에 해당하는 양호유니트를 별도의 써킷테이프에서 커팅하는 단계와,상기한 불량유니트가 제거된 써킷테이프를 웨이퍼에 접착테이프로 접착시키는 단계와,상기한 웨이퍼에 접착된 써킷테이프에 불량유니트에 해당하는 빈 공간에 별도의 써킷테이프에서 커팅한 양호유니트를 접착테이프로 접착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
- 제 1 항에 있어서, 상기한 써킷테이프의 불량유니트를 커팅으로 제거하는 단계와, 별도의 써킷테이프에서 양호유니트를 커팅하는 단계는, 펀치 또는 레이저를 이용하여 불량유니트 또는 양호유니트를 커팅하는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하는 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 써킷테이프에서 각 유니트를 검사하여 양호유니트와 불량유니트로 분류하는 단계와,상기한 써킷테이프에서 양호유니트 만을 선택적으로 커팅하는 단계와,상기한 써킷테이프에서 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 대응하도록 접착시키는 단계와,상기한 써킷테이프에서 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계를 반복 수행하여 상기한 웨이퍼상에 형성된 다수의 반도체칩 전체에 접착시키는 단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
- 제 3 항에 있어서, 상기한 써킷테이프의 양호유니트를 커팅하는 단계는, 펀치 또는 레이저를 이용하여 양호유니트를 커팅하는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하는 유니트가 형성되고, 각 유니트에 회로가 형성되어 있는 써킷테이프를 제공하는 단계와,상기한 써킷테이프에서 각 유니트를 검사하여 양호유니트와 불량유니트로 분류하는 단계와,상기한 써킷테이프에서 양호유니트 만을 적어도 하나 이상의 그룹으로 커팅하는 단계와,상기한 써킷테이프에서 적어도 하나 이상의 그룹으로 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계와,상기한 써킷테이프에서 적어도 하나 이상의 그룹으로 커팅된 양호유니트를 상기한 웨이퍼에 형성된 다수의 반도체칩에 접착시키는 단계를 반복 수행하여 상기한 웨이퍼상에 형성된 다수의 반도체칩 전체에 접착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
- 제 5 항에 있어서, 상기한 써킷테이프에서 양호유니트 만을 적어도 하나 이상의 그룹으로 커팅하는 단계는, 펀치 또는 레이저를 이용하여 양호유니트를 적어도 하나 이상의 그룹으로 커팅하는 것을 특징으로 하는 반도체 패키지 제조를 위한 웨이퍼와 써킷테이프의 접착방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035622A KR100370840B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 |
| JP11200832A JP3055104B2 (ja) | 1998-08-31 | 1999-07-14 | 半導体パッケ―ジの製造方法 |
| US09/385,694 US6589801B1 (en) | 1998-08-31 | 1999-08-30 | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035622A KR100370840B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015596A KR20000015596A (ko) | 2000-03-15 |
| KR100370840B1 true KR100370840B1 (ko) | 2003-06-19 |
Family
ID=19548973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035622A KR100370840B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370840B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396326B1 (ko) | 2002-04-13 | 2003-09-06 | 최광호 | 플라스틱 마개용 도자기 병 및 그 제조방법 |
-
1998
- 1998-08-31 KR KR10-1998-0035622A patent/KR100370840B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015596A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6916686B2 (en) | Method of manufacturing a semiconductor device | |
| US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
| JP3462026B2 (ja) | 半導体装置の製造方法 | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| JP2000299425A (ja) | 修復可能なマルチチップモジュールパッケージ | |
| US6818999B2 (en) | Semiconductor device having multiple semiconductor chips in a single package | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| US7960213B2 (en) | Electronic package structure and method | |
| US20080280397A1 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
| KR100370844B1 (ko) | 반도체패키지제조를위한마킹방법 | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| JPH1079466A (ja) | 半導体装置 | |
| KR100681399B1 (ko) | 반도체 패키지 리드 접합 기구의 세정 장치 | |
| KR100379087B1 (ko) | 반도체패키지제조방법 | |
| JPH09252027A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100576886B1 (ko) | 반도체패키지의 제조 방법 | |
| KR101096454B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100411812B1 (ko) | 반도체패키지의 제조 방법 | |
| JP2001338933A (ja) | 半導体パッケージの製造方法 | |
| KR100377467B1 (ko) | 반도체패키지용 써킷테이프의 라미네이션 방법 | |
| JPH06349875A (ja) | 半導体装置 | |
| KR100728956B1 (ko) | 반도체 패키지의 제조방법 | |
| KR100420433B1 (ko) | 반도체패키지용 필름 접착제 | |
| CN111816624A (zh) | 一种晶圆级芯片封装结构及其封装工艺 | |
| JP2000269370A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160120 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170112 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 16 |
|
| EXPY | Expiration of term |