KR100576886B1 - 반도체패키지의 제조 방법 - Google Patents

반도체패키지의 제조 방법 Download PDF

Info

Publication number
KR100576886B1
KR100576886B1 KR1020000050857A KR20000050857A KR100576886B1 KR 100576886 B1 KR100576886 B1 KR 100576886B1 KR 1020000050857 A KR1020000050857 A KR 1020000050857A KR 20000050857 A KR20000050857 A KR 20000050857A KR 100576886 B1 KR100576886 B1 KR 100576886B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
hole
bonding
input
Prior art date
Application number
KR1020000050857A
Other languages
English (en)
Other versions
KR20020017495A (ko
Inventor
장상재
신원선
박대근
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000050857A priority Critical patent/KR100576886B1/ko
Publication of KR20020017495A publication Critical patent/KR20020017495A/ko
Application granted granted Critical
Publication of KR100576886B1 publication Critical patent/KR100576886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

이 발명은 반도체패키지의 제조 방법에 관한 것으로, 접착수단을 섭스트레이트에 라미네이션하는 공정 및 펀칭 공정 등을 생략할 수 있도록, 일정크기의 관통공이 형성된 수지층을 기본층으로, 그 상,하면에 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성된 섭스트레이트를 제공하는 단계와; 다수의 반도체칩이 스크라이브 라인을 경계로 대략 바둑판 형상으로 형성된 웨이퍼에, 다수의 개구가 형성된 스크린을 밀착시키고, 상기 스크린상에서 액상의 접착수단을 프린팅하여, 상기 웨이퍼 표면에 접착수단을 형성하는 단계와; 상기 웨이퍼에서 낱개의 반도체칩을 소잉하여, 상기 섭스트레이트 상에 접착하되, 상기 반도체칩의 입출력패드가 상기 섭스트레이트의 관통공 내측을 향하도록 하고, 상기 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩한 후, 상기 관통공에 봉지재를 충진하여 봉지하는 제1반도체칩 접착단계와; 제2반도체칩을 상기 제1반도체칩 상면에 접착시키고, 그 제2반도체칩의 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩하며, 봉지재로 상기 제1,2반도체칩, 도전성와이어 및 섭스트레이트의 상면을 봉지하여 소정 형상의 또다른 봉지부를 형성하는 단계와; 상기 섭스트레이트의 각 볼랜드에 도전성볼을 융착하여, 마더보드에 실장 가능한 형태가 되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

반도체패키지의 제조 방법{Manufacturing method of semiconductor package}
도1은 종래 스택형 반도체패키지를 도시한 단면도이다.
도2a 내지 도2g는 종래 스택형 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
도3a 및 도3b는 본 발명에 의한 반도체패키지의 제조 방법중 웨이퍼 상에 접착수단을 형성하는 방법을 도시한 설명도이다.
도4a 내지 도4f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 1; 제1반도체칩
2; 제2반도체칩 1a,2a; 입출력패드
10; 섭스트레이트 11; 수지층
12; 회로패턴 12a; 본드핑거
12b; 볼랜드 13; 커버코트
14; 관통공 20; 접착수단
30; 도전성와이어 40; 봉지부
50; 도전성볼 60; 웨이퍼
61; 스크라이브 라인 70; 스크린
71; 개구 72; 바
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 접착수단을 섭스트레이트에 라미네이션하는 공정 및 펀칭 공정 등을 생략할 수 있는 스택형 반도체패키지의 제조 방법에 관한 것이다.
통상 스택형 반도체패키지는 Flash/SRAM, Logic/Flash, Digital/Analog, DSP/Flash 등의 서로 다른 반도체칩 또는 동일한 반도체칩을 다수 스택한 반도체패키지를 지칭한다. 이러한 반도체패키지는 크기의 증가없이 메모리 용량 등을 2배 가까이 늘릴 수 있기 때문에 최근 대량 양산 체재에 진입중인 반도체패키지이다.
이러한 통상적인 스택형 반도체패키지(100)를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도시된 바와 같이 중앙에 관통공(14)이 형성된 수지층(11)을 중심으로, 그 상,하부에는 본드핑거(12a) 및 볼랜드(12b)를 포함하는 회로패턴(12)이 형성된 섭스트레이트(10)가 구비되어 있다. 물론, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 수지층(11) 표면 및 회로패턴(12)은 커버코트(13)로 코팅되어 있다. 상기 섭스트레이트(10)로는 통상적인 인쇄회로기판, 써킷필름 또는 서킷테이프 등이 이용되고 있다.
상기 섭스트레이트(10)의 관통공(14) 외주연 상면에는 접착수단(20)이 개재된 채 제1반도체칩(1)이 접착되어 있다. 상기 제1반도체칩(1)은 통상 센터패드형을 이용하며, 다수의 입출력패드(1a)가 상기 섭스트레이트(10)의 관통공(14)을 향하도록 되어 있다. 또한, 상기 입출력패드(1a)는 도전성와이어(30)에 의해 섭스트레이트(10)의 본드핑거(12a)에 접속되어 있다. 더불어, 상기 관통공(14)에는 봉지재가 충진되어 상기 도전성와이어(30) 등을 외부 환경으로부터 보호하도록 일정 형상의 봉지부(40)가 형성되어 있다.
한편, 상기 제1반도체칩(1)의 상면에도 접착수단(20)이 개재된 채 제2반도체칩(2)이 접착되어 있다. 상기 제2반도체칩(2)은 상면 가장 자리에 다수의 입출력패드(2a)가 형성된 엣지패드형을 이용하며, 상기 입출력패드(2a) 역시 도전성와이어(30)에 의해 상기 섭스트레이트(10)의 본드핑거(12a)에 접속되어 있다. 한편, 상기 제1반도체칩(1), 제2반도체칩(2), 제2반도체칩(2)의 입출력패드(2a)에 접속된 도전성 와이어 및 섭스트레이트(10)의 상면은 봉지재로 봉지되어 일정 형태의 봉지부(40)를 형성하고 있다. 마지막으로 상기 섭스트레이트(10)의 각 볼랜드(12b)에는 도전성볼(50)이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.
계속해서, 도2a 내지 도2g는 종래 스택형 반도체패키지(100)의 제조 방법을 도시한 순차 설명도로서, 반도체패키지(100)의 제조는 통상 스트립 단위로 이루어지지만 여기서는 한 유닛을 중심으로 설명한다.
1. 섭스트레이트(10) 제공 단계로서, 수지층(11)을 기본층으로 그 상,하면에 본드핑거(12a) 및 볼랜드(12b)를 포함하는 회로패턴(12)이 형성되고, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 수지층(11) 및 회로패턴(12)의 표면이 커버코트(13)로 코팅된 섭스트레이트(10)를 제공한다.(도2a 참조)
2. 접착수단(20) 제공 단계로서, 상기 섭스트레이트(10) 상면에 일정두께 및 영역을 갖는 접착수단(20)을 접착한 후 라미네이팅한다.(도2b 참조)
3. 펀칭 단계로서, 상기 접착수단(20) 및 섭스트레이트(10)를 일괄적으로 펀칭함으로써, 상기 접착수단(20) 및 섭스트레이트(10)를 관통하는 관통공(14)을 형성한다. 도면중 미설명 부호 P는 펀치이다.(도2c 참조)
4. 제1반도체칩(1) 접착단계로서, 상기 접착수단(20)의 상면에 센터패드형 제1반도체칩(1)을 접착한다. 이때, 상기 제1반도체칩(1)의 입출력패드(1a)가 상기 섭스트레이트(10)의 관통공(14)을 향하도록 하며, 이어서 상기 제1반도체칩(1)의 입출력패드(1a)와 섭스트레이트(10)의 본드핑거(12a)를 도전성와이어(30)로 본딩한다. 또한 상기 관통공(14)에 봉지재를 충진하여, 상기 도전성와이어(30) 등이 외부환경으로 보호되도록 일정 형상의 봉지부(40)를 형성한다.(도2d 참조)
5. 제2반도체칩(2) 접착 단계로서, 제2반도체칩(2)을 상기 제1반도체칩(1) 상면에 접착수단(20)을 개재하여 접착키시고, 그 제2반도체칩(2)의 입출력패드(2a)와 섭스트레이트(10)의 본드핑거(12a)를 도전성와이어(30)로 본딩하며, 봉지재로 상기 제1,2반도체칩(1,2), 도전성와이어(30) 및 섭스트레이트(10)의 상면을 봉지하여 소정 형상의 또다른 봉지부(40)를 형성한다.(도2e 참조)
6. 도전성볼(50) 형성 단계로서, 상기 섭스트레이트(10)의 하면에 형성된 볼 랜드(12b)에 다수의 도전성볼(50)을 융착하여, 마더보드에 실장 가능한 형태가 되도록 한다.(도2f 참조)
7. 싱귤레이션 단계로서, 낱개의 반도체패키지(100)로 싱귤레이션 한다.(도2g 참조)
그러나, 이러한 종래의 제조 방법은 낱개의 접착수단을 섭스트레이트 상에 직접 접착하고, 상기 섭스트레이트 및 접착수단을 일괄적으로 펀칭함으로써, 상기 섭스트레이트가 쉽게 크랙 또는 손상되는 문제점이 있다.
즉, 상기 접착수단은 소프트(Soft)한 재질이고, 상기 섭스트레이트는 하드(Hard)한 재질로서, 서로 재질이 틀린 두 물질을 동시에 펀칭함으로써, 여러가지 문제가 야기되는데, 그 중 대표적인 것이 섭스트레이트에 형성된 회로패턴의 단락이다.
또한, 이미 펀칭된 낱개의 접착수단을 상기 섭스트레이트의 소정 영역에 라미네이팅한다고 해도, 상기 접착수단과 섭스트레이트의 정확한 위치를 맞추어 접착하는 작업은 매우 정밀도를 요구함으로써, 불량률이 대단히 높게 되고, 결국 반도체패키지의 제조 수율을 저하시키게 된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 접착수단을 섭스트레이트에 직접 라미네이팅시키는 공정 및 상기 접착수단과 섭스트레이트를 동시에 펀칭하는 공정을 생략하여, 상기 섭스트레이트의 크랙이나 손상을 최대한 억제할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은, 일정크기의 관통공이 형성된 수지층을 기본층으로, 그 상,하면에 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성된 섭스트레이트를 제공하는 단계와; 다수의 반도체칩이 스크라이브 라인을 경계로 대략 바둑판 형상으로 형성된 웨이퍼에, 다수의 개구가 형성된 스크린을 밀착시키고, 상기 스크린상에서 액상의 접착수단을 프린팅하여, 상기 웨이퍼 표면에 접착수단을 형성하는 단계와; 상기 웨이퍼에서 낱개의 반도체칩을 소잉하여, 상기 섭스트레이트 상에 접착하되, 상기 반도체칩의 입출력패드가 상기 섭스트레이트의 관통공 내측을 향하도록 하고, 상기 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩한 후, 상기 관통공에 봉지재를 충진하여 봉지하는 제1반도체칩 접착단계와; 제2반도체칩을 상기 제1반도체칩 상면에 접착시키고, 그 제2반도체칩의 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩하며, 봉지재로 상기 제1,2반도체칩, 도전성와이어 및 섭스트레이트의 상면을 봉지하여 소정 형상의 또다른 봉지부를 형성하는 단계와; 상기 섭스트레이트의 각 볼랜드에 도전성볼을 융착하여, 마더보드에 실장 가능한 형태가 되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 웨이퍼 표면에 접착수단을 형성하는 단계는 상기 스크린이 웨이퍼에 형성된 스크라이브 라인 및 다수의 입출력패드를 동시에 덮을 수 있도록 다수의 바가 상호 교차된 형태로 형성됨이 바람직하다.
또한, 상기 웨이퍼에 접착수단을 형성하는 대신 상기 섭스트레이트에 스크린 을 이용하여 접착수단을 미리 형성할 수도 있다.
이때, 상기 스크린은 상기 섭스트레이트의 관통공 및 본드핑거 영역을 동시에 덮을 수 있도록 다수의 바로 형성됨이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지의 제조 방법에 의하면, 웨이퍼 또는 섭스트레이트에 미리 접착수단을 프린팅하여 형성함으로써 종래와 같이 접착수단의 라미네이팅 공정 및 펀칭공정을 생략할 수 있게 되고, 이에 따라 상기 섭스트레이트의 크랙이나 회로패턴이 끊김 및 파손을 억제할 수 있게 된다.
또한, 웨이퍼 또는 섭스트레이트 레벨로 배치 프로세스(Batch Process)가 가능하여, 제조 공정이 보다 신속해지고, 대량 생산체제에 적합하게 된다.
더불어, 종래와 같이 접착수단을 섭스트레이트에 접착할때 고려해야 하는 얼라인먼트(Alignment) 문제도 해결할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 반도체패키지의 제조 방법중 웨이퍼 상에 접착수단을 형성하는 방법을 도시한 설명도로서, 이를 참조하여 웨이퍼 레벨에서 접착수단을 형성하는 방법을 설명하기로 한다.
도3a는 다수의 반도체칩(1)이 스크라이브 라인(61)을 경계로 대략 바둑판 모양으로 형성된 웨이퍼(60)를 도시한 것으로서, 상기 각 반도체칩(1)의 표면에는 접착수단(20)이 형성되어 있다.(상기 접착수단(20)은 도면의 복작함을 피하기 위해 일부 반도체칩(1)에만 도시함)
또한, 상기 반도체칩(1)은 중앙에만 입출력패드(1a)가 형성된 센터패드형이며, 따라서, 상기 중앙의 입출력패드(1a)를 제외한 반도체칩(1)의 일면 모두에 접착수단(20)이 형성되어 있다.
한편, 상기와 같이 웨이퍼(60) 일면에 접착수단(20)을 형성하는 방법은 도3b에 도시된 바와 같이 다수의 개구(71) 및 바(72)가 형성된 스크린(70)을 웨이퍼(60)에 밀착시키고, 상기 스크린(70)상에서 액상의 접착수단(20)을 프린팅하여 형성하게 된다. 이때, 상기 스크린(70)에 형성된 다수의 바(72)는 상기 웨이퍼(60)에 형성된 스크라이브 라인(61) 및 다수의 입출력패드(1a)를 동시에 덮게 되며, 개구(71)는 상기 스크라이브 라인(61) 및 입출력패드(1a)를 제외한 영역과 대응되는 부분에 위치함으로써 결국 도3a에 도시한 바와 같이 반도체칩(1)의 소정 영역에만 접착수단(20)이 형성된다.
도4a 내지 도4f는 본 발명에 의한 반도체패키지(100)의 제조 방법을 도시한 순차 설명도이다.
1. 섭스트레이트(10) 제공 단계로서, 일정크기의 관통공(14)이 형성된 수지층(11)을 기본층으로하여, 그 상,하면에 본드핑거(12a) 및 볼랜드(12b)를 포함하는 회로패턴(12)이 형성된 섭스트레이트(10)를 제공한다. 물론, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 회로패턴(12)과 수지층(11)은 커버코트(13)로 코팅되어 있다.(도4a 참조)
2. 웨이퍼(60) 표면에 접착수단(20)을 형성하는 단계로서, 전술한 바와 같이 다수의 반도체칩(1)이 스크라이브 라인(61)을 경계로 대략 바둑판 형상으로 형성된 웨이퍼(60)에, 다수의 개구(71)가 형성된 스크린(70)을 밀착시키고, 상기 스크린(70)상에서 액상의 접착수단(20)을 프린팅하여, 상기 웨이퍼(60)의 각 반도체칩(1) 표면에 접착수단(20)을 형성한다. 이때, 상기 웨이퍼(60)의 스크라이브 라인(61) 및 각 반도체칩(1)의 입출력패드(1a)에는 접착수단(20)이 형성되지 않토록 한다.(도3a 및 도3b 참조)
3. 제1반도체칩(1) 접착 단계로서, 상기 웨이퍼(60)에서 스크라이브 라인(61)을 따라 소잉함으로써, 접착수단(20)이 형성된 낱개의 반도체칩(1)을 분리하고, 이를 상기 섭스트레이트(10) 상에 접착한다. 이때 상기 반도체칩(1)의 입출력패드(1a)가 상기 섭스트레이트(10)의 관통공(14) 내측을 향하도록 하고, 상기 입출출력패드(1a)와 섭스트레이트(10)의 본드핑거(12a)는 도전성와이어(30)로 본딩한 후, 상기 관통공(14)에 봉지재를 충진하여 일정 형태의 봉지부(40)를 형성한다.(도4b 및 도4c 참조)
4. 제2반도체칩(2) 접착 단계로서, 제2반도체칩(2)을 상기 제1반도체칩(1) 상면에 접착수단(20)을 개재하여 접착시키고, 그 제2반도체칩(2)의 입출력패드(2a)와 섭스트레이트(10)의 본드핑거(12a)를 도전성와이어(30)로 본딩한 후, 봉지재로 상기 제1,2반도체칩(1,2), 도전성와이어(30) 및 섭스트레이트(10)의 상면을 봉지하여 일정 형태의 또다른 봉지부(40)를 형성한다. 여기서, 상기 제2반도체칩(2)도 미리 웨이퍼(60) 일면에 일괄적으로 접착수단(20)을 형성하고, 소잉함으로써, 접착수단(20)이 미리 형성된 것을 제공할 수도 있다.(도4d 참조)
5. 도전성볼(50) 형성 단계로서, 상기 섭스트레이트(10)의 각 볼랜드(12b)에 도전성볼(50)을 융착하여, 마더보드에 실장 가능한 형태가 되도록 한다.(도4e 참조)
6. 싱귤레이션 단계로서, 상기와 같은 반도체패키지(100)의 제조가 스트립상의 섭스트레이트(10)에서 진행되었을 경우, 상기 스트립에서 낱개의 반도체패키지(100)를 각각 싱귤레이션한다.(도4f 참조)
한편, 도면에 도시하지는 않았지만, 상기 웨이퍼(60)에 접착수단(20)을 형성하는 대신, 섭스트레이트(10)에 미리 접착수단(20)을 프린팅하여 형성할 수도 있다.
즉, 상기 섭스트레이트(10)의 표면에 개구(71)가 형성된 스크린(70)을 밀착시키고, 상기 스크린(70)상에서 액상의 접착수단(20)을 프린팅함으로써, 상기 섭스트레이트(10)이 표면에 접착수단(20)을 형성할 수 있다.
이때, 상기 섭스트레이트(10)에 접착수단(20)을 형성하는 단계는 상기 스크린(70)이 상기 섭스트레이트(10)의 관통공(14) 및 본드핑거(12a) 영역을 동시에 덮을 수 있도록 하고, 상기 관통공(14) 및 본드핑거(12a) 영역을 제외한 나머지 영역은 오픈될 수 있도록 다수의 개구(71) 및 바(72)로 이루어질 수 있다. 이러한 공정은 또한 스트립 형태의 섭스트레이트(10)에 일괄적으로 수행될 수도 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지의 제조 방법은 웨이퍼 또는 섭스트레이트에 미리 접착수단을 프린팅하여 형성함으로써 종래와 같이 접착수단의 라미네이팅 공정 및 펀칭공정을 생략할 수 있게 되고, 이에 따라 상기 섭스트레이트의 크랙이나 회로패턴의 끊김 및 파손을 억제할 수 있는 효과가 있다.
또한, 웨이퍼 또는 섭스트레이트 레벨로 배치 프로세스(Batch Process)가 가능하여, 제조 공정이 보다 신속해지고, 대량 생산체제에 적합한 효과가 있다.
더불어, 종래와 같이 접착수단을 섭스트레이트에 접착할때 고려해야 하는 얼라인먼트(Alignment) 문제도 해결할 수 있는 효과도 있다.

Claims (4)

  1. 일정크기의 관통공이 형성된 수지층을 기본층으로, 그 상,하면에 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성된 섭스트레이트를 제공하는 단계와,
    다수의 반도체칩이 스크라이브 라인을 경계로 대략 바둑판 형상으로 형성된 웨이퍼에, 다수의 개구가 형성된 스크린을 밀착시키고, 상기 스크린상에서 액상의 접착수단을 프린팅하여, 상기 웨이퍼 표면에 접착수단을 형성하는 단계와,
    상기 웨이퍼에서 낱개의 반도체칩을 소잉하여, 상기 섭스트레이트의 상면에 접착하되, 상기 반도체칩의 입출력패드는 상기 섭스트레이트의 관통공 내측을 향하도록 하고, 상기 입출력 패드 외측의 나머지 영역은 상기 관통공 외측의 섭스트레이트에 걸치어지도록 하며, 상기 입출력패드와 섭스트레이트의 본드핑거를 상기 관통공을 통과하는 도전성와이어로 본딩한 후, 상기 관통공에 봉지재를 충진하여 상기 도전성 와이어를 봉지하는 제1반도체칩 접착단계와,
    제2반도체칩을 상기 제1반도체칩 상면에 접착시키고, 그 제2반도체칩의 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩하며, 봉지재로 상기 제1,2반도체칩, 도전성와이어 및 섭스트레이트의 상면을 봉지하여 소정 형상의 또다른 봉지부를 형성하는 단계와,
    상기 섭스트레이트의 각 볼랜드에 도전성볼을 융착하여, 마더보드에 실장 가능한 형태가 되도록 하는 단계를 포함하고,
    상기 웨이퍼 표면에 접착수단을 형성하는 단계는 상기 스크린이 웨이퍼에 형성된 스크라이브 라인 및 다수의 입출력패드를 동시에 덮을 수 있도록 다수의 바가 상호 교차되도록 함으로써, 상기 스크라이브 라인 및 입출력패드에는 접착수단이 형성되지 않도록 함을 특징으로 하는 반도체패키지의 제조 방법.
  2. 삭제
  3. 일정크기의 관통공이 형성된 수지층을 기본층으로, 그 상,하면에 본드핑거 및 볼랜드를 포함하는 회로패턴이 형성된 섭스트레이트를 제공하는 단계와,
    상기 섭스트레이트의 표면에 개구가 형성된 스크린을 밀착시키고, 상기 스크린상에서 액상의 접착수단을 프린팅하여, 상기 섭스트레이트 표면에 접착수단을 형성하는 단계와,
    반도체칩을 상기 섭스트레이트의 접착수단에 접착하되, 상기 반도체칩의 입출력패드가 상기 섭스트레이트의 관통공 내측을 향하도록 하고, 상기 입출력 패드 외측의 나머지 영역은 상기 관통공 외측의 섭스트레이트에 걸치어지도록 하며, 상기 입출력패드와 섭스트레이트의 본드핑거를 상기 관통공을 통과하는 도전성와이어로 본딩한 후, 상기 관통공에 봉지재를 충진하여 상기 도전성 와이어를 봉지하는 제1반도체칩 접착단계와,
    제2반도체칩을 상기 제1반도체칩 상면에 접착시키고, 그 제2반도체칩의 입출력패드와 섭스트레이트의 본드핑거를 도전성와이어로 본딩하며, 봉지재로 상기 제1,2반도체칩, 도전성와이어 및 섭스트레이트의 상면을 봉지하여 소정 형상의 또다른 봉지부를 형성하는 단계와,
    상기 섭스트레이트의 각 볼랜드에 도전성볼을 융착하여, 마더보드에 실장 가능한 형태가 되도록 하는 단계를 포함하고,
    상기 섭스트레이트에 접착수단을 형성하는 단계는 상기 스크린이 상기 섭스트레이트의 관통공 및 본드핑거 영역을 동시에 덮을 수 있도록 다수의 바가 형성됨으로써, 상기 관통공 및 본드핑거 영역에는 접착수단이 형성되지 않도록 함을 특징으로 하는 반도체패키지의 제조 방법.
  4. 삭제
KR1020000050857A 2000-08-30 2000-08-30 반도체패키지의 제조 방법 KR100576886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000050857A KR100576886B1 (ko) 2000-08-30 2000-08-30 반도체패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000050857A KR100576886B1 (ko) 2000-08-30 2000-08-30 반도체패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020017495A KR20020017495A (ko) 2002-03-07
KR100576886B1 true KR100576886B1 (ko) 2006-05-03

Family

ID=19686187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000050857A KR100576886B1 (ko) 2000-08-30 2000-08-30 반도체패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100576886B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102177019B1 (ko) * 2014-03-20 2020-11-11 주식회사 위니아딤채 인쇄회로기판의 양면 패터닝 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006966B1 (ko) * 1986-11-13 1991-09-14 앰 엔드 티 케미칼스 아이엔시 접착제수지를 이용한 리드프레임에 대한 반도체 다이의 접착방법과 그 장치
KR100261447B1 (ko) * 1998-04-15 2000-07-01 최완균 멀티 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006966B1 (ko) * 1986-11-13 1991-09-14 앰 엔드 티 케미칼스 아이엔시 접착제수지를 이용한 리드프레임에 대한 반도체 다이의 접착방법과 그 장치
KR100261447B1 (ko) * 1998-04-15 2000-07-01 최완균 멀티 칩 패키지

Also Published As

Publication number Publication date
KR20020017495A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
JP3339838B2 (ja) 半導体装置およびその製造方法
TWI384590B (zh) 半導體裝置及其製造方法
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20030153127A1 (en) Method of manufacturing a semiconductor device
US20130119538A1 (en) Wafer level chip size package
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US6246124B1 (en) Encapsulated chip module and method of making same
CN101477956B (zh) 小片重新配置的封装结构及封装方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
JP4614818B2 (ja) 半導体装置およびその製造方法
JP3673442B2 (ja) 半導体装置の製造方法
KR100576886B1 (ko) 반도체패키지의 제조 방법
KR20030080432A (ko) 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법
KR100369396B1 (ko) 회로기판 및 이를 이용한 반도체패키지의 제조방법
KR100729051B1 (ko) 반도체패키지 및 그 제조 방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100600214B1 (ko) 반도체패키지 및 그 제조 방법
TWI627694B (zh) 模封互連基板之面板組合構造及其製造方法
KR100370840B1 (ko) 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법
KR100365052B1 (ko) 반도체패키지 및 그 제조 방법
KR100337619B1 (ko) 반도체패키지용 써킷테이프
KR20020029251A (ko) 반도체패키지 및 그 제조 방법
KR100388292B1 (ko) 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
KR100728956B1 (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 13