KR100365052B1 - 반도체패키지 및 그 제조 방법 - Google Patents

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 별도의 부자재, 예를 들면 고가의 섭스트레이트 및 봉지재 등을 이용하지 않음으로써, 가격을 절감하고, 방열 성능을 향상시키는 동시에 각종 수분에 의한 영향을 최소화하며, 웨이퍼 레벨에서 다수의 반도체패키지를 모두 완성할 수 있도록, 상면 내주연(內週緣)에 다수의 입출력패드가 형성된 반도체칩과; 상기 각각의 입출력패드에 본드핑거가 연결되고, 상기 본드핑거로부터는 상기 입출력패드의 내측인 상기 반도체칩의 상면으로 연장되어서는 볼랜드가 형성된 다수의 회로패턴과; 상기 볼랜드를 제외한 회로패턴 및 반도체칩의 상면에 코팅된 커버코트와; 상기 회로패턴중 커버코트 외측으로 노출된 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 웨이퍼스케일 칩싸이즈(Wafer Scale Chip Size) 반도체패키지 및 그 제조 방법에 관한 것이다.

통상 칩싸이즈 반도체패키지는 박층 구조의 섭스트레이트와 볼 배열(Ball Array) 방식을 이용하여 패키지의 크기를 반도체칩의 크기에 가깝게 만든 것을 말한다. 이러한 칩싸이즈 반도체패키지는 빠른 속도로 동작하면서도 실장에 필요한 면적에 대해서는 최소의 면적만을 필요로 하고, 또한 공간과 속도의 조건을 만족시켜야 하는 통신기기, 셀룰러 폰, 노트북, 무선 시스템 등의 요구를 충족시킬 수 있도록 함으로써, 최근 급속하게 이용되고 있는 추세이다.

이러한 칩싸이즈 반도체패키지(100')(이하, 단순히 반도체패키지(100')로 칭함)가 도1에 도시되어 있으며, 이를 참조하여 종래의 구조를 간단히 설명하기로 한다.

먼저, 상면의 둘레 주변에는 다수의 입출력패드(1a')가 형성된 반도체칩(1')이 구비되어 있다. 이러한 반도체칩(1')을 엣지패드(Edge Pad)형 반도체칩이라고도 한다.

상기 반도체칩(1')의 상면 즉, 입출력패드(1a')의 내측으로는 일정두께의 접착수단(2')이 접착되어 있고, 상기 접착수단(2') 상면에는 통상의 섭스트레이트(10')가 접착되어 있다. 즉, 표면에 미세하고 복잡한 도전성 회로패턴(12')이 형성되어 있고, 상기 회로패턴(12')은 커버코트(11')에 의해 코팅되어 있다. 여기서, 상기 회로패턴(12')은 하기할 도전성와이어(30')에 의해 연결되는 본드핑거(13')와, 하기할 도전성볼(40')이 융착되는 볼랜드(12a')로 구분할 수 있다. 즉, 상기 반도체칩(1')의 입출력패드(1a')를 향하는 둘레에는 다수의 본드핑거(13')가 형성되어 있고, 이 본드핑거(13')는 각각의 볼랜드(12a')에 모두 연결되어 있다. 또한, 상기 볼랜드(12a')는 상기 커버코트(11')에 의해 오픈되어 있다.

한편, 상술한 바와 같이 상기 반도체칩(1')의 입출력패드(1a')와 인쇄회로기판(10')의 본드핑거(13')는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(30')로 상호 접속되어 있으며, 상기 반도체칩(1')의 측면 및 상면의 일정 영역, 상기 도전성와이어(30'), 상기 섭스트레이트(10')의 본드핑거(13') 등은 봉지재로 봉지되어 일정 형상의 봉지부(50')를 이루고 있다.

또한, 상기 섭스트레이트(10')의 볼랜드(12a')에는 모두 솔더볼과 같은 도전성볼(40')이 각각 융착되어 차후 마더보드에 실장 가능한 상태로 되어 있다. 물론, 상기 마더보드에의 실장시에는 상기 도1에 도시된 반도체패키지가 뒤집힌 채로 실장된다.

따라서, 상기와 같은 반도체패키지(100')는 반도체칩(1')의 신호가 입출력패드(1a'), 도전성와이어(30'), 회로패턴(12')의 본드핑거(13') 및 볼랜드(12a'), 도전성볼(40')을 통하여 마더보드로 전달되며, 마더보드의 전기적 신호는 그 역으로 전달된다.

그러나 이러한 종래의 반도체패키지는 별도의 부자재인 고가의 섭스트레이트를 반듯이 이용하여야 함으로써, 반도체패키지의 전체적인 가격이 고가로 되는 단점이 있다. 참고로 상기 섭스트레이트 및 이를 반도체칩의 표면에 부착하기 위한 접착수단의 가격은 전체 반도체패키지 가격의 대략 50% 이상을 차지한다.

또한, 반도체패키지의 일면에 접착수단을 이용하여 섭스트레이트를 부착시킴으로써 상기 섭스트레이트가 부착된 쪽의 방열 성능이 저하될 뿐만 아니라, 상기 섭스트레이트 및 이를 부착하는 접착수단의 흡습성이 높아 고온의 환경에서 계면박리 현상이 쉽게 발생하는 단점이 있다.

더불어, 상기 접착수단 및 섭스트레이트의 구성 요소중 수지층은 소정의 탄성을 가지게 되는데, 이 탄성으로 인하여 도전성와이어의 일단이 상기 섭스트레이트의 본드핑거에 양호하게 본딩되지 않는 경우도 빈번하게 발생한다.

또한, 종래의 반도체패키지는 통상 스트립 또는 매트릭스 타입의 섭스트레이트에 낱개의 반도체칩이 부착된 후 모든 제조 공정이 진행됨으로써, 웨이퍼 스케일의 제조 공정에 비해 그 작업성이 나쁘고 또한 생산성도 현저히 저하되는 문제가 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 별도의 부자재, 예를 들면 고가의 섭스트레이트 등을 이용하지 않음으로써, 가격을 절감하고, 방열 성능을 향상시키는 동시에 각종 수분에 의한 영향을 최소화하며, 와이어 본딩 불량을 최소화할 수 있는 반도체패키지를 제공하는데 있다.

본 발명의 다른 목적은 웨이퍼 레벨에서 다수의 반도체패키지를 모두 완성함으로써, 생산성을 극대화할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.

도1은 종래의 반도체패키지를 도시한 단면도이다.

도2는 본 발명에 의한 반도체패키지를 도시한 단면도이다.

도3a 내지 도3g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.

- 도면중 주요 부호에 대한 설명 -

11; 본 발명에 의한 반도체패키지

1; 반도체칩 1a; 입출력패드

3; 회로패턴 3a; 본드핑거(Bond Finger)

3b; 볼랜드(Ball Land) 4; 커버코트(cover Coat)

5; 도전성볼 w; 웨이퍼(Wafer)

sc; 스크린 un; 유닛

ci; 도전성 잉크 bl; 블레이드

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면 내주연(內週緣)에 다수의 입출력패드가 형성된 반도체칩과; 상기 각각의 입출력패드에 본드핑거가 연결되고, 상기 본드핑거로부터는 상기 입출력패드의 내측인 상기 반도체칩의 상면으로 연장되어서는 볼랜드가 형성된 다수의 회로패턴과; 상기 볼랜드를 제외한 회로패턴 및 반도체칩의 상면에 코팅된 커버코트와; 상기 회로패턴중 커버코트 외측으로 노출된 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.

여기서, 상기 회로패턴은 도전성 잉크로 형성됨이 바람직하다.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩이 다수 형성된 웨이퍼를 제공하는 단계와; 상기 웨이퍼 상면에 회로패턴 모양의 통공이 형성된 스크린을 밀착하는 단계와; 상기 스크린 상면에 도전성 잉크를 도포하여, 상기 스크린의 통공 사이로 각 반도체칩 상면의 입출력패드에 본드핑거가 연결되도록 하고, 상기 본드핑거에 연결되어서는 볼랜드가 형성되도록 하는 회로패턴 형성 단계와; 상기 볼랜드를 제외한 웨이퍼의 상면에 커버코트를 코팅하는 단계와; 상기 회로패턴중 볼랜드에 도전성볼을 융착하는 단계와; 상기 웨이퍼에서 낱개의 반도체칩으로 싱귤레이션하는 단계를 포함하여 이루어진 것을 특징으로 한다.

상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면,종래와 같은 고가의 섭스트레이트 및 봉지재 등을 채택하지 않음으로써, 전체적인 반도체패키지의 가격을 저가로 할 수 있는 장점이 있다.

또한, 반도체칩의 열이 도전성의 회로패턴에 직접 전달되어 외부로 방출됨으로써, 종래에 비하여 방열성능이 월등히 향상되고, 또한 수분을 흡수하는 자재(예를 들면 섭스트레이트)가 없음으로써, 수분에 의한 악영향이 제거되는 장점이 있다.

더불어, 회로패턴중 본드핑거가 반도체칩의 입출력패드에 직접 접착된 상태이므로, 종래와 같은 와이어 본딩 불량이 없는 장점이 있다.

또한, 본 발명은 다수의 반도체칩이 형성된 웨이퍼 상태에서 모든 패키징 공정이 완료됨으로써, 작업성이 우수하고 또한 생산성도 높은 장점이 있다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도2는 본 발명에 의한 반도체패키지(11)를 도시한 단면도이다.

도시된 바와 같이 상면 내주연(內週緣)에 다수의 입출력패드(1a)가 형성된 반도체칩(1)이 구비되어 있다.

또한, 상기 반도체칩(1)의 상면에는 회로패턴(3)이 형성되어 있다. 상기 회로패턴(3)은 상기 반도체칩(1)의 입출력패드(1a)에 직접 연결된 본드핑거(3a)와, 상기 본드핑거(3a)에 연결된 볼랜드(3b)로 이루어져 있다. 상기 회로패턴(3)중 다수의 볼랜드(3b)는 상기 반도체칩(1)의 상면 전체에 어레이(Array)되어 있다.

여기서, 상기 회로패턴(3)은 도전성 잉크(ci)(도3c 참조)로 형성되어 있다. 따라서, 상기 반도체칩(1)의 입출력패드(1a)와 상기 회로패턴(3)중 본드핑거(3a)는 직접 연결될 수 있다. 즉, 상기 도전성 잉크는 접착성이 있기 때문에, 회로패턴의 형성 공정중 상기 입출력패드에 직접 접착되며, 종래와 같은 와이어 본딩 공정이 필요없게 된다.

이어서, 상기 볼랜드(3b)를 제외한 회로패턴(3) 및 반도체칩(1)의 상면 전체는 일정 두께의 절연성 커버코트(4)로 코팅되어 있다. 여기서, 상기 커버코트(4)는 입출력패드(1a)와 연결된 본드핑거(3a) 등에도 형성됨으로써, 종래와 같은 봉지재가 전혀 필요치 않다. 또한, 상기 커버코트(4) 대신 액상 봉지재(Encap 또는 Glop Top)가 이용될 수도 있다.

또한, 상기 커버코트(4)의 측면과 상기 반도체칩(1)의 측면은 모두 동일 평면을 이루며, 상기 반도체칩(1)의 측면 및 하면은 모두 공기중으로 노출되어 있다.

마지막으로, 상기 회로패턴(3)중 커버코트(4) 외측으로 노출된 볼랜드(3b)에는 솔더볼(Solder Ball)과 같은 도전성볼(5)이 융착됨으로써, 차후 마더보드에 실장 가능한 형태로 되어 있다. 여기서, 상기 볼랜드(3b)의 표면에는 상기 도전성볼(5)이 용이하게 융착되도록 금/니켈(Au/Ni) 등이 도금될 수도 있다.

도3a 내지 도3g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.

이를 참조하여 본 발명을 순차적으로 설명하면 다음과 같다.

1. 웨이퍼 제공 단계로서, 다수의 반도체칩(1)이 대략 바둑판 모양으로 형성된 원판형의 웨이퍼(w)를 제공한다. 물론, 상기 각 반도체칩(1)의 상면에는 다수의 입출력패드(1a)가 형성되어 있다.

2. 스크린 제공 단계로서, 상기 웨이퍼(w)의 상면에 회로패턴 모양의 통공(h)이 형성된 스크린(sc)을 밀착한다.(도3a 및 도3b 참조)

즉, 도3a에 도시된 바와 같이 웨이퍼(w)의 각 반도체칩(1)과 대응하는 위치에 일정 크기의 유닛(un)이 형성되어 있고, 상기 각 유닛(un)의 내측에는 본드핑거(3a) 및 볼랜드(3b)를 포함하는 회로패턴 모양의 통공(h)이 형성된 스크린(sc)을 상기 웨이퍼(w)의 상면에 밀착한다.

3. 회로패턴 형성 단계로서, 상기 스크린(sc)의 상면에 일정량의 도전성 잉크(ci)를 돗팅(Dotting)한 상태에서, 블레이드(bl)로 상기 도전성 잉크(ci)를 일측으로 밀어, 상기 스크린(sc)의 통공(h) 사이로 일정량의 도전성 잉크(ci)가 충진되도록 한다.(도3c 및 도3d 참조) 물론, 상기 도전성 잉크(ci)를 상기 스크린(sc)상에서 분사하여 회로패턴(3)을 형성할 수도 있다.

상기와 같이 하여, 상기 웨이퍼(w)의 각 반도체칩(1) 상면의 입출력패드(1a)에 회로패턴(3)중 본드핑거(3a)가 연결되도록 하고, 또한 회로패턴(3)중 볼랜드(3b)는 상기 반도체칩(1)의 상면에 어레이되도록 한다.

4. 커버코트 코팅 단계로서, 상기 볼랜드(3b)를 제외한 회로패턴(3) 전체 및 웨이퍼(w)의 상면 전체에 절연성의 커버코트(4)를 코팅한다.(도3e 참조)

5. 도전성볼 융착 단계로서, 상기 커버코트(4)를 통해 외부로 노출된 회로패턴(3)의 볼랜드(3b)에 도전성볼(5)을 융착하여, 차후 마더보드에 실장 가능한 형태가 되도록 한다.(도3f 참조)

6. 싱귤레이션 단계로서, 상기 웨이퍼(w)에서 낱개의 반도체칩(1)으로 각각 싱귤레이션함으로써, 낱개의 반도체패키지가 제공되도록 한다.(도3g 참조)

여기서, 상기 커버코트 형성 대신, 도전성볼(5)의 융착 단계후 액상의 봉지재(Encap 또는 Glop Top)를 웨이퍼(w) 상면에 코팅하는 방법도 가능하다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.

따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 종래와 같은 고가의 섭스트레이트 및 봉지재를 채택하지 않음으로써, 전체적인 반도체패키지의 가격을 저가로 할 수 있는 효과가 있다.

또한, 반도체칩의 열이 금속성의 회로패턴에 직접 전달되어 외부로 방출됨으로써, 종래에 비하여 방열성능이 월등히 향상되고, 또한 수분을 흡수하는 자재(예를 들면 섭스트레이트)가 없음으로써, 수분에 의한 악영향이 제거되는 효과도 있다.

더불어, 회로패턴중 본드핑거가 반도체칩의 입출력패드에 직접 연결됨으로써, 종래와 같은 와이어 본딩 불량이 없는 효과가 있다.

또한, 본 발명은 다수의 반도체칩이 형성된 웨이퍼 상태에서 모든 패키징 공정이 완료됨으로써, 작업성이 우수하고 또한 생산성도 높은 효과가 있다.

Claims (4)

1. 상면 내주연(內週緣)에 다수의 입출력패드가 형성된 반도체칩과;

   상기 각각의 입출력패드에 본드핑거가 연결되고, 상기 본드핑거로부터는 상기 입출력패드의 내측인 상기 반도체칩의 상면으로 연장되어서는 볼랜드가 형성된 다수의 회로패턴과;

   상기 볼랜드를 제외한 회로패턴 및 반도체칩의 상면에 코팅된 커버코트와;

   상기 회로패턴중 커버코트 외측으로 노출된 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
2. 제1항에 있어서, 상기 회로패턴은 도전성 잉크로 형성된 것을 특징으로 하는 반도체패키지.
3. 상면에 다수의 입출력패드가 형성된 반도체칩이 다수 형성된 웨이퍼를 제공하는 단계와;

   상기 각각의 반도체칩 상면에, 본드핑거가 입출력패드에 연결되도록 하고, 상기 본드핑거에 연결되어서는 볼랜드가 형성되도록 회로패턴을 형성하는 단계와;

   상기 볼랜드를 제외한 웨이퍼의 상면에 커버코트를 코팅하는 단계와;

   상기 회로패턴중 볼랜드에 도전성볼을 융착하는 단계와;

   상기 웨이퍼에서 낱개의 반도체칩으로 싱귤레이션하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
4. 제3항에 있어서, 상기 회로패턴 형성 단계는 상기 상기 웨이퍼 상면에 회로패턴 모양의 통공이 형성된 스크린을 밀착하고, 상기 스크린 상면에 도전성 잉크를 도포하여, 상기 스크린의 통공 사이로 각 반도체칩 상면의 입출력패드에 본드핑거가 연결되도록 하고, 상기 본드핑거에 연결되어서는 볼랜드가 형성되도록 함을 특징으로 하는 반도체패키지의 제조 방법.