KR100393100B1 - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100393100B1
KR100393100B1 KR10-2000-0083047A KR20000083047A KR100393100B1 KR 100393100 B1 KR100393100 B1 KR 100393100B1 KR 20000083047 A KR20000083047 A KR 20000083047A KR 100393100 B1 KR100393100 B1 KR 100393100B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bond finger
substrate
connection means
electrical connection
Prior art date
Application number
KR10-2000-0083047A
Other languages
English (en)
Other versions
KR20020053415A (ko
Inventor
유용석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0083047A priority Critical patent/KR100393100B1/ko
Publication of KR20020053415A publication Critical patent/KR20020053415A/ko
Application granted granted Critical
Publication of KR100393100B1 publication Critical patent/KR100393100B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체칩크기와 유사한 동시에 구성 요소가 간단하여 제조 비용을 대폭 절감할 수 있도록, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 하면 외주연에 형성된 다수의 도전성 본드핑거와; 상기 반도체칩의 입출력패드와 상기 본드핑거를 상호 접속하는 전기적 접속수단과; 상기 반도체칩, 전기적 접속수단 및 본드핑거가 봉지재로 봉지되어 있되, 상기 반도체칩 및 본드핑거의 하면이 외측으로 노출되도록 형성된 봉지부와; 상기 본드핑거 하면에 상기 봉지부 외측으로 노출되도록 형성된 도전성범프를 포함하여 이루어진 것을 특징으로 함

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 칩크기와 유사한 동시에 구성 요소가 간단하여 제조 비용을 대폭 절감할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
종래의 일반적인 볼그리드어레이 반도체패키지가 도1에 도시되어 있다.
도시된 바와 같이 다수의 전자회로가 집적되어 있고 그 표면에는 입출력패드(2')가 형성되어 있는 반도체칩(1')이 중앙에 위치되어 있고, 상기 반도체칩(1')의 저면에는 접착제(3')가 개재된 채 인쇄회로기판(10')의 상면 중앙부가 접착되어 있다.
상기한 인쇄회로기판(10')은 수지층(15')을 중심층으로 하여 그 상부에는 상기 반도체칩(1')을 중심으로 그 외주연에 본드핑거(11')를 포함하는 회로패턴(12')이 형성되어 있고, 하부에는 볼랜드(13')를 포함하는 회로패턴(12')이 형성되어 있다. 물론 상기 회로패턴(12')을 이루는 본드핑거(11'), 볼랜드(13')는 구리 등의 도전성 계열이며, 상기 수지층(15') 상부의 회로패턴과 하부의 회로패턴은 도전성비아홀(14')로 연결되어 있다. 그리고, 상기 본드핑거(11') 및 볼랜드(13')를 제외한 회로패턴(12') 및 수지층(15')의 상, 하부 표면은 커버코트(16')로 코팅되어 외부환경으로부터 상기 회로패턴 등이 보호될 수 있도록 되어 있다.
한편, 상기 반도체칩(1')의 입출력패드(2')는 인쇄회로기판(10')의 상면에 형성된 본드핑거(11')와 도전성와이어(4')로 연결되어 있으며, 상기 반도체칩(1') 및 도전성와이어(4')를 외부 환경으로부터 보호하기 위해 인쇄회로기판(10') 상면은 봉지재로 봉지되어 일정 형태의 봉지부(20')가 형성되어 있다.
또한 상기 인쇄회로기판(10') 하면에 형성된 볼랜드(13')에는 도전성볼(40')이 융착된 채 마더보드(도시되지 않음)에 실장되어 반도체칩(1') 및 마더보드간에 소정의 전기적 신호를 매개할 수 있도록 되어 있다.
이러한 구성을 하는 반도체패키지는 반도체칩(1')의 전기적 신호가 입출력패드(2'), 도전성와이어(4'), 본드핑거(11'), 비아홀(14'), 볼랜드(13') 및 도전성볼(40')을 통하여 마더보드와 전기적으로 신호를 교환하게 된다.
그러나, 이러한 종래의 반도체패키지는 반도체칩의 크기에 비해 인쇄회로기판의 크기가 훨씬 큼으로써, 최근의 경박단소화한 전자기기에는 이용할 수 없는 단점이 있다. 즉, 최근의 휴대폰, 노트북, PDA, 무선호출기 등은 그 크기가 더욱 경박단소화하고 있는데, 이것에 이용되는 반도체패키지는 그 크기 또는 부피가 더 작아질 수 없는 문제가 있다.
또한, 종래의 반도체패키지는 고가의 인쇄회로기판을 사용함으로써, 반도체패키지의 비용 절감에 한계가 있다. 예를 들면, 전체 반도체패키지 비용중 상기 인쇄회로기판이 차지하는 비용이 대략 60% 정도를 차지한다.
더불어, 반도체패키지의 구성 요소가 반도체칩, 인쇄회로기판, 도전성볼 등 등으로 이루어짐으로써, 제조 공정 또는 반도체칩의 작동중 각 구성 요소에서 불량이 발생할 확률이 크고, 또한 상기 각 구성요소간의 열팽창 계수차로 인하여 각 계면에서 박리 현상이 빈번히 발생하는 단점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩 크기와 유사한 동시에 구성 요소가 간단하여 제조 비용을 대폭 절감할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
도1은 종래의 일반적인 볼그리드어레이 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도3은 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
도4a 내지 도4k는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
101,102; 본 발명에 의한 반도체패키지
1; 반도체칩 2; 입출력패드
3; 전기적 접속수단 4; 본드핑거(Bond Finger)
5; 봉지부 6; 도전성범프
7; 절연성필름 11; 섭스트레이트(Substrate))
12; 감광막 13; 개구(開口)
14; 요홈 15; 소잉툴(Sawing Tool)
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 하면 외주연에 형성된 다수의 도전성 본드핑거와; 상기 반도체칩의 입출력패드와 상기 본드핑거를 상호 접속하는 전기적 접속수단과; 상기 반도체칩, 전기적 접속수단 및 본드핑거가 봉지재로 봉지되어 있되, 상기 반도체칩 및 본드핑거의 하면이 외측으로 노출되도록 형성된 봉지부와; 상기 본드핑거 하면에 상기 봉지부 외측으로 노출되도록 형성된 도전성범프를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩의 하면과 상기 본드핑거의 하면은 동일평면일 수 있다.
또한, 상기 도전성 본드핑거는 금(Au), 팔라디엄(Pd) 또는 이들의 합금중 어느 하나에 의해 형성된 도금층일 수 있다.
또한, 상기 도전성범프는 주석(Sn)과 납(Pb)의 합금인 솔더에 의해 형성될 수 있다.
또한, 상기 봉지부의 하면에는 상기 도전성범프가 외측으로 노출되도록 절연성필름이 더 부착될 수도 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조방법은 대략 판상의 섭스트레이트를 제공하는 단계와; 상기 섭스트레이트 상면에 일정영역의 다수의 개구가 형성되도록 감광막을 코팅하는 단계와; 상기 개구에 해당하는 섭스트레이트 영역을 에칭하여 일정 깊이의 요홈이 형성되도록 하는 단계와; 상기 섭스트레이트의 요홈에 도전성범프를 형성하는 단계와; 상기 도전성범프 표면에 일정 두께의 본드핑거를 형성하는 단계와; 상기 섭스트레이트 상면에 반도체칩을 탑재하되, 상기 본드핑거가 각 반도체칩의 외주연에 위치하도록 하는 단계와; 상기 반도체칩과 상기 본드핑거를 전기적 접속수단으로 상호 접속하는 단계와; 상기 섭스트레이트 상면의 반도체칩, 전기적 접속수단을 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계와; 상기 섭스트레이트를 에칭하여 제거하는 단계와; 상기 봉지부를 소잉하여 낱개의 반도체패키지로 분리하는 단계로 이루어진 것을 특징으로 한다.
여기서, 상기 섭스트레이트는 구리판(Cu Plate)일 수 있다.
또한, 상기 범프는 주석과 납의 합금인 솔더에 의해 형성될 수 있다.
또한, 상기 본드핑거는 금, 팔라듐 또는 이들의 합금중 어느 하나에 의해 형성된 도금층일 수 있다.
또한, 상기 섭스트레이트 제거 단계는 암모니액 용액(Ammoniac Solution)이 이용될 수 있다.
또한, 상기 반도체칩 탑재 단계전에 감광막을 제거하는 단계가 더 포함될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면,종래와 같은 인쇄회로기판이 존재하지 않음으로써, 봉지부의 부피가 대폭 작아져 전체적인 반도체패키지의 크기가 반도체칩의 크기와 비슷해진다. 이러한 반도체패키지는 최근 경박단소화되는 각종 전자기기에 용이하게 채택될 수 있는 장점이 있다.
또한, 인쇄회로기판과 같은 구성요소가 제외됨으로써 그 만큼 불량 발생 확률이 작아지고, 또한 종래와 같은 계면 박리 현상이 저하되는 장점이 있다.
더불어, 반도체칩의 하면이 봉지부 외측으로 노출됨으로써, 상기 반도체칩의 열이 공기중으로 직접 배출되어 방열성능도 향상되는 장점이 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 반도체패키지(101,102)를 도시한 단면도이다.
먼저 도2a의 반도체패키지(101)를 참조하면, 상면에 다수의 입출력패드(2)가 형성된 반도체칩(1)이 구비되어 있다. 또한, 상기 반도체칩(1)의 하면 외주연에는 다수의 도전성 본드핑거(4)가 형성되어 있다.
여기서, 상기 반도체칩(1)의 하면과 상기 본드핑거(4)의 하면은 동일평면에 위치되어 있다. 또한, 상기 본드핑거(4)는 금(Au), 팔라디엄(Pd) 또는 이들의 합금에 의해 형성된 도금층이다.
상기 반도체칩(1)의 입출력패드(2)와 상기 본드핑거(4)는 전기적접속수단(3)에 의해 상호 접속되어 있다. 상기 접속수단(3)은 통상적인 골드와이어(Au Wire) 또는 알루미늄와이어(Al Wire)와 같은 도전성와이어가 이용될 수 있다. 또한, 상기 접속수단(3)은 골드범프(Au Bump) 또는 솔더범프(Solder Bump)와 같은 도전성범프(도시되지 않음)일 수도 있다. 즉, 상기 반도체칩(1)의 입출력패드(2)에 도전성범프가 형성되고, 이것이 상기 본드핑거(4)에 페이스 다운 본딩(Face Down Bonding)됨으로써, 상기 도전성범프가 상기 반도체칩(1)과 본드핑거(4)를 기계적 그리고/또는 전기적으로 상호 연결하는 매개체 역할을 한다.
한편, 상기 반도체칩(1), 전기적 접속수단(3) 및 본드핑거(4)는 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop Top)과 같은 봉지재로 봉지되어 일정 형태의 봉지부(5)를 이루고 있다. 여기서, 상기 반도체칩(1)의 하면은 외부 공기중으로 직접 노출됨으로써 방열성능이 향상되도록 되어 있다.
또한, 상기 본드핑거(4) 하면에는 상기 봉지부(5) 하방으로 돌출되어 차후 마더보드에 융착되는 도전성범프(6)가 형성되어 있다.
여기서, 상기 도전성범프(6)는 주석(Sn) 및 납(Pb)의 합금인 솔더(Solder)에 의해 형성된 것이다.
이어서, 도2b에 도시된 반도체패키지(102)를 참조한다. 도시된 바와 같이 상기 반도체패키지(102)는 도2a에 도시된 반도체패키지(101)와 매우 유사하다. 단, 도2a에 도시된 반도체패키지(101)는 봉지부(5) 하면에 절연성필름(7)이 더 부착된 것이 특징이다. 물론, 상기 봉지부(5) 하면으로 돌출된 도전성범프(6)에는 상기 절연성필름(7)이 부착되어 있지 않다. 상기와 같이 절연성필름(7)을 더 부착하는이유는 상기 도전성범프(6)가 열팽창에 의한 스트레스를 보다 강하게 견딜 수 있도록 하기 위함이다.
도3은 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이고, 도4a 내지 도4k는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도로서, 이를 참조하여 본 발명을 순차적으로 설명한다.
1. 섭스트레이트 제공 단계로서(S1, 도3a 참조), 대략 판상의 섭스트레이트(11)를 제공한다. 상기 섭스트레이트(11)는 통상적인 수지층을 이용하거나 또는 금속판을 이용할 수 있다. 상기 섭스트레이트(11)로서 금속판을 이용할 경우에는 구리판(Cu Plate)을 이용함이 바람직하다.
2. 감광막 형성 단계로서(S2, 도3b 참조), 상기 섭스트레이트(11) 상면에 감광막(12)을 형성하되, 일정영역에 다수의 개구(13)가 형성되도록 한다. 상기 감광막(12)은 통상적인 포토레지스트(Photo Resist) 또는 드라이필름(Dry Film)을 이용할 수 있다.
3. 에칭 단계로서(S3, 도3c 참조), 상기 개구(13)에 해당하는 섭스트레이트(11) 영역을 황산, 질산, 또는 염산과 같은 산성용액을 이용하여 에칭함으로써, 일정 깊이의 요홈(14)이 다수 형성되도록 한다.
4. 도전성 범프 형성 단계로서(S4, 도3d 참조), 상기 섭스트레이트(11)의 각 요홈(14)에 도전성범프(6)를 융착하여 형성한다. 상기 도전성범프(6)는 주석(Sn)과 납(Pb)으로 이루어진 솔더(Solder)를 이용할 수 있다. 일례로, 솔더볼(Solder Ball) 또는 솔더페이스트(Solder Paste)를 상기 섭스트레이트(11)의 각 요홈(14)에위치시켜 놓은 후, 고온(200~250℃)의 퍼니스(Furnace)에 투입함으로써, 상기 솔더를 융용시켜 도전성범프(6)가 되도록 할 수 있다. 이때 상기 섭스트레이트(11)가 구리판일 경우에는 상기 구리판 표면에 형성된 산화막으로 인해 상기 솔더가 상기 요홈(14)에 융착되지는 않는다.
5. 본드핑거 형성 단계로서(S5, 도3e 참조), 상기 도전성범프(6) 표면에 일정 두께의 본드핑거(4)를 형성한다. 즉, 상기 도전성범프(6) 표면에 금(Au), 팔라듐(Pd) 또는 이들의 합금을 도금함으로써, 상기 본드핑거(4)를 형성한다.
6. 감광막 제거 단계로서(S6, 도3f 참조), 상기 섭스트레이트(11)에서 감광막(12)을 제거한다. 상기 감광막(12)은 통상적인 화학용액으로 제거할 수 있다.
7. 반도체칩 탑재 단계로서(S7, 도3g 참조), 상기 섭스트레이트(11) 상면에 반도체칩(1)을 탑재하되, 상기 본드핑거(4)가 각 반도체칩(1)의 외주연에 위치하도록 상기 반도체칩(1)을 위치시킨다.
8. 전기적 접속 단계로서(S8, 도3h 참조), 상기 반도체칩(1)과 상기 본드핑거(4)를 전기적 접속수단(3)으로 상호 접속한다. 일례로, 상기 전기적 접속수단(3)은 골드와이어 또는 알루미늄와이어와 같은 도전성와이어가 사용될 수 있다. 즉, 도전성와이어의 일단을 반도체칩(1)의 입출력패드(2)에 접속하고, 타단은 본드핑거(4)에 접속한다.
또한, 상기 전기적 접속수단(3)은 골드범프 또는 솔더범프와 같은 도전성범프가 이용될 수도 있다.(도시되지 않음) 즉, 상기 반도체칩(1)의 입출력패드(2)에 도전성범프를 미리 형성하고, 이것을 상기 본드핑거(4)에 페이스 다운 본딩(FaceDown Bonding)함으로써, 상기 도전성범프가 상기 반도체칩(1)과 본드핑거(4)를 기계적 그리고/또는 전기적으로 상호 연결하는 매개체 역할을 하도록 할 수 있다.
9. 봉지 단계로서(S9, 도3i 참조), 상기 섭스트레이트(11) 상면의 반도체칩(1), 전기적 접속수단(3) 등을 에폭시몰딩컴파운드 또는 글럽탑과 같은 봉지재로 봉지함으로써, 일정 형태의 봉지부(5)가 형성되도록 한다.
10. 섭스트레이트 제거 단계로서(S10, 도3j 참조), 상기 섭스트레이트(11)를 화학용액으로 제거하여 상기 봉지부(5) 하면에 도전성범프(6)가 남고, 또한 반도체칩(1)의 하면이 외부로 노출되도록 한다. 상기 섭스트레이트(11)가 구리판일 경우에는 상기 화학용액으로서 암모니액 용액을 사용함이 바람직하다. 즉, 상기 암모니액 용액은 상기 구리판과만 상호 작용을 하고, 상기 도전성범프(6)와는 상호작용하지 않기 때문이다.
11. 소잉 단계로서(S11, 도3k 참조), 상기 봉지부(5)에서 각각의 반도체칩(1)을 중심으로, 그것에 연결된 전기적 접속수단(3), 본드핑거(4) 및 도전성범프(6)가 하나의 유닛을 이루도록 봉지부(5)를 소잉함으로써, 독립된 반도체패키지가 제공되도록 한다.
도면중 미설명 부호 15는 소잉툴이다.
한편, 상기 소잉 단계전에는 상기 봉지부 및 반도체칩(1)의 하면에 절연성필름을 부착하는 단계가 더 포함될 수도 있다.(도시되지 않음) 상기와 같이 절연성필름이 부착된 경우에는 상기 도전성범프(6)가 열적 스트레스에 보다 강하게 견딜수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 종래와 같은 인쇄회로기판이 존재하지 않음으로써, 봉지부의 부피가 대폭 작아져 전체적인 반도체패키지의 크기가 반도체칩의 크기와 비슷해진다. 이러한 반도체패키지는 최근 경박단소화되는 각종 전자기기에 용이하게 채택될 수 있는 효과가 있다.
또한, 인쇄회로기판과 같은 구성요소가 제외됨으로써 그 만큼 불량 발생 확률이 작아지고, 또한 종래와 같은 계면 박리 현상이 저하되는 효과가 있다.
더불어, 반도체칩의 하면이 봉지부 외측으로 노출됨으로써, 상기 반도체칩의 열이 공기중으로 직접 배출되어 방열 성능도 향상되는 효과가 있다.

Claims (7)

  1. (정정) 상면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 하면 외주연에, 상기 반도체칩의 하면과 동일 평면을 이루며 형성된 다수의 도전성 본드핑거와;
    상기 반도체칩의 입출력패드와 상기 본드핑거를 상호 접속하는 전기적 접속수단과;
    상기 반도체칩, 전기적 접속수단 및 본드핑거가 봉지재로 봉지되어 있되, 상기 반도체칩 및 본드핑거의 하면은 외측으로 노출되도록 형성된 봉지부와;
    상기 본드핑거 하면에 상기 봉지부 외측으로 노출되며 형성된 도전성범프와;
    상기 봉지부 하면에 부착되어 있되, 상기 도전성범프는 외측으로 노출되도록 부착된 절연성필름을 포함하여 이루어진 반도체패키지.
  2. (삭제)
  3. (삭제)
  4. (정정) 대략 판상의 섭스트레이트를 제공하는 단계와;
    상기 섭스트레이트 상면에 일정영역의 다수의 개구가 형성되도록 감광막을 코팅하는 단계와;
    상기 개구에 해당하는 섭스트레이트 영역을 에칭하여 일정 깊이의 요홈이 형성되도록 하는 단계와;
    상기 섭스트레이트의 요홈에 도전성범프를 형성하는 단계와;
    상기 도전성범프 표면에 일정 두께의 본드핑거를 형성하는 단계와;
    상기 섭스트레이트 상면에 반도체칩을 탑재하되, 상기 본드핑거가 각 반도체칩의 외주연에 위치하도록 하는 단계와;
    상기 반도체칩과 상기 본드핑거를 전기적 접속수단으로 상호 접속하는 단계와;
    상기 섭스트레이트 상면의 반도체칩, 전기적 접속수단을 봉지재로 봉지하여 일정 형태의 봉지부를 형성하는 단계와;
    상기 섭스트레이트를 에칭하여 제거하는 단계와;
    상기 봉지부에서 각각의 반도체칩을 중심으로, 그것에 연결된 전기적 접속수단, 본드핑거 및 도전성범프가 하나의 유닛을 이루도록 상기 봉지부를 소잉하여 낱개의 반도체패키지로 분리하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  5. 제4항에 있어서, 상기 섭스트레이트는 구리판(Cu Plate)인 것을 특징으로 하는 반도체패키지의 제조 방법.
  6. 제4항에 있어서, 상기 섭스트레이트 제거 단계는 암모니액 용액(Ammoniac Solution)이 이용됨을 특징으로 하는 반도체패키지의 제조 방법.
  7. 제4항에 있어서, 상기 반도체칩 탑재 단계전에 감광막을 제거하는 단계가 더 포함됨을 특징으로 하는 반도체패키지의 제조 방법.
KR10-2000-0083047A 2000-12-27 2000-12-27 반도체패키지 및 그 제조 방법 KR100393100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083047A KR100393100B1 (ko) 2000-12-27 2000-12-27 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083047A KR100393100B1 (ko) 2000-12-27 2000-12-27 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020053415A KR20020053415A (ko) 2002-07-05
KR100393100B1 true KR100393100B1 (ko) 2003-07-31

Family

ID=27686790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0083047A KR100393100B1 (ko) 2000-12-27 2000-12-27 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100393100B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134982A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134982A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20020053415A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
KR100260997B1 (ko) 반도체패키지
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20030193096A1 (en) Wafer-level package with a cavity and fabricating method thereof
US6544812B1 (en) Single unit automated assembly of flex enhanced ball grid array packages
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
US20020187591A1 (en) Packaging process for semiconductor package
KR100393100B1 (ko) 반도체패키지 및 그 제조 방법
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JPH07111278A (ja) 樹脂封止パッケージおよび電子回路装置
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR20010042682A (ko) 반도체장치 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100393098B1 (ko) 반도체패키지용 부자재의 패턴층 형성 방법
WO1998059369A1 (fr) Boitier de semi-conducteur et son procede de fabrication
KR100779346B1 (ko) 반도체패키지 및 그 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR100542672B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 16