KR20020058200A - 반도체패키지 및 그 봉지 방법 - Google Patents

반도체패키지 및 그 봉지 방법 Download PDF

Info

Publication number
KR20020058200A
KR20020058200A KR1020000086237A KR20000086237A KR20020058200A KR 20020058200 A KR20020058200 A KR 20020058200A KR 1020000086237 A KR1020000086237 A KR 1020000086237A KR 20000086237 A KR20000086237 A KR 20000086237A KR 20020058200 A KR20020058200 A KR 20020058200A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
printed circuit
semiconductor package
semiconductor
Prior art date
Application number
KR1020000086237A
Other languages
English (en)
Inventor
장상재
신원선
최석현
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000086237A priority Critical patent/KR20020058200A/ko
Publication of KR20020058200A publication Critical patent/KR20020058200A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

이 발명은 반도체패키지 및 그 봉지 방법에 관한 것으로, 생산성(UPH) 및 신뢰성이 향상된 동시에 열방출 성능도 향상시킬 수 있도록, 하면 중앙에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩의 하면에 상기 모든 입출력패드가 오픈되도록 대략 직사각 모양의 개구가 형성되며, 상기 반도체칩의 넓이보다 큰 넓이를 가지며 접착수단으로 접착된 인쇄회로기판과, 상기 반도체칩의 입출력패드와 인쇄회로기판을 연결하는 도전성와이어와, 상기 인쇄회로기판의 하면에 융착된 다수의 도전성볼과, 상기 반도체칩의 입출력패드 및 도전성와이어를 외부 환경으로부터 보호하도록 상기 인쇄회로기판의 개구에 형성된 봉지부로 이루어진 반도체패키지에 있어서, 상기 봉지부는 반도체칩과 접착수단의 계면박리를 억제하기 위해, 상기 반도체칩의 측면과 접착수단 사이의 공간에 더 형성된 것을 특징으로 한다.

Description

반도체패키지 및 그 봉지 방법{Semiconductor package and its molding method}
본 발명은 반도체패키지 및 그 봉지 방법에 관한 것으로, 더욱 상세하게 설명하면 생산성(UPH) 및 신뢰성이 향상된 동시에 열방출 성능도 향상된 칩스케일(Chip Scale) 반도체패키지 및 그 봉지 방법에 관한 것이다.
통상 칩스케일 반도체패키지는 박층 구조의 인쇄회로기판과 볼 배열(Ball Array) 방식을 이용하여 패키지의 크기를 반도체칩의 크기게 가깝게 만든 것을 말한다. 이러한 칩스케일 반도체패키지는 빠른 속도로 동작하면서도 실장에 필요한 면적에 대해서는 최소의 면적만을 필요로 하고, 또한 공간과 속도의 조건을 만족시켜야 하는 통신기기, 셀룰러 폰, 노트북, 무선 시스템 등의 요구를 충족시키게 적합함으로써, 최근 급속하게 이용되고 있는 추세이다.
이러한 칩스케일 반도체패키지(이하, 단순히 반도체패키지로 칭함)가 도1a 및 도1b에 도시되어 있으며, 이를 참조하여 종래의 구조를 간단히 설명하기로 한다. 여기서, 도1a와 같은 반도체패키지(101')를 팬인타입(Fan-in Type)이라 하고, 도1b와 같은 반도체패키지(102')를 팬아웃타입(Fan-out Type)이라 하며, 그 기준은 도전성볼이 반도체칩의 내주연에 위치할 경우 팬인타입으로, 외주연인에 위치할 경우 팬아웃타입으로 분류하고 있다.
먼저, 하면 중앙에는 다수의 입출력패드(1a')가 형성된 반도체칩(1')이 구비되어 있다. 이러한 반도체칩(1')을 센터패드(Center Pad)형 반도체칩이라고도 한다.
상기 반도체칩(1')의 하면 즉, 입출력패드(1a')의 외측으로는 일정두께의 접착수단(2')이 접착되어 있고, 상기 접착수단(2') 하면에는 통상의 인쇄회로기판(10')이 접착되어 있다. 즉, 수지층(15')의 하면에 미세하고 복잡한 도전성 배선패턴(12')이 형성되어 있고, 상기 배선패턴(12')은 솔더마스크(11')에 의해 코팅되어 있다. 여기서, 상기 배선패턴(12')은 하기할 도전성와이어(30')에 의해 연결되는 본드핑거(13')와, 하기할 도전성볼(40')이 융착되는 볼랜드(12a')로 구분할 수 있다. 즉, 상기 반도체칩(1')의 입출력패드(1a')를 향하는 둘레에는 다수의 본드핑거(13')가 형성되어 있고, 이 본드핑거(13')는 각각의 볼랜드(12a')에 모두 연결되어 있다. 또한, 상기 볼랜드(12a')는 상기 솔더마스크(11')에 의해 오픈되어 있다. 또한, 상기 인쇄회로기판(10')은 상기 반도체칩(1')의 입출력패드(1a')와 대응되는 영역에 개구부(17')가 형성되어 상기 반도체칩(1')의 입출력패드(1a')가 와이어 본딩 가능하게 되어 있다.
여기서, 상기와 같은 접착수단(2') 및 인쇄회로기판(10')의 면적은 상기 반도체칩(1')의 면적보다 약간 크게 형성됨으로써, 도1a 및 도1b와 같이, 상기 접착수단(2') 및 인쇄회로기판(10')은 반도체칩(1')의 측단으로 약간 더 연장되어 있다. 이와 같이 인쇄회로기판(10')이 반도체칩(1')의 면적보다 큰 이유는배선패턴(12')의 폭 내지 그 설계 기술의 한계에 의한 것이다.
한편, 상술한 바와 같이 상기 반도체칩(1')의 입출력패드(1a')와 인쇄회로기판(10')의 본드핑거(13')는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(30')로 상호 접속되어 있으며, 상기 반도체칩(1')의 측면 및 하면의 일정 영역, 상기 도전성와이어(30'), 상기 인쇄회로기판(10')의 본드핑거(13') 등은 봉지재로 봉지되어 일정 형상의 봉지부(50')가 형성되어 있다.
또한, 상기 인쇄회로기판(10')의 볼랜드(12a')에는 모두 솔더볼과 같은 도전성볼(40')이 각각 융착되어 차후 마더보드에 실장 가능한 상태로 되어 있다.
따라서, 상기와 같은 반도체패키지(101',102')는 반도체칩(1')의 신호가 입출력패드(1a'), 도전성와이어(30'), 배선패턴(12')의 본드핑거(13') 및 볼랜드(12a'), 도전성볼(40')을 통하여 마더보드로 전달되며, 마더보드의 전기적 신호는 그 역으로 전달된다.
한편, 상기와 같은 반도체패키지(101',102')의 제조 공정중 봉지부(50')를 형성하는 봉지 방법에 대해 간단히 설명하면 다음과 같다.
종래의 봉지 방법은 통상 액상의 봉지재를 프린팅(Printing)하는 방법을 이용하거나 또는 디스펜싱(Dispensing)하는 방법을 이용한 후, 상온 또는 일정 온도에서 큐어(Cure)하여 경화된 봉지부(50')를 형성하고 있다.
즉, 액상 봉지재를 상기 반도체칩(1')의 입출력패드(1a'), 도전성와이어(30') 및 인쇄회로기판(10')의 본드핑거(13')에 일정량 프린팅하거나 디스펜싱함으로써, 상기 액상의 봉지재가 자연스럽게 일정영역까지 흘러 소정 형상의 봉지부(50')가 형성되도록 유도하고 있다.
그러나, 이러한 종래의 반도체패키지 및 그 봉지 방법은 낱개의 반도체패키지 일정 영역에만 액상 봉지재를 프린팅하거나 또는 도포함으로써, 생산성(UPH)이 매우 떨어지는 단점이 있다. 즉, 금형을 이용한 일괄적인 봉지 방법에 비해, 그 생산성이 현저히 떨어지며, 또한 상기 액상 봉지재가 에폭시몰딩컴파운드(Epoxy Moldng Compound)에 비해 매우 고가이기 때문에 반도체패키지의 가격도 고가로 되는 단점이 있다.
더불어, 종래의 반도체패키지는 도1a 및 도1b에 도시된 바와 같이 반도체칩의 측부에 어떠한 보강 수단도 형성되지 않음으로써, 상기 반도체칩의 하면과 접착수단의 계면 사이가 박리되기 쉽고, 또한 이 부분을 통하여 수분이 쉽게 침투됨으로써, 결국 반도체패키지의 신뢰성을 저하시키는 단점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 첫번째 목적은 저가의 봉지재(예를 들면, 에폭시몰딩컴파운드) 및 금형을 이용한 봉지 방법을 채택함으로써, 생산성을 향상시키고, 또한 반도체칩의 측단에도 봉지부가 형성되도록 함으로써, 반도체칩과 접착수단과의 계면박리를 억제하여 반도체패키지의 신뢰성을 향상시키는데 있다.
본 발명의 두번째, 목적은 반도체칩의 상면에 별도의 방열수단을 더 부착함으로써, 열방출 성능을 극대화시키는데 있다.
도1a 및 도1b는 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도3은 본 발명에 의한 다른 반도체패키지를 도시한 단면도이다.
도4a 및 도4b는 본 발명에 의한 또다른 반도체패키지를 도시한 단면도이다.
도5a 및 도5b는 본 발명에 의한 봉지 방법을 도시한 상태도이다.
도6a 및 도6b는 본 발명에 의한 다른 봉지 방법을 도시한 상태도이다.
- 도면중 주요 부호에 대한 설명 -
101,102,103,104,105; 본 발명에 의한 반도체패키지
1; 반도체칩1a; 입출력패드
2; 접착수단10; 인쇄회로기판
11; 솔더마스크12; 배선패턴
12a; 볼랜드13; 본드핑거
15; 수지층16; 솔더마스크
17; 개구30; 도전성와이어
40; 도전성볼50; 봉지부
60; 하금형61; 공간부
62; 백큠홀70; 상금형
80; 방열수단
상기한 목적을 달성하기 위해 본 발명은 하면 중앙에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩의 하면에 상기 모든 입출력패드가 오픈되도록 대략 직사각 모양의 개구가 형성되며, 상기 반도체칩의 넓이보다 큰 넓이를 가지며 접착수단으로 접착된 인쇄회로기판과, 상기 반도체칩의 입출력패드와 인쇄회로기판을 연결하는 도전성와이어와, 상기 인쇄회로기판의 하면에 융착된 다수의 도전성볼과, 상기 반도체칩의 입출력패드 및 도전성와이어를 외부 환경으로부터 보호하도록 상기 인쇄회로기판의 개구에 형성된 봉지부로 이루어진 반도체패키지에 있어서, 상기 봉지부는 반도체칩과 접착수단의 계면박리를 억제하기 위해, 상기 반도체칩의 측면과 접착수단 사이의 공간에 더 형성된 것을 특징으로 한다.
여기서, 상기 인쇄회로기판의 개구 및 반도체칩의 측면과 접착수단 사이에 형성된 봉지부는, 반도체패키지가 금형에 안착되어 봉지재로 성형된 것이다.
상기 인쇄회로기판의 개구는, 반도체칩의 측면을 봉지재로 성형시 상기 봉지재가 상기 개구쪽으로 용이하게 흘러 충진될 수 있도록, 반도체칩의 폭보다 더 길게 형성될 수 있다.
또한, 상기 봉지부는 상기 반도체칩의 상면에도 형성될 수 있다.
또한, 상기 반도체칩은 상면에 접착수단에 의해 방열수단이 더 접착될 수도 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명은 하면 중앙에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩의 하면에 상기 모든 입출력패드가 오픈되도록 대략 직사각 모양의 개구가 형성되며, 상기 반도체칩의 넓이보다 큰 넓이를가지며 접착수단으로 접착된 인쇄회로기판과, 상기 반도체칩의 입출력패드와 인쇄회로기판을 연결하는 도전성와이어로 이루어진 반도체패키지를 봉지재로 봉지하는 방법에 있어서, 상기 반도체패키지는 상기 인쇄회로기판과 대응되는 영역에 공간부가 형성된 하금형에 밀착되고, 상기 반도체패키지의 반도체칩 상면에는 대략 판상의 상금형이 밀착된 채 봉지재가 충진되어 봉지됨을 특징으로 한다.
여기서, 상기 봉지는 반도체패키지가 반도체칩의 상면과 일정거리 이격된 상부에 대략 판상의 상금형이 위치되어 봉지재가 충진되는 단계와, 상기 반도체패키지가 인쇄회로기판의 개구와 대응되는 영역에 공간부가 형성된 하금형에 밀착되어, 상기 공간부로 봉지재가 충진되는 단계로 이루어질 수도 있다.
또한, 상기 하금형의 공간부 측부에는 다수의 백큠홀이 형성되어, 봉지중 상기 인쇄회로기판의 개구 주변이 하금형에 흡착되도록 함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 봉지 방법에 의하면, 저가의 봉지재(예를 들면, 에폭시봉지컴파운드) 및 금형을 이용한 봉지 방법을 채택함으로써, 생산성을 향상시킴은 물론, 반도체칩의 측단에도 봉지부가 형성됨으로써, 반도체칩과 접착수단과의 계면박리 현상을 억제하여 반도체패키지의 신뢰성을 향상시키는 효과가 있다.
또한, 반도체칩의 상면에 별도의 방열수단을 더 부착함으로써, 열방출 성능이 극대화되는 효과도 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 반도체패키지(101,102)를 도시한 단면도이다.
도시된 바와 같이 하면 중앙에 다수의 입출력패드(1a)가 형성된 반도체칩(1)이 구비되어 있고, 상기 반도체칩(1)의 하면에 상기 모든 입출력패드(1a)가 오픈되도록 대략 직사각 모양의 개구부(17)가 형성되며, 상기 반도체칩(1)의 넓이보다 큰 넓이를 가지며 접착수단(2)으로 접착된 인쇄회로기판(10)이 구비되어 있다. 또한, 상기 반도체칩(1)의 입출력패드(1a)와 인쇄회로기판(10)은 도전성와이어(30)로 상호 연결되어 있으며, 상기 인쇄회로기판(10)의 하면에는 다수의 도전성볼(40)이 융착되어 있으며, 이러한 구조는 종래와 동일하다.
도면중 미설명부호 15는 인쇄회로기판(10)의 수지층이고, 12는 배선패턴이며, 13은 배선패턴의 본드핑거(13), 12a는 배선패턴의 볼랜드, 11은 솔더마스크이다.
여기서, 본 발명의 특징은 상기 반도체칩(1)의 측면과 접착수단(2) 사이에 봉지부(50)가 더 형성됨으로써, 상기 반도체칩(1)과 접착수단(2) 사이의 계면박리 현상을 억제하도록 한 구조이다. 또한, 상기 봉지부(50)는 상기 반도체패키지(101,102)가 금형에 안착된 채 봉지재(예를 들면, 에폭시몰딩컴파운드)가 충진됨으로써 형성된 것이며, 상기 인쇄회로기판(10)의 개구부(17)에도 상기와 동일한 봉지재가 충진되어 봉지부(50)가 형성된 것이다.
여기서, 종래에는 상기 인쇄회로기판(10)의 개구부(17)에 액상의 봉지재가프린팅 또는 디스펜싱되어 형성된 것이지만, 본 발명은 금형을 이용함으로써, 그 생산성을 월등히 향상시킬 수 있게 된 것이다.
한편, 상기 인쇄회로기판(10)의 개구부(17)는, 반도체칩(1)의 측면을 봉지재로 성형시 상기 봉지재가 상기 개구부(17)쪽으로 용이하게 흘러 충진될 수 있도록, 반도체칩(1)의 폭보다 더 길게 형성됨이 바람직하다.(도5b 참조)
계속해서, 도3은 본 발명에 의한 다른 반도체패키지(103)를 도시한 단면도이며, 이것은 상기 도2a 및 도2b와 유사하므로 그 차이점만을 설명하기로 한다.
즉, 도3에 도시된 반도체패키지는 상기 봉지부(50)가 상기 반도체칩(1)의 상면에도 일정두께로 형성된 차이점이 있다. 즉, 도2a 및 도2b에 도시된 반도체패키지(101,102)는 반도체칩(1)의 상면이 봉지부(50) 외측으로 노출됨으로써, 상기 반도체칩(1)의 상면에 플래시(봉지재 찌꺼기)가 형성될 위험이 있다. 그러나, 도3과 같은 반도체패키지(103)는 그 상면 전체에도 봉지부(50)가 형성됨으로써, 상기한 위험을 회피할 수 있다. 물론, 이때 상기 반도체칩(1)의 상면을 그라인딩(Grinding)하여 탑재함이 바람직하며, 상기와 같이 하여 그 반도체패키지(103)의 총두께는 종래와 유사하게 유지할 수 있다.
도4a 및 도4b는 본 발명에 의한 또다른 반도체패키지(104,105)를 도시한 단면도로서, 이것 역시 도2a 및 도2b와 유사하므로 그 차이점만을 설명하면 다음과 같다.
즉, 상기 반도체칩(1)의 상면에는 접착수단(2)이 개재되어 대략 판상의 방열수단(80)이 더 접착되어 있다. 상기 방열수단(80)은 통상의 구리(Cu), 구리가 포함된 합금 또는 알루미늄(Al)과 같이 열도전성이 큰 물질을 사용한다. 따라서, 상기와 같은 반도체패키지(104,105)는 종래에 비해 열방출 성능이 크게 개선되는 효과가 있다.
도5a 및 도5b는 본 발명에 의한 봉지 방법을 도시한 상태도이다.
도시된 바와 같이 하면 중앙에 다수의 입출력패드(1a)가 형성된 반도체칩(1)과, 상기 반도체칩(1)의 하면에 상기 모든 입출력패드(1a)가 오픈되도록 대략 직사각 모양의 개구부(17)가 형성되며, 상기 반도체칩(1)의 넓이보다 큰 넓이를 가지며 접착수단(2)으로 접착된 인쇄회로기판(10)과, 상기 반도체칩(1)의 입출력패드(1a)와 인쇄회로기판(10)을 연결하는 도전성와이어(30)로 이루어진 반도체패키지를 봉지재로 봉지하는 방법에 있어서, 상기 반도체패키지는 상기 인쇄회로기판(10)과 대응되는 영역에 공간부(61)가 형성된 하금형(60)에 밀착되고, 상기 반도체패키지의 반도체칩(1) 상면에는 대략 판상의 상금형(70)이 밀착된 채 에폭시봉지컴파운드와 같은 봉지재를 고온고압으로 충진함으로써, 소정 형상의 봉지부(50)를 형성한다.
여기서, 상기 인쇄회로기판(10)의 개구부(17)는, 반도체칩(1)의 폭보다 더 길게 형성하여, 반도체칩(1)의 측면을 봉지재로 성형시 상기 봉지재가 상기 개구부(17)쪽으로 흘러가도록 한다. 즉, 1회의 봉지 공정에 의해, 반도체칩(1)의 측면뿐만 아니라, 인쇄회로기판(10)의 개구부(17)에도 봉지재가 충진되도록 한 것이다.
또한, 이때 상기 하금형(60)의 공간부(61) 측부에는 다수의 백큠홀(62)을 형성하고, 봉지 공정중 상기 백큠홀(62)을 통하여 상기 인쇄회로기판(10)의개구부(17) 주변이 하금형(60)에 더욱 강하게 흡착 및 밀착되도록 함으로써, 봉지재가 상기 인쇄회로기판(10)의 볼랜드(12a)까지 흘러가지 않토록 한다.
도면중 미설명 부호 s는 차후 낱개의 반도체패키지로 싱귤레이션되는 라인을 가상적으로 도시한 것이다.
도6a 및 도6b는 본 발명에 의한 다른 봉지 방법을 도시한 상태도이다.
이는 도5a에 도시된 형태로 봉지를 수행할 경우, 상기 반도체칩(1)의 상면에는 플래시가 발생할 수 있는데 이러한 플래시 발생을 회피하기 위함이다.
즉, 도6a에 도시된 바와 같이 반도체칩(1)의 상면과 일정거리 이격된 상부에 대략 판상의 상금형(70)이 위치되어 봉지재가 충진됨으로써, 상기 반도체칩(1)의 상면 및 측면과 접착수단(2) 사이의 공간 전체에 봉지부(50)를 1차적으로 형성하고, 도6b에 도시된 바와 같이 상기 반도체패키지를 인쇄회로기판(10)의 개구부(17)와 대응되는 영역에 공간부(61)가 형성된 하금형(60)에 밀착시키고, 상기 공간부(61)로 봉지재를 충진시킴으로 2차적으로 봉지부(50)를 형성한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 봉지 방법에 의하면, 저가의 봉지재(예를 들면, 에폭시봉지컴파운드) 및 금형을 이용한 봉지 방법을 채택함으로써, 생산성을 향상시킴은 물론, 반도체칩의 측단에도 봉지부가 형성됨으로써, 반도체칩과 접착수단과의 계면박리 현상을 억제하여 반도체패키지의 신뢰성을 향상시키는 효과가 있다.
또한, 반도체칩의 상면에 별도의 방열수단을 더 부착함으로써, 열방출 성능이 극대화되는 효과도 있다.

Claims (7)

  1. 하면 중앙에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩의 하면에 상기 모든 입출력패드가 오픈되도록 대략 직사각 모양의 개구가 형성되며, 상기 반도체칩의 넓이보다 큰 넓이를 가지며 접착수단으로 접착된 인쇄회로기판과, 상기 반도체칩의 입출력패드와 인쇄회로기판을 연결하는 도전성와이어와, 상기 인쇄회로기판의 하면에 융착된 다수의 도전성볼과, 상기 반도체칩의 입출력패드 및 도전성와이어를 외부 환경으로부터 보호하도록 상기 인쇄회로기판의 개구에 형성된 봉지부로 이루어진 반도체패키지에 있어서,
    상기 봉지부는 반도체칩과 접착수단의 계면박리를 억제하기 위해, 상기 반도체칩의 측면과 접착수단 사이의 공간에 더 형성된 것을 특징으로 하는 반도체패키지.
  2. 제1항에 있어서, 상기 인쇄회로기판의 개구는, 반도체칩의 측면을 봉지재로 성형시 상기 봉지재가 상기 개구쪽으로 용이하게 흘러 충진될 수 있도록, 반도체칩의 폭보다 더 길게 형성된 것을 특징으로 하는 반도체패키지.
  3. 제1항 또는 제2항에 있어서, 상기 봉지부는 상기 반도체칩의 상면에도 형성된 것을 특징으로 하는 반도체패키지.
  4. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 반도체칩은 상면에 접착수단에 의해 방열수단이 더 접착된 것을 특징으로 하는 반도체패키지.
  5. 하면 중앙에 다수의 입출력패드가 형성된 반도체칩과, 상기 반도체칩의 하면에 상기 모든 입출력패드가 오픈되도록 대략 직사각 모양의 개구가 형성되며, 상기 반도체칩의 넓이보다 큰 넓이를 가지며 접착수단으로 접착된 인쇄회로기판과, 상기 반도체칩의 입출력패드와 인쇄회로기판을 연결하는 도전성와이어로 이루어진 반도체패키지를 봉지재로 봉지하는 방법에 있어서,
    상기 반도체패키지는 상기 인쇄회로기판과 대응되는 영역에 공간부가 형성된 하금형에 밀착되고, 상기 반도체패키지의 반도체칩 상면에는 대략 판상의 상금형이 밀착된 채 봉지재가 충진되어 봉지됨을 특징으로 하는 반도체패키지의 봉지 방법.
  6. 제5항에 있어서, 상기 봉지는 반도체패키지가 반도체칩의 상면과 일정거리 이격된 상부에 대략 판상의 상금형이 위치되어 봉지재가 충진되는 단계와, 상기 반도체패키지가 인쇄회로기판의 개구와 대응되는 영역에 공간부가 형성된 하금형에 밀착되어, 상기 공간부로 봉지재가 충진되는 단계로 이루어진 것을 특징으로 하는 반도체패키지의 봉지 방법.
  7. 제5항 또는 제6항에 있어서, 상기 하금형의 공간부 측부에는 다수의 백큠홀이 형성되어, 봉지중 상기 인쇄회로기판의 개구 주변이 하금형에 흡착되도록 함을특징으로 하는 반도체패키지의 봉지 방법.
KR1020000086237A 2000-12-29 2000-12-29 반도체패키지 및 그 봉지 방법 KR20020058200A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086237A KR20020058200A (ko) 2000-12-29 2000-12-29 반도체패키지 및 그 봉지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086237A KR20020058200A (ko) 2000-12-29 2000-12-29 반도체패키지 및 그 봉지 방법

Publications (1)

Publication Number Publication Date
KR20020058200A true KR20020058200A (ko) 2002-07-12

Family

ID=27689306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086237A KR20020058200A (ko) 2000-12-29 2000-12-29 반도체패키지 및 그 봉지 방법

Country Status (1)

Country Link
KR (1) KR20020058200A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758493B1 (ko) * 2006-03-28 2007-09-12 앰코 테크놀로지 코리아 주식회사 인쇄회로기판 및 이것을 이용한 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980084278A (ko) * 1997-05-22 1998-12-05 김영환 마이크로-볼 그리드 어레이 패키지
KR19990025703A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법
KR19990035576A (ko) * 1997-10-31 1999-05-15 윤종용 칩 스케일 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980084278A (ko) * 1997-05-22 1998-12-05 김영환 마이크로-볼 그리드 어레이 패키지
KR19990025703A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법
KR19990035576A (ko) * 1997-10-31 1999-05-15 윤종용 칩 스케일 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758493B1 (ko) * 2006-03-28 2007-09-12 앰코 테크놀로지 코리아 주식회사 인쇄회로기판 및 이것을 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6798049B1 (en) Semiconductor package and method for fabricating the same
US6515356B1 (en) Semiconductor package and method for fabricating the same
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100487135B1 (ko) 볼그리드어레이패키지
KR20020058200A (ko) 반도체패키지 및 그 봉지 방법
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR100357883B1 (ko) 반도체장치및그제조방법
KR100473336B1 (ko) 반도체패키지
KR100610916B1 (ko) 반도체패키지
KR100779346B1 (ko) 반도체패키지 및 그 제조 방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR100421777B1 (ko) 반도체패키지
KR100542671B1 (ko) 반도체패키지 및 그 제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR101535404B1 (ko) 반도체 패키지 및 그 제조방법
KR100729024B1 (ko) 반도체패키지 및 이를 위한 금형
KR100298691B1 (ko) 반도체 장치
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR100365052B1 (ko) 반도체패키지 및 그 제조 방법
US20020125554A1 (en) Semiconductor device
KR20000074351A (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application