KR100758493B1 - 인쇄회로기판 및 이것을 이용한 반도체 패키지 - Google Patents

Abstract

본 발명은 인쇄회로기판 및 이것을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 구조를 새롭게 개선하여 인쇄회로기판의 상면과 몰딩수지간의 계면으로 수분이 침투되어 결과적으로 계면박리 현상이 발생되는 것을 방지할 수 있도록 한 인쇄회로기판 및 이것을 이용한 반도체 패키지에 관한 것이다.

이를 위해, 본 발명은 인쇄회로기판의 구조를 각 반도체 패키지 영역의 사방에 슬롯이 형성된 구조 또는 각 반도체 패키지 영역의 사방에 솔더마스크를 제거하는 동시에 그 제거된 자리면이 홈으로 형성된 구조로 개선하여, 계면을 통한 수분 침투 및 계면 박리 현상을 방지할 수 있도록 한 인쇄회로기판 및 이것을 이용한 반도체 패키지를 제공한다.

인쇄회로기판, 반도체 패키지, 계면 박리, 슬롯, 홈, 몰딩수지

Description

인쇄회로기판 및 이것을 이용한 반도체 패키지{Printed circuit board and semiconductor package using the same}

도 1은 본 발명에 따른 인쇄회로기판의 구조에 대한 제1실시예를 개략적으로 나타낸 평면도,

도 2는 도 1의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도,

도 3은 도 1의 구조가 적용된 3층 구조의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도,

도 4는 본 발명에 따른 인쇄회로기판의 구조에 대한 제2실시예를 개략적으로 나타낸 평면도,

도 5는 도 4의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도,

도 6은 도 4의 구조가 적용된 3층 구조의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도,

도 7은 종래의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 설명하는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 인쇄회로기판 12 : 열경화성 수지층

14 : 전도성 회로패턴 14' : 와이어 본딩용 전도성패턴

16 : 볼랜드 18 : 비아홀

20 : 솔더볼 22 : 솔더마스크

24 : 반도체 칩 26 : 와이어

28 : 몰딩수지 32 : 반도체 패키지 영역

34 : 슬롯 36 : 칩탑재영역

38 : 홈

본 발명은 인쇄회로기판 및 이것을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 구조를 새롭게 개선하여 인쇄회로기판의 상면과 몰딩수지간의 계면으로 수분이 침투되어 결과적으로 계면박리 현상이 발생되는 것을 방지할 수 있도록 한 인쇄회로기판 및 이것을 이용한 반도체 패키지에 관한 것이다.

통상적으로, 반도체 패키지 제조용 인쇄회로기판(10)은 도 7에 도시된 바와 같이 열경화성 수지층(12)과, 이 열경화성 수지층(12)을 중심으로 그 상하면에 식 각 등의 공정으로 형성되는 구리박막의 전도성 회로패턴(14) 및 볼랜드(16)와, 상면의 전도성 회로패턴(14)과 저면의 볼랜드(16)간을 통전시키기 위하여 열경화성 수지층에 관통 형성되는 다수의 비아홀(18)과, 상면의 와이어 본딩용 전도성 회로패턴(14')과 솔더볼(20) 부착을 위한 볼랜드(16) 영역 등을 제외한 표면에 코팅되는 솔더마스크(22: = 커버코트) 등으로 구성된다.

이러한 구성의 인쇄회로기판은 반도체 패키지를 한꺼번에 여러개를 제조하기 위하여 반도체 패키지 영역이 일방향으로 여러개 형성된 스트립 단위 또는 매트릭스 단위로 제조되고 있다.

또한, 상기 인쇄회로기판은 회로의 구성에 따라 전도성 패턴 및 수지층 등이 여러번 적층된 3층(layer) 또는 4층(layer) 등의 타입으로도 제조되고 있다.

위와 같은 종래의 인쇄회로기판을 이용한 반도체 패키지 및 그 제조 방법을 간략하게 살펴보면 다음과 같다.

첨부한 도 7은 종래의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 설명하는 단면도이다.

인쇄회로기판(10)의 상면 중앙에 구획된 칩 부착 영역에 반도체 칩(24)을 부착하는 공정과; 상기 반도체 칩(24)의 본딩패드와 상기 인쇄회로기판(10)의 와이어 본딩용 전도성패턴(14)간을 와이어(26)로 연결하는 와이어 본딩 공정과; 상기 반도체 칩(24)과 와이어(26) 등을 외부로부터 보호하기 위하여 인쇄회로기판(10)의 전체 상면이 몰딩수지(28)로 덮혀지도록 몰딩하는 몰딩 공정과; 개개의 반도체 패키지로 분리되도록 상기 인쇄회로기판(10)의 반도체 패키지 영역을 따라 싱귤레이션하는 공정과; 상기 인쇄회로기판(10)의 저면에 노출되어 있는 볼랜드(16)에 인출단자로서 솔더볼(20)을 융착시키는 공정 등을 거침으로써, 첨부한 도 7에 도시된 바와 같은 반도체 패키지(300)로 제조된다.

이때, 상기 인쇄회로기판은 각 반도체 패키지 영역이 매트릭스 또는 스트립 단위로 배열되어 있는 바, 몰딩 공정시 소위 일면 몰딩(one side mold)이라 하여 인쇄회로기판의 전체 상면이 한꺼번에 수지로 몰딩되어진다.

이렇게 인쇄회로기판의 전체 상면이 몰딩된 다음, 인쇄회로기판의 각 반도체 패키지 영역을 따라 싱귤레이션 공정이 진행됨에 따라 개개의 패키지로 제작되는 것이다.

그러나, 상기와 같은 구조로 제조된 반도체 패키지는 다음과 같은 문제점이 있었다.

일면 몰딩 설계(one side mold design)에 따라 인쇄회로기판의 상면에 걸쳐 몰딩이 이루어진 다음, 개개의 패키지로 싱귤레이션되어 제조된 종래의 반도체 패키지에 있어서, 이 반도체 패키지를 사방 측면(싱귤레이션된 면)에서 보았을 때 인쇄회로기판의 상면과 몰딩수지간의 계면이 외부로 노출된 상태이므로, 계면을 통해 수분 등의 침투가 이루어짐과 함께 결과적으로 그 계면이 박리(delamination)되는 현상이 발생되는 문제점이 있었다.

또한, 개개의 패키지로 싱귤레이션되는 순간, 싱귤레이션 수단에 의한 충격이 인쇄회로기판의 상면과 몰딩수지간의 계면으로 전달되어, 계면 주변의 몰딩수지 입자가 탈락되는 등의 손상이 발생되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 인쇄회로기판의 구조를 각 반도체 패키지 영역의 사방에 슬롯이 형성된 구조로 개선하여, 인쇄회로기판의 측면까지 몰딩수지가 덮혀지는 방식으로 몰딩공정이 이루어지도록 함으로써, 인쇄회로기판의 상면과 몰딩수지간의 계면이 몰딩수지에 의하여 감싸여져 수분 침투 및 계면 박리 현상을 방지할 수 있도록 한 인쇄회로기판 및 이것을 이용한 반도체 패키지를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 인쇄회로기판의 구조를 각 반도체 패키지 영역의 사방에 솔더마스크를 제거하는 동시에 그 제거된 자리면이 홈으로 형성된 구조로 개선하여, 홈을 통해 노출된 인쇄회로기판의 열경화성 수지층 표면에 몰딩수지의 몰딩이 이루어지도록 함으로써, 열경화성 수지층과 몰딩수지간의 우수한 결합력으로 인하여 계면을 통한 수분 침투 및 계면 박리 현상을 방지할 수 있도록 한 인쇄회로기판 및 이것을 이용한 반도체 패키지를 제공하는데 있다.

상기한 목적을 달성하기 위한 본 발명의 인쇄회로기판은: 열경화성 수지층과, 이 열경화성 수지층을 중심으로 그 상하면에 형성된 전도성 회로패턴 및 볼랜드와, 상면의 전도성 회로패턴과 저면의 볼랜드간을 통전시키기 위하여 열경화성 수지층에 관통 형성되는 다수의 비아홀과, 와이어 본딩용 전도성 회로패턴과 볼랜드 영역 등을 제외한 표면에 코팅되는 솔더마스크를 포함하여 구성되며 반도체 패키지 영역이 스트립 또는 매트릭스 배열을 갖는 인쇄회로기판에 있어서,
상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 존재하는 솔더마스크를 제거하여 열경화성 수지층을 노출시키는 동시에 그 제거된 자리면이 솔더마스크층의 높이만큼 홈으로 형성된 것을 특징으로 한다.

삭제

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는: 스트립 또는 매트릭스 배열의 반도체 패키지 영역을 갖는 인쇄회로기판과, 상기 인쇄회로기판의 각 반도체 패키지 영역에 탑재된 반도체 칩과, 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 상면에 노출되어 있는 전도성패턴간을 연결하는 와이어와, 상기 반도체 칩 및 와이어를 포함하는 상기 인쇄회로기판의 상면에 걸쳐 몰딩되는 몰딩수지를 포함하는 반도체 패키지에 있어서, 상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 슬롯이 독립적으로 관통 형성되고, 이 슬롯에 몰딩수지가 채워지도록 함으로써, 상기 인쇄회로기판 측면이 몰딩수지로 감싸여지도록 한 구조를 특징으로 한다.

또는, 상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 존재하는 솔더마스크를 제거하여 열경화성 수지층을 노출시키는 동시에 그 제거된 자리면이 솔더마스크층의 높이만큼 홈으로 형성되고, 이 홈에 몰딩수지가 채워지도록 함으로써, 상기 홈을 통해 노출된 열경화성 수지층과 몰딩수지가 서로 밀착 결합되도록 한 구조를 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

첨부한 도 1은 본 발명에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 평면도이고, 도 2는 도 1의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도이다.

본 발명은 인쇄회로기판을 이용한 일면 몰딩 구조의 반도체 패키지에서 발생되는 문제점, 즉 반도체 패키지의 측면을 보면 인쇄회로기판의 상면과 그 위에 몰딩된 수지의 계면이 외부로 노출됨에 따라 그 계면을 통해 수분의 침투가 이루어지고, 결국 계면이 박리되는 현상을 방지할 수 있도록 한 점에 주안점이 있다.

전술한 바와 같이, 반도체 패키지 제조용 인쇄회로기판(10)은 열경화성 수지층(12)과, 이 열경화성 수지층(12)을 중심으로 그 상하면에 형성된 전도성 회로패턴(14) 및 볼랜드(16)와, 상면의 전도성 회로패턴(14)과 저면의 볼랜드(16)간을 통전시키기 위하여 열경화성 수지층(12)에 관통 형성되는 다수의 비아홀(18)과, 인쇄회로기판의 상면에 형성된 와이어 본딩용 전도성 회로패턴(14')과 그 저면에 형성된 볼랜드(16) 영역 등을 제외한 표면에 코팅되는 솔더마스크(22)를 포함하여 구성되며, 반도체 패키지 영역이 스트립 또는 매트릭스 배열을 갖도록 제작된다.

여기서, 본 발명의 인쇄회로기판에 대한 제1실시예로서, 인쇄회로기판(10)의 각 반도체 패키지 영역(32)의 사방 위치에 길다란 슬롯(34)이 독립적으로 관통 형성되고, 이렇게 각 반도체 패키지 영역(32)의 사방에 형성된 길다란 슬롯(34)은 몰 딩공정시 몰딩수지(28)로 채워지는 공간이 된다.

한편, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)의 사방 위치에 슬롯(34)이 형성됨에 따라, 공정간의 열팽창이나 자재 자체의 자중에 의한 워피지(warpage) 현상을 방지할 수 있는 효과도 얻을 수 있으며, 그 이유는 상기 슬롯(34)이 워피지를 흡수하는 완충 공간이 되기 때문이다.

위와 같은 제1실시예에 따른 인쇄회로기판을 이용하여 제조되는 반도체 패키지 구조를 설명하면 다음과 같다.

각 반도체 패키지 영역(32)의 사방 위치에 슬롯(34)이 독립적으로 형성된 인쇄회로기판(10)이 구비된 상태에서 각 반도체 패키지 영역(32)의 중앙부에 구획된 칩탑재영역(36)에 반도체 칩(24)이 부착되는 공정과, 각 반도체 패키지 영역(32)내에서 칩탑재영역(36)의 사방 위치에 노출되어 있는 와이어 본딩용 전도성패턴(14')과 상기 반도체 칩(24)의 본딩패드간을 와이어(26)로 연결하는 공정이 진행된다.

다음으로, 상기 반도체 칩(24)과 와이어(26) 등을 포함하는 인쇄회로기판(10)의 상면, 즉 각 반도체 패키지 영역(32)이 한꺼번에 몰딩수지(28)로 몰딩되는 바, 이때 몰딩수지(28)가 상기 슬롯(34)에 채워지게 되어, 인쇄회로기판(10)의 측면까지 감싸여지는 몰딩이 이루어지게 된다.

이어서, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)을 따라 개개의 패키지가 되도록 싱귤레이션을 실시함으로써, 싱귤레이션이 종료된 반도체 패키지(100)는 첨부한 도 2에 도시된 바와 같이 인쇄회로기판(10)의 측면까지 몰딩수지(28)로 감싸여지는 구조로 제조된다.

도 2에서 보는 바와 같이, 인쇄회로기판(10)의 측면 즉, 인쇄회로기판(10)의 상면과 몰딩수지(28)간의 계면이 외부에서 보이지 않게 몰딩수지(28)로 감싸여짐에 따라, 계면을 통한 수분 침투 경로가 완전 차단되어, 결국 계면 박리 현상 등을 용이하게 방지할 수 있게 된다.

여기서, 본 발명의 인쇄회로기판에 대한 제2실시예를 첨부한 도 4 및 도 5를 참조로 살펴보면 다음과 같다.

전술한 바와 같이, 인쇄회로기판(10)은 열경화성 수지층(12)을 중심으로 그 상하면에 형성된 전도성 회로패턴(14) 및 볼랜드(16)가 형성되고, 상면의 와이어 본딩용 전도성 회로패턴(14')과 저면의 볼랜드(16) 영역 등을 제외한 표면에 솔더마스크(22)가 코팅되어 있다.

이때, 본 발명의 인쇄회로기판에 대한 제2실시예로서, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)의 사방 위치에 존재하는 솔더마스크(22)를 제거하여 열경화성 수지층(12)을 일부 노출시키는 동시에 그 제거된 자리면은 제거된 솔더마스크층의 높이만큼 홈(38)으로 형성된다.

보다 상세하게는, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)의 사방 위치에 형성된 상기 길다한 형태의 홈(38)은 도 4에서 보는 바와 같이 서로 연통된 상태가 된다.

위와 같은 제2실시예에 따른 인쇄회로기판을 이용하여 제조되는 반도체 패키지 구조를 설명하면 다음과 같다.

각 반도체 패키지 영역(32)의 사방 위치에 길다란 홈(38)이 형성된 인쇄회로 기판(10)이 구비된 상태에서 각 반도체 패키지 영역(32)의 중앙부에 구획된 칩탑재영역(36)에 반도체 칩(24)이 부착되는 공정과, 각 반도체 패키지 영역(32)내에서 칩탑재영역(36)의 사방 위치에 노출되어 있는 와이어 본딩용 전도성패턴(14')과 상기 반도체 칩(24)의 본딩패드간을 와이어(26)로 연결하는 공정이 진행된다.

다음으로, 상기 반도체 칩(24)과 와이어(26) 등을 포함하는 인쇄회로기판(10)의 상면, 즉 각각의 반도체 패키지 영역(32)이 한꺼번에 몰딩수지(28)로 몰딩되는 바, 이때 몰딩수지(28)가 상기 홈(38)에 채워지게 된다.

보다 상세하게는, 상기 홈(38)에 채워진 몰딩수지(28)는 홈(38)의 바닥면에 노출된 열경화성 수지층(12)과 밀착되며 접착된 상태가 되는 바, 잘 알려진 바와 같이 몰딩수지(28)와 열경화성 수지층(12)은 서로간의 결합력이 우수하여 수분 등의 침투를 용이하게 방지할 수 있게 된다.

이어서, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)을 따라 개개의 패키지가 되도록 싱귤레이션을 실시함으로써, 첨부한 도 5에 도시된 바와 같은 구조의 반도체 패키지(200)로 제조되어진다.

도 5에서 보는 바와 같이, 상기 인쇄회로기판(10)의 각 반도체 패키지 영역(32)의 사방 위치에 형성된 홈(38)에 몰딩수지(28)가 채워지는 동시에 홈(38)의 바닥면으로 노출된 열경화성 수지층(12)과 서로 접착된 구조의 반도체 패키지(200)로 제조된다.

따라서, 상기 몰딩수지(28)와 열경화성 수지층(12)은 서로간의 결합력이 우수하므로, 그 계면을 통해 수분 등이 침투되는 것을 차단할 수 있고, 결국 종래 구 조의 반도체 패키지에서와 같이 인쇄회로기판과 몰딩수지간의 계면이 박리되는 현상을 용이하게 방지할 수 있게 된다.

한편, 첨부한 도 3은 상기 슬롯이 형성된 3층 구조의 인쇄회로기판을 이용한 반도체 패키지를 나타내고, 도 6은 상기 홈이 형성된 3층 구조의 인쇄회로기판을 이용하여 제조된 반도체 패키지 구조를 나타내는 단면도이다.

인쇄회로기판(10)은 회로의 설계 및 구성에 따라 전도성 패턴(14) 및 열경화성 수지층(12) 등이 여러번 적층된 3층(layer) 또는 4층(layer) 등의 타입으로도 제조될 수 있는 바, 3층 또는 4층 또는 그 이상의 층이 적층된 인쇄회로기판(10)이라 할지라도 상기 슬롯(34)을 형성하여 상기이 같은 인쇄회로기판(10)의 측면 몰딩이 진행될 수 있고, 또는 상기 홈(38)을 형성하여 홈(38)을 통해 노출된 열경화성 수지층(12)에 대한 몰딩이 진행될 수 있다.

이상에서 본 바와 같이, 본 발명에 따른 인쇄회로기판 및 이것을 이용한 반도체 패키지에 의하면 다음과 같은 장점을 제공한다.

1) 인쇄회로기판의 구조를 각 반도체 패키지 영역의 사방에 슬롯이 형성된 구조로 개선하여, 인쇄회로기판의 측면까지 몰딩수지가 덮혀지는 방식으로 몰딩공정이 이루어지도록 함으로써, 인쇄회로기판의 상면과 몰딩수지간의 계면이 몰딩수지에 의하여 감싸여져 수분 침투 및 계면 박리 현상을 용이하게 방지할 수 있고, 슬롯이 인쇄회로기판의 워피지 현상을 완충하는 역할을 하는 잇점 또한 있다.

2) 인쇄회로기판의 각 반도체 패키지 영역의 사방에 솔더마스크를 제거하는 동시에 그 제거된 자리면이 홈으로 형성된 구조로 개선하여, 홈을 통해 노출된 열경화성 수지층 표면에 몰딩수지의 몰딩이 이루어지도록 함으로써, 열경화성 수지층과 몰딩수지간의 우수한 결합력으로 인하여 계면을 통한 수분 침투 및 계면 박리 현상을 용이하게 방지할 수 있다.

Claims (4)

1. 삭제
2. 열경화성 수지층과, 이 열경화성 수지층을 중심으로 그 상하면에 형성된 전도성 회로패턴 및 볼랜드와, 상면의 전도성 회로패턴과 저면의 볼랜드간을 통전시키기 위하여 상기 열경화성 수지층에 관통 형성되는 다수의 비아홀과, 상면의 와이어 본딩용 전도성 회로패턴과 저면의 볼랜드 영역 등을 제외한 표면에 코팅되는 솔더마스크를 포함하여 구성되며 반도체 패키지 영역이 스트립 또는 매트릭스 배열을 갖는 인쇄회로기판에 있어서,

   상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 존재하는 솔더마스크를 제거하여 열경화성 수지층을 노출시키는 동시에 그 제거된 자리면이 솔더마 스크층의 높이만큼 홈으로 형성된 것을 특징으로 하는 인쇄회로기판.
3. 스트립 또는 매트릭스 배열의 반도체 패키지 영역을 갖는 인쇄회로기판과, 상기 인쇄회로기판의 각 반도체 패키지 영역에 탑재된 반도체 칩과, 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 상면에 노출되어 있는 전도성패턴간을 연결하는 와이어와, 상기 반도체 칩 및 와이어를 포함하는 상기 인쇄회로기판의 상면에 걸쳐 몰딩되는 몰딩수지를 포함하는 반도체 패키지에 있어서,

   상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 슬롯이 독립적으로 관통 형성되고, 이 슬롯에 몰딩수지가 채워지도록 함으로써, 상기 인쇄회로기판 측면이 몰딩수지로 감싸여지도록 한 구조를 특징으로 하는 반도체 패키지.
4. 스트립 또는 매트릭스 배열의 반도체 패키지 영역을 갖는 인쇄회로기판과, 상기 인쇄회로기판의 각 반도체 패키지 영역에 탑재된 반도체 칩과, 상기 반도체 칩의 본딩패드와 상기 인쇄회로기판의 상면에 노출되어 있는 전도성패턴간을 연결하는 와이어와, 상기 반도체 칩 및 와이어를 포함하는 상기 인쇄회로기판의 상면에 걸쳐 몰딩되는 몰딩수지를 포함하는 반도체 패키지에 있어서,

   상기 인쇄회로기판의 각 반도체 패키지 영역의 사방 위치에 존재하는 솔더마스크를 제거하여 열경화성 수지층을 노출시키는 동시에 그 제거된 자리면이 솔더마 스크층의 높이만큼 홈으로 형성되고, 이 홈에 몰딩수지가 채워지도록 함으로써, 상기 홈을 통해 노출된 열경화성 수지층과 몰딩수지가 서로 밀착 결합되도록 한 구조를 특징으로 하는 반도체 패키지.

Images