KR20010058356A - 기판을 사용하는 반도체 칩 패키지 - Google Patents

기판을 사용하는 반도체 칩 패키지 Download PDF

Info

Publication number
KR20010058356A
KR20010058356A KR1019990062617A KR19990062617A KR20010058356A KR 20010058356 A KR20010058356 A KR 20010058356A KR 1019990062617 A KR1019990062617 A KR 1019990062617A KR 19990062617 A KR19990062617 A KR 19990062617A KR 20010058356 A KR20010058356 A KR 20010058356A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
molding part
chip package
package
Prior art date
Application number
KR1019990062617A
Other languages
English (en)
Inventor
이민호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990062617A priority Critical patent/KR20010058356A/ko
Publication of KR20010058356A publication Critical patent/KR20010058356A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 기판을 사용하는 반도체 칩 패키지에 관한 것이다. 본 발명의 목적은 반도체 칩 패키지에서 기판과 성형부 사이의 계면 박리와 수분의 침투에 의한 불량을 방지하는 데 있다. 이러한 목적을 달성하기 위해서 본 발명의 실시예는 반도체 칩, 일면에 반도체 칩이 탑재되는 기판, 반도체 칩과 기판을 전기적으로 연결하는 내부 접속 수단, 반도체 칩과 내부 접속 수단이 내장되는 성형부 및 반도체 칩을 외부 장치와 전기적으로 연결하는 외부 접속 수단을 포함하는 반도체 칩 패키지에 있어서, 성형부는 기판의 일면 위에 형성되며, 기판은 반도체 칩과 전기적으로 연결되는 회로를 포함하고, 성형부가 형성되는 기판의 일면에는 복수개의 요부(凹部)가 형성되고, 성형부는 요부(凹部) 내부로 연장되는 것을 특징으로 하는 반도체 칩 패키지를 제공한다.

Description

기판을 사용하는 반도체 칩 패키지{Semiconductor chip package using substrate}
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 기판을 사용하는 반도체 칩 패키지에 관한 것이다.
일반적인 반도체 칩 패키지에서는 리드프레임에 의해 반도체 칩의 전기적인 신호가 외부 장치와 연결되고, 반도체 칩이 외부 장치에 고정된다. 그러나, 볼 그리드 어레이(Ball Grid Array, 이하 'BGA'라 한다) 패키지에서는 리드프레임 대신에 회로가 형성된 기판이 이러한 역할을 대신하다.
도 1은 종래 기술에 따른 BGA 패키지를 나타내는 단면도이다.
도 1을 참조하면, BGA 패키지(10)는 기판(12), 반도체 칩(14), 성형부(20), 솔더 볼(22)로 이루어진다. 반도체 칩(14)은 회로가 형성된 기판(12) 위에 탑재된다. 기판(12)과 반도체 칩(14)은 절연 테이프 또는 절연 접착제(16)에 의해서 접착된다. 반도체 칩(14)과 기판(12)이 접착되면 금속세선(Metal Wire; 18)에 의해서 반도체 칩(14)의 본딩 패드(15)와 기판(12)이 전기적으로 연결된다. 반도체 칩(14)과 기판(12)의 전기적 연결 부분은 성형 수지로 형성된 성형부(20)에 의해 외부로부터 보호된다. 기판(12) 하부에는 BGA 패키지(10)를 외부 장치와 연결하기 위한 외부 접속 단자로서 솔더 볼(Solder Ball; 22)이 형성된다.
이와 같은 BGA 패키지(10)에서는 성형부(20)와 기판(12) 사이의 접착이 BGA 패키지(10)의 신뢰성에 큰 영향을 끼친다. 성형부(20)와 기판(12) 사이의 접착이 약한 경우, 성형부(20)와 기판(12) 사이에 계면 박리가 발생할 수 있다. BGA 패키지(10)에 대한 외관 및 전기적 특성 검사 또는 증기압 시험(Pressure Cooker Test)에서 이러한 계면 박리는 수분이 침투하는 경로로서 작용한다. 성형부(20)와 기판(12) 사이에 수분이 침투하면 BGA 패키지(10)의 전기적 특성에 불량이 발생하게 된다.
본 발명의 목적은 반도체 칩 패키지에서 기판과 성형부 사이의 계면 박리와 수분의 침투에 의한 불량을 방지하는 데 있다.
도 1은 종래 기술에 따른 BGA 패키지를 나타내는 단면도,
도 2는 본 발명의 실시예에 따른 BGA 패키지를 나타내는 단면도,
도 3은 본 발명의 실시예에 따른 BGA 패키지에 사용하는 기판을 나타내는 평면도이다.
<도면의 주요 부호에 대한 설명>
10, 100; BGA 패키지 12, 112; 기판
14, 114; 반도체 칩 15, 115; 본딩 패드
16, 116; 절연 접착제 18, 118; 금속세선
20, 120; 성형부 22, 122; 솔더 볼
124; 요부(凹部) 126; 칩 탑재부
이러한 목적을 달성하기 위해서 본 발명의 실시예는 반도체 칩, 일면에 반도체 칩이 탑재되는 기판, 반도체 칩과 기판을 전기적으로 연결하는 내부 접속 수단, 반도체 칩과 내부 접속 수단이 내장되는 성형부 및 반도체 칩을 외부 장치와 전기적으로 연결하는 외부 접속 수단을 포함하는 반도체 칩 패키지에 있어서, 성형부는 기판의 일면 위에 형성되며, 기판은 반도체 칩과 전기적으로 연결되는 회로를 포함하고, 성형부가 형성되는 기판의 일면에는 복수개의 요부(凹部)가 형성되고, 성형부는 요부(凹部) 내부로 연장되는 것을 특징으로 하는 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하고자 한다. 도면 전반에 걸쳐서 동일한 도면 부호는 동일한 구성 요소를 나타낸다.
도 2는 본 발명의 실시예에 따른 BGA 패키지를 나타내는 단면도, 도 3은 본 발명의 실시예에 따른 BGA 패키지에 사용하는 기판을 나타내는 평면도이다.
도 2 및 도 3을 참조하면, BGA 패키지(100)는 기판(112), 반도체 칩(114), 성형부(120), 솔더 볼(122)로 이루어지고, 기판(112)에는 복수개의 요부(凹部, Dimple; 124))가 형성된다. BGA 패키지(100)의 기판(112)으로는 세라믹, 인쇄 회로 기판, 플렉시블 회로(Flexible Circuit) 등이 사용된다. 반도체 칩(114)은 기판(112)의 칩 탑재부(126)에 탑재된다. 이때, 칩 탑재부(126)에는 절연 테이프 또는 절연 접착제(116)가 도포되어 있어서, 반도체 칩(114)과 기판(112)이 접착될 수 있다.
칩 탑재부(126)에 반도체 칩(114)이 접착되면 금속세선(Metal Wire; 118))에 의해서 반도체 칩(114)의 본딩 패드(115)와 기판(112)이 전기적으로 연결된다. 반도체 칩(114)과 기판(112)의 전기적 연결 부분은 성형 수지로 형성된 성형부(120)에 의해 외부로부터 보호된다. 기판(112) 하부에는 BGA 패키지(100)를 외부 장치와 연결하기 위한 외부 접속 단자로서 솔더 볼(Solder Ball; 122)이 형성된다.
요부(凹部, Dimple; 124)는 기판(112)을 관통하지 않는 깊이로 형성되는데, 특히 기판(112)의 회로가 손상되지 않도록 주의하여야 한다. 요부(凹部, Dimple; 124)가 형성되는 위치는 칩 탑재부(126) 주변으로서, 성형부(120)와 기판(112)이 접착되는 부분이다. 성형부(120)를 형성하는 성형 수지는 기판의 요부(凹部, Dimple; 124) 내부를 채우게 된다. 따라서, 성형부(120)와 기판(112) 사이의 접착 면적이 증가하여 접착력이 향상된다. 접착 면적이 증가함에 따라 성형부(120)와 기판(112) 사이에 계면 박리가 발생하는 경로가 길어지고, 계면을 통한 수분 침투 거리가 증가한다.
본 발명은 위에서 설명한 실시예 이외의 다른 변형예로도 구현될 수 있다. 위의 실시예는 단순한 예시에 지나지 않으며, 한정적으로 해석되어서는 안 된다. 본 발명의 특허청구범위의 기술적 사상 내에서 변형되는 실시예는 본 발명의 범위에 포함된다.
따라서, 본 발명의 실시예에 의하면 성형부와 기판 사이의 접착력을 증가시켜서 계면 박리를 방지할 수 있다.
또한, 계면 박리가 발생하더라도 성형부와 기판 사이의 계면을 통한 수분의 침투를 감소시켜 불량 발생을 억제할 수 있다.

Claims (3)

  1. 반도체 칩, 일면에 상기 반도체 칩이 탑재되는 기판, 상기 반도체 칩과 상기 기판을 전기적으로 연결하는 내부 접속 수단, 상기 반도체 칩과 상기 내부 접속 수단이 내장되는 성형부 및 상기 반도체 칩을 외부 장치와 전기적으로 연결하는 외부 접속 수단을 포함하는 반도체 칩 패키지에 있어서,
    상기 성형부는 상기 기판의 상기 일면 위에 형성되며,
    상기 기판은 상기 반도체 칩과 전기적으로 연결되는 회로를 포함하고, 상기 성형부가 형성되는 상기 기판의 상기 일면에는 복수개의 요부(凹部)가 형성되고, 상기 성형부는 상기 요부(凹部) 내부로 연장되는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 기판은 상기 일면에 상기 반도체 칩이 탑재되는 칩 탑재부를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제 2항에 있어서, 상기 요부(凹部)는 상기 칩 탑재부 외부에 형성되는 것을 특징으로 하는 반도체 칩 패키지.
KR1019990062617A 1999-12-27 1999-12-27 기판을 사용하는 반도체 칩 패키지 KR20010058356A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062617A KR20010058356A (ko) 1999-12-27 1999-12-27 기판을 사용하는 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062617A KR20010058356A (ko) 1999-12-27 1999-12-27 기판을 사용하는 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR20010058356A true KR20010058356A (ko) 2001-07-05

Family

ID=19630130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062617A KR20010058356A (ko) 1999-12-27 1999-12-27 기판을 사용하는 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR20010058356A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758493B1 (ko) * 2006-03-28 2007-09-12 앰코 테크놀로지 코리아 주식회사 인쇄회로기판 및 이것을 이용한 반도체 패키지
KR101369436B1 (ko) * 2007-05-21 2014-03-04 세메스 주식회사 몰딩용 필름 및 이를 포함하는 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758493B1 (ko) * 2006-03-28 2007-09-12 앰코 테크놀로지 코리아 주식회사 인쇄회로기판 및 이것을 이용한 반도체 패키지
KR101369436B1 (ko) * 2007-05-21 2014-03-04 세메스 주식회사 몰딩용 필름 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US7145222B2 (en) Leadless semiconductor package
US7514771B2 (en) Leadless lead-frame
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JPH08288686A (ja) 半導体装置
US20080237855A1 (en) Ball grid array package and its substrate
KR20010058356A (ko) 기판을 사용하는 반도체 칩 패키지
US6211563B1 (en) Semiconductor package with an improved leadframe
CN208507649U (zh) 一种电子元件封装结构及电器设备
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
JPH09283661A (ja) 樹脂封止型半導体装置
JPH10209321A (ja) 半導体集積回路装置
KR100357883B1 (ko) 반도체장치및그제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100362501B1 (ko) 반도체장치
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR20020004241A (ko) 증기를 배출하는 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지
KR100379085B1 (ko) 반도체장치의봉지방법
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR100487463B1 (ko) 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자
KR100510470B1 (ko) 신뢰도를 개선할 수 있는 반도체 패키지의 본딩부 및 본딩방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination