JPH09283661A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH09283661A
JPH09283661A JP9790496A JP9790496A JPH09283661A JP H09283661 A JPH09283661 A JP H09283661A JP 9790496 A JP9790496 A JP 9790496A JP 9790496 A JP9790496 A JP 9790496A JP H09283661 A JPH09283661 A JP H09283661A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
region
resin layer
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9790496A
Other languages
English (en)
Inventor
Megumi Kusumi
恵 楠美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9790496A priority Critical patent/JPH09283661A/ja
Publication of JPH09283661A publication Critical patent/JPH09283661A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】基板と半導体チップの剥離が生じにくい且つ放
熱性の良好な樹脂封止型半導体装置を提供する。 【解決手段】基板３と、基板上にあり且つ第１の領域と
第２の領域を有し且つこの第２の領域に孔部を有する第
１の樹脂層７と、第１の樹脂層の第１の領域に接着され
たリード５と、第１の樹脂層の第２の領域上にあり第２
の樹脂層１１と、第２の樹脂層と第１の樹脂層により基
板３に接着された半導体チップ１と、半導体チップ１と
リード５を被覆する外囲器１５とを有しするため、基板
と半導体チップの剥離が生じにくくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップと基板
の密着性が良い樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置を図面を参酌して以下
にに示す。図６(a) は従来の樹脂封止型半導体装置の外
観図であり、図６(b) はこの樹脂封止型半導体装置の断
面図である。この半導体装置は高発熱性の大容量の回路
素子を有する大信号半導体チップからの熱を外部に放棄
するために、例えば銅の支持基板１０３の一表面をエポ
キシ樹脂製の外囲器より露出させている。すなわち、支
持基板１０３の一表面に半導体チップ１０１とリード１
０５が接着され、支持基板１０３の他の表面が外囲器１
１５外に露出されている。リード１０５は例えば直径２
５μｍ程度の金ワイヤ１１３により電気的に接続されて
いる。外部と信号の送受信を行うリード１０５と支持基
板１０３は、例えば強固な接続である絶縁性ポリイミド
テープ樹脂１０７により接着されている。これは放熱性
が悪いが、絶縁性ポリイミド樹脂テープは接着力が強固
なためである。また支持基板１０３と半導体チップ１０
１は、放熱を考慮に入れて銀ペーストを含んだ絶縁性樹
脂接着剤１１１によりが接着されている。半導体チップ
１０１は樹脂接着剤１１１を介して、支持基板１０３に
接着しているが、樹脂接着剤１１１と銅製の支持基板１
０３の密着性が悪いという問題が生じる。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
樹脂封止型半導体装置では、半導体チップ１０１と支持
基板１０３は、両者の電気絶縁ということを考慮に入れ
比較的接着力の強いポリイミド樹脂テープ１０７により
接着しているため、ポリイミド樹脂テープ１０１支持基
板１０３の接着性は良好である。しかし半導体チップ１
０１と支持基板１０３は、半導体チップ１０１の放熱と
いう問題を考慮に入れて、銀ペーストを含んだ絶縁性樹
脂接着剤１１１により接着しているが、銀ペーストを含
んだ樹脂接着剤はポリイミド樹脂テープ１０７より接着
性が弱いため、樹脂接着剤１１１は基板１０３との密着
性が悪いという問題が生じる。そのため支持基板１０３
と樹脂接着剤１１１の界面から僅かながら水分が進入し
てしまう可能性が生じる。進入した僅かな水分は樹脂接
着剤１１１の表面から吸湿され、樹脂接着剤１１１は若
干膨らむ。この状態で、樹脂樹脂接着材１１１が吸湿し
たまま温度サイクル試験に半導体装置を投入すると、接
着剤１１１に含まれた水分が水蒸気爆発を起こし、外囲
器１１５を破壊したり、また水蒸気爆発が生じなくても
吸湿した僅かな水分により接着剤１１１の劣化が生じ、
樹脂接着剤１１１と基板１１３の界面で剥がれが生じや
すくなってしまい、樹脂封止型導体装置の信頼性に悪影
響を及ぼす。本発明では、支持基板と半導体チップの剥
離が生じにくい樹脂封止型半導体装置の提供を目的とす
る。
【０００４】
【課題を解決するための手段】支持基板と、この支持基
板面上に接着され且つ第１の領域と第２の領域を有する
第１の樹脂層と、第１の領域の第１の樹脂層を介して第
１の樹脂層により基板に接着されたリードと、第２の領
域の第１の樹脂層を介し接着された第２の樹脂層と、第
２の樹脂層及び前記第１の樹脂層を介して前記支持基板
に接着された半導体チップと、半導体チップと前記リー
ドを電気的に接続する接続体と、半導体チップ、前記リ
ード及び前記接続体を被覆する外囲器とを有する。
【０００５】
【発明の実施の形態】本発明に示す実施例を図面を参照
して以下に説明する。本発明の樹脂封止型半導体装置に
係る第１の実施の形態を図１に示す。第１の実施形態の
樹脂封止型半導体装置は、例えば銅製の支持基板３の全
面に、支持基板３と樹脂接着剤１１両者の強固な接着と
いうことを考慮に入れ絶縁性比較的接着力の強いポリイ
ミド樹脂テープ7 により接着している。さらにポリイミ
ド樹脂テープ７の半導体チップ１上の領域に貫通孔部を
有することを特徴としている。そして外部との信号の送
受信を行うリード５の先端部を、このポリイミド樹脂テ
ープを介して支持基板３に接着している。発熱性の大容
量素子を有する半導体チップ１は、半導体チップ1 の放
熱を接考慮して、ポリイミド樹脂テープ7 上に銀ペース
トを含んだ絶縁性の樹脂接着剤１１を設け、ポリイミド
樹脂テープ７及び樹脂接着剤７を介して支持基板3 に接
着している。また半導体チップ１とリード５は例えば直
径１０μ程度の金ワイヤ１３により電気的に接続してい
る。そして、支持基板３のポリイミド樹脂テープ７接着
していな表面とをエポキシ樹脂からなる外囲器１５より
露出させ、半導体チップ１、リード７及び支持基板３を
外囲器１５により封止している。第１の実施形態の樹脂
封止型半導体装置のポリイミド樹脂テープ７部分( 囲っ
た領域２) の拡大図を図２( ａ) に、ポリイミド樹脂テ
ープ７の平面図を図２( ｂ) に示す。貫通孔部9 は樹脂
接着材１１が支持基板３に達するように形成すれば良い
が、樹脂接着剤１１の接する領域に等間隔にほぼ同じ大
きさの貫通孔部９を形成すれば、樹脂接着材１１と基板
３及びポリイミド樹脂テープ7 の密着性を維持しつつ且
つ半導体チップ1 からの放熱を良好にすることができ
る。例えば図２( ｂ) に示すような、寸法の領域に直径
０．６ｍｍ程度の貫通孔部９を形成した。この状態で
は、半導体チップ1 からの放熱を良好に行うことが出来
た。第１の実施の形態の樹脂封止型半導体装置は、半導
体チップ１は支持基板3 と密着性が良いポリイミド樹脂
テープ7 及びポリイミド樹脂テープ7 と密着性が良い樹
脂接着材１１を介して接着している。そのため、従来の
問題点であった樹脂接着材１１と支持基板３の密着性不
良を解決することが出来、支持基板３と半導体チップ1
の界面での剥離が生じにくなる。かつ支持基板３と樹脂
接着剤１１の界面に水分が進入して、水蒸気爆発や接着
剤の劣化の発生のような現象を防ぐことが出来る。
【０００６】次に本発明の樹脂封止型半導体装置に係る
第２の実施形態を図３に示す。図３は図２と同様に樹脂
封止型半導体装置の拡大した断面図( ａ) 及び支持基板
４の樹脂接着剤１１と接する面の平面図を( ｂ) に示
す。第２の実施形態では、大容量の素子を有する高放熱
性の半導体チップを搭載した樹脂封止型半導体装置を対
象にしたものであり、支持基板４の所望の領域に凹部を
設け、銀ペーストを含む樹脂接着剤を支持基板を部分的
に接着させ、放熱性を向上させるようにしたものであ
る。すなわちこの樹脂封止型半導体装置では、銅製の支
持基板４の半導体チップ１を設置する表面上に( ｂ) に
示すように、ほぼ同じ大きさの同型の凹部１０ａを複数
形成している。またリード５は接着性の良い絶縁性ポリ
イミド樹脂テープを介して直接支持基板３に接着されて
いる。ここで樹脂接着剤１１は支持基板４の凹部１０ａ
内に充填されている。また半導体チップ１とリード５と
は金ワイヤ１３により電気的に接続している。そして支
持基板３の下面( 樹脂接着剤１１の接着していない領
域) をエポキシ樹脂製の外囲器１５により露出して、リ
ード５及び支持基板３を外囲器１５で封止している。こ
の樹脂封止型半導体装置は、基板４の樹脂接着剤１１の
接する領域に凹部１０ａを形成したため、樹脂接着材１
１と基板４の接する面積が増大し、樹脂接着材１１と基
板３の密着性が向上する。その結果半導体チップ１と基
板３の剥離が生じにくくなり、信頼性の高い樹脂封止型
半導体装置を提供することが出来る。
【０００７】図４は本発明の樹脂封止型半導体装置に係
わる第３の実施形態を示すもので図４( ａ) はその断面
図、図４( ｂ) は支持基板の接着剤との接着面部分を示
す。この第４の実施の形態は第３の実施形態と凹部の形
状が異なり、その他は同じである。すなわち凹部１０ｂ
の形状を半球上に形成した。凹部１０ｂを半球状に形成
すると支持基板３と樹脂接着剤１１の界面に応力が発生
した場合、凹部１０ｂにかかる応力が凹部１０ｂ表面で
等しく分散されるため、第４の実施形態に比べて樹脂接
着剤１１と支持基板３の接着が強力になる。
【０００８】図５は本発明の樹脂封止型半導体装置に係
わる第４の実施形態を示すもので図５( ａ) はその断面
図、図５( ｂ) は支持基板の接着剤との接着面部分を示
す。この第５の実施の形態は上記第３の実施形態の凹部
の代わりに溝を形成したこと以外は第３の実施の形態と
同様である。すなわちこの第５の実施形態では、溝１０
ｃの形状を複数の溝が交差する采の目状に形成した。例
えば溝１０ｃは、支持基板３表面に基板3 より硬い物質
で傷を付け形成する。溝１０ｃを采の目状形成すると基
板３と樹脂接着材１１との密着する面積が増大したた
め、第２の実施例に比べて樹脂接着剤11と基板３の接着
が強力になる。
【０００９】また第２〜第４の実施形態では、支持基板
３の樹脂接着剤１１を接着する領域に凹部を形成する実
施の形態を示したが、この領域に凸部を形成する場合も
上記に示した同様の効果を得ることが出来る。
【００１０】
【発明の効果】本発明によれば、樹脂封止型半導体装置
の半導体チップと支持基板の密着性向上のために、強固
な接着力を有するポリイミド樹脂テープの領域拡大及び
ポリイミド樹脂テープの所望の領域での孔部の形成を行
った。また、従来の支持基板と半導体チップの接着方法
での密着性向上のために、基板の所望の領域に凹凸部ま
たは溝を形成したため、支持基板と接着剤の界面で剥が
れが生じにくくなる。その結果、半導体チップと支持基
板の密着性が良好になり、剥がれが生じにくい樹脂封止
型半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は本発明に示す第１の実施の形態に係る樹
脂封止型半導体装置の断面図である。
【図２】図２( ａ) は本発明に示す第１の実施の形態に
係る樹脂封止型半導体装置の断面図、同図( ｂ) はポリ
イミド樹脂テープ部分の平面図である。
【図３】図３( ａ) は本発明に示す第１の実施の形態に
係る樹脂封止型半導体装置の断面図、同図( ｂ) は支持
基板部分の平面図である。
【図４】図４( ａ) は本発明に示す第１の実施の形態に
係る樹脂封止型半導体装置の断面図、同図( ｂ) は支持
基板部分の平面図である。
【図５】図５( ａ) は本発明に示す第１の実施の形態に
係る樹脂封止型半導体装置の断面図、同図( ｂ) は支持
基板部分の平面図である。
【図６】図６( ａ) は従来の樹脂封止型半導体装置の外
観図、同図( ｂ) は支持基板部分の平面図である。
【符号の説明】
１ １０１ 半導体チップ ３ ４ １０３ 支持基板 ５ １０５ リード ６ 電極 ７ １０７ ポリイミドテープ樹脂 ９ 孔部 １０ａ 凹部 １０ｂ 貫通孔部 １０ｃ 溝 １３ １１３ リード １５ １１５ 外囲器

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】支持基板と、 この支持基板面上に接着され且つ第１の領域と第２の領
    域を有する第１の樹脂層と、 前記第１の領域の第１の樹脂層を介して前記第１の領域
    により前記基板に接着されたリードと、 前記第２の領域の第１の樹脂層を介し接着された第２の
    樹脂層と、 前記第２の樹脂層及び前記第１の樹脂層を介して前記支
    持基板に接着された半導体チップと、 前記半導体チップと前記リードを電気的に接続する接続
    体と、 前記半導体チップ、前記リード及び前記接続体を被覆す
    る外囲器とを有し、 前記第１の樹脂層の第２の領域に貫通孔部とを有するこ
    とを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】前記第１の樹脂層はポリイミドテープ樹脂
    であり、前記第２の樹脂層は銀ペーストを含む樹脂接着
    剤であることを特徴とする請求項１記載の樹脂封止半導
    体装置。
  3. 【請求項３】前記貫通孔部は前記第２の領域に等間隔に
    複数個形成することを特徴とする請求項１記載の樹脂封
    止型半導体装置。
  4. 【請求項４】第１の領域と第２の領域を有し且つこの第
    ２の領域に凹部または凸部を有する支持基板と、 前記第１の領域上に接着された第１の樹脂層と、 前記第１の樹脂層を介して前記支持基板に接着されたリ
    ードと、 前記凹部または凸部を含む前記第２の領域上に接着され
    た前記第２の樹脂層と、 前記第２の樹脂層を介して前
    記支持基板に接着された半導体チップと、 前記半導体チップと前記リードを電気的に接続する接続
    体と、 前記半導体チップ、前記リード及び前記接続体を被覆す
    る外囲器とを有することを特徴とする樹脂封止型半導体
    装置。
  5. 【請求項５】前記凹部または凸部は、前記第２の領域に
    複数個存在することを特徴とする請求項４記載の樹脂封
    止型半導体装置。
  6. 【請求項６】前記支持基板の凹部または凸部の形状が、
    半球状であることを特徴とする請求項４記載の樹脂封止
    型半導体装置。
  7. 【請求項７】第１の領域と第２の領域を有し、且つこの
    第２の領域に少なくとも一つの溝を有する支持基板と、 前記第１の領域上に接着された第１の樹脂層と、 前記第１の樹脂層を介して前記支持基板に接着されたリ
    ードと、 前記溝を含む前記第２の領域上に接着された前記第２の
    樹脂層と、 前記第２の樹脂層を介して前記支持基板に接着された半
    導体チップと、 前記半導体チップと前記リードを電気的に接続する接続
    体と、 前記半導体チップ、前記リード及び前記接続体を被覆す
    る外囲器とを有することを特徴とする樹脂封止型半導体
    装置。
  8. 【請求項８】前記溝を互いに交差するような采の目状に
    形成したことを特徴とする請求項７記載の樹脂封止型半
    導体装置。
JP9790496A 1996-04-19 1996-04-19 樹脂封止型半導体装置 Pending JPH09283661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9790496A JPH09283661A (ja) 1996-04-19 1996-04-19 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9790496A JPH09283661A (ja) 1996-04-19 1996-04-19 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH09283661A true JPH09283661A (ja) 1997-10-31

Family

ID=14204721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9790496A Pending JPH09283661A (ja) 1996-04-19 1996-04-19 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH09283661A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
JP2008270646A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2017092056A (ja) * 2015-11-02 2017-05-25 三菱電機株式会社 電力半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
US7419855B1 (en) 2004-09-14 2008-09-02 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
JP2008270646A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2017092056A (ja) * 2015-11-02 2017-05-25 三菱電機株式会社 電力半導体装置

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
JPH09260552A (ja) 半導体チップの実装構造
JPH08288686A (ja) 半導体装置
JPH10223672A (ja) 半導体装置
US5909054A (en) Semiconductor device having a multiple-terminal integrated circuit formed on a circuit substrate
JP3847839B2 (ja) 半導体装置
JPH09283661A (ja) 樹脂封止型半導体装置
JP2000124235A (ja) 樹脂封止半導体装置
GB2370687A (en) An integrated circuit package
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPH08274214A (ja) 半導体装置
JPH09148481A (ja) 半導体装置およびその製造方法
JP3320998B2 (ja) 半導体装置及びその製造方法
JP3973309B2 (ja) 半導体装置
KR100362501B1 (ko) 반도체장치
JPS618959A (ja) 半導体装置
KR20010058356A (ko) 기판을 사용하는 반도체 칩 패키지
JP3145892B2 (ja) 樹脂封止型半導体装置
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2000133745A (ja) 半導体装置
KR20000066197A (ko) 반도체패키지
JP3079529B2 (ja) ボールグリッドアレイ型半導体装置
JPH0496240A (ja) 半導体集積回路装置およびその実装方法
TWI337393B (en) Bga packaging method and bga package
JPS5999752A (ja) 混成集積回路装置