JPH0496240A - 半導体集積回路装置およびその実装方法 - Google Patents
半導体集積回路装置およびその実装方法Info
- Publication number
- JPH0496240A JPH0496240A JP2205990A JP20599090A JPH0496240A JP H0496240 A JPH0496240 A JP H0496240A JP 2205990 A JP2205990 A JP 2205990A JP 20599090 A JP20599090 A JP 20599090A JP H0496240 A JPH0496240 A JP H0496240A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- grid array
- bonded
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 239000009719 polyimide resin Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 238000007747 plating Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特にピングリッ
ドアレイ(pin grid array)およびTA
B(Tape Automated Bonding)
に適用して有効な技術に関するものである。
ドアレイ(pin grid array)およびTA
B(Tape Automated Bonding)
に適用して有効な技術に関するものである。
論理LSIの高集積化、セミカスタム化などによる入出
力ピン数の増加に伴って、多ピン化に好適な実装形態で
あるピングリッドアレイやTABの需要が増大している
。
力ピン数の増加に伴って、多ピン化に好適な実装形態で
あるピングリッドアレイやTABの需要が増大している
。
ピングリッドアレイについては、例えば日経BP社、昭
和62年8月1日発行の「日経マイクロデバイス・19
87年8月号」P57〜P69に、またTABについて
は、株式会社プレスジャーナル社、平成1年5月20日
発行の「月刊セミコンダクターワールド6月号、P10
7〜P112にそれぞれ記載されている。
和62年8月1日発行の「日経マイクロデバイス・19
87年8月号」P57〜P69に、またTABについて
は、株式会社プレスジャーナル社、平成1年5月20日
発行の「月刊セミコンダクターワールド6月号、P10
7〜P112にそれぞれ記載されている。
前記ピングリッドアレイは、配線を形成した絶縁基板の
中央部に半導体チップを固定し、このチツブと上記配線
との間をワイヤで接続している。
中央部に半導体チップを固定し、このチツブと上記配線
との間をワイヤで接続している。
そのため、入出力ピン数の増加によって上記配線のピッ
チが狭小化すると、ワイヤボンディングが困難になると
いう問題がある。また、ワイヤボンディング方式を採用
すると、チップをキャップに直接接触させることができ
なくなるので、特に消費電力の多い高速論理LSIの場
合は、チップの放熱性が低下するという問題がある。こ
の場合、チップを絶縁基板の下面に固定する、いわゆる
キャビティダウン方式を採用することにより、チップの
背面(上面)をキャップに直接接触させることが可能と
なるが、この方式では絶縁基板の中央部にピンを配置で
きないので、入出力ピン数を増加しようとすると、基板
を大面積化せざるを得ないという問題が生じる。
チが狭小化すると、ワイヤボンディングが困難になると
いう問題がある。また、ワイヤボンディング方式を採用
すると、チップをキャップに直接接触させることができ
なくなるので、特に消費電力の多い高速論理LSIの場
合は、チップの放熱性が低下するという問題がある。こ
の場合、チップを絶縁基板の下面に固定する、いわゆる
キャビティダウン方式を採用することにより、チップの
背面(上面)をキャップに直接接触させることが可能と
なるが、この方式では絶縁基板の中央部にピンを配置で
きないので、入出力ピン数を増加しようとすると、基板
を大面積化せざるを得ないという問題が生じる。
一方、TABにおいては、ユーザーが基板に実装する際
にアウターリードボンダーを使わなければならないとい
う煩わしさがある。また、TABは、チップをポツティ
ング樹脂で封止しているので、消費電力の多い高速論理
LSIの場合は、前記ピングリッドアレイ同様、チップ
の放熱性が低下するという問題がある。
にアウターリードボンダーを使わなければならないとい
う煩わしさがある。また、TABは、チップをポツティ
ング樹脂で封止しているので、消費電力の多い高速論理
LSIの場合は、前記ピングリッドアレイ同様、チップ
の放熱性が低下するという問題がある。
本発明の目的は、ビングリッドアレイの多ビン化を促進
する技術を提供することにある。
する技術を提供することにある。
本発明の他の目的は、ビングリッドアレイの放熱性を改
善する技術を提供することにある。
善する技術を提供することにある。
本発明のさらに他の目的は、TABの実装を簡略化する
技術を提供することにある。
技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
(1)、ビングリッドアレイの絶縁基板上にTAB方式
によってチップをボンディングした半導体集積回路装置
。
によってチップをボンディングした半導体集積回路装置
。
(2)、上記(1〕の半導体集積回路装置において、絶
縁基板上にフェイスダウン方式でチップをボンディング
し、キャップの下面にチップの背面を接合する。
縁基板上にフェイスダウン方式でチップをボンディング
し、キャップの下面にチップの背面を接合する。
(3)、上記(1)の半導体集積回路装置において、チ
ップのバンプ電極とTABのリードとをエリアTAB方
式で接続する。
ップのバンプ電極とTABのリードとをエリアTAB方
式で接続する。
TAB方式は、ワイヤボンディング方式に比べてチップ
の電極パッドのピッチを狭小化することができる。また
、TAB方式は一本のリードで複数の電極パッド間を一
括して接続したり、リードを多層化したりすることがで
きる。従って、上記した手段(1)によれば、ビングリ
ッドアレイの多ピン化を促進することができる。
の電極パッドのピッチを狭小化することができる。また
、TAB方式は一本のリードで複数の電極パッド間を一
括して接続したり、リードを多層化したりすることがで
きる。従って、上記した手段(1)によれば、ビングリ
ッドアレイの多ピン化を促進することができる。
上記した手段(2)によれば、キャップの下面にチップ
の背面を直接接合することにより、チップの放熱性が向
上する。この場合、キャップ、チップおよび絶縁基板の
熱膨張係数差によって生じる応力は、TABの軟らかい
リードによって吸収されるので、この応力によってバン
プ電極とインナーリードとの接合部や、絶縁基板の配線
とアウターリードとの接合部の接続信頼性が低下する虞
れはない。
の背面を直接接合することにより、チップの放熱性が向
上する。この場合、キャップ、チップおよび絶縁基板の
熱膨張係数差によって生じる応力は、TABの軟らかい
リードによって吸収されるので、この応力によってバン
プ電極とインナーリードとの接合部や、絶縁基板の配線
とアウターリードとの接合部の接続信頼性が低下する虞
れはない。
上記した手段(3)によれば、チップのバンプ電極とT
ABのリードとをエリアTAB方式で接続することによ
り、チップの周辺部のみならず中央部にも電極パッドを
配置することができるので、ビングリッドアレイの多ピ
ン化をさらに促進することができる。
ABのリードとをエリアTAB方式で接続することによ
り、チップの周辺部のみならず中央部にも電極パッドを
配置することができるので、ビングリッドアレイの多ピ
ン化をさらに促進することができる。
以下、実施例により本発明を説明する。
〔実施例1〕
第1図は、本実施例1によるビングリッドアレイ1の断
面図である。
面図である。
ビングリッドアレイ1の絶縁基板2は、ポリイミド樹脂
やビスマレイミド−トリアジン樹脂(BTレジン)など
の高耐熱性合成樹脂で構成されており、その主面には多
数の配線3が形成されている。上記配線3はCuで構成
されており、その表面にはN1、Auの順でメツキが施
されている。
やビスマレイミド−トリアジン樹脂(BTレジン)など
の高耐熱性合成樹脂で構成されており、その主面には多
数の配線3が形成されている。上記配線3はCuで構成
されており、その表面にはN1、Auの順でメツキが施
されている。
上記絶縁基板2には、多数のスルーホール4が開孔され
ており、それぞれのスルーホール4の内部には、ピング
リッドアレイ1の外部端子を構成するり−ドビン5が挿
入されている。上記リードピン5は、4270イやコバ
ールなどのFe系合金で構成されており、その表面には
Snあるいは半田などのメツキが施されている。
ており、それぞれのスルーホール4の内部には、ピング
リッドアレイ1の外部端子を構成するり−ドビン5が挿
入されている。上記リードピン5は、4270イやコバ
ールなどのFe系合金で構成されており、その表面には
Snあるいは半田などのメツキが施されている。
上記絶縁基板2の主面の中央部には、論理LSIなどの
集積回路を形成した半導体チップ6がTAB方式によっ
てボンディングされている。すなわち、上記チップ6は
、ポリイミド樹脂で構成された絶縁フィルム7の片面に
接着したリード8の一端(インナーリード)にバンプ電
極9を介して接続されており、上記リード8の他端(ア
ウターリード)は、絶縁基板2の配線3上にボンディン
グされている。リード8は、Cuで構成されており、そ
の表面にはSnのメツキが施されている。
集積回路を形成した半導体チップ6がTAB方式によっ
てボンディングされている。すなわち、上記チップ6は
、ポリイミド樹脂で構成された絶縁フィルム7の片面に
接着したリード8の一端(インナーリード)にバンプ電
極9を介して接続されており、上記リード8の他端(ア
ウターリード)は、絶縁基板2の配線3上にボンディン
グされている。リード8は、Cuで構成されており、そ
の表面にはSnのメツキが施されている。
また、バンプ電極9はAuで構成されている。
上記チップ6は、その集積回路形成面を下に向けた、い
わゆるフェイスダウン方式で絶縁基板2上にボンディン
グされている。上記チップ6を絶縁基板2上にボンディ
ングするには、インナーリードボンダーを用いてチップ
6のバンプ電極9上にリード8のインナーリードをボン
ディングし、続いてアウターリードボンダーを用いて絶
縁基板2の配線3上にリード8のアウターリードをボン
ディングする。
わゆるフェイスダウン方式で絶縁基板2上にボンディン
グされている。上記チップ6を絶縁基板2上にボンディ
ングするには、インナーリードボンダーを用いてチップ
6のバンプ電極9上にリード8のインナーリードをボン
ディングし、続いてアウターリードボンダーを用いて絶
縁基板2の配線3上にリード8のアウターリードをボン
ディングする。
第2図に示すように、上記チップ6の集積回路形成面に
は、その外周および中央部に多数のバンプ電極9が形成
されており、それぞれのバンプ電極9には、リード8の
インナーリードがボンディングされている。上記バンプ
電極9のうち、例えばチップ6に電1m(電源電圧また
は基準電圧)を供給する所定数のバンプ電極9aには、
−本のり−ド8aが一括してボンディングされている。
は、その外周および中央部に多数のバンプ電極9が形成
されており、それぞれのバンプ電極9には、リード8の
インナーリードがボンディングされている。上記バンプ
電極9のうち、例えばチップ6に電1m(電源電圧また
は基準電圧)を供給する所定数のバンプ電極9aには、
−本のり−ド8aが一括してボンディングされている。
上記リード8aは、これらのバンプ電極9aに同時に電
源を供給できるよう、その先端部の面積を広くしである
。
源を供給できるよう、その先端部の面積を広くしである
。
上記のようなTAB方式によって絶縁基板2上にボンデ
ィングされたチップ6は、キャップ10によって封止さ
れている。上言己キャップ10は、AAなどの高熱伝導
材料からなり、シリコーンゴムなどの接着剤11を介し
て絶縁基板2上に接合されている。キャップ10の下面
とチップ6の背面とは、Au−5n共晶合金や半田など
のろう材12を介して接着されており、これにより、チ
ップ6から発生した熱の一部がろう材12を通じてキャ
ップ10に伝達されるようになっている。上記チップ6
は、キャップ10によって気密封止されているため、通
常のTABと異なり、チップ6を封止するたtのポツテ
ィング樹脂は省略されている。従って、チップ6から発
生した熱は、速やかにキャップ10に伝達される。
ィングされたチップ6は、キャップ10によって封止さ
れている。上言己キャップ10は、AAなどの高熱伝導
材料からなり、シリコーンゴムなどの接着剤11を介し
て絶縁基板2上に接合されている。キャップ10の下面
とチップ6の背面とは、Au−5n共晶合金や半田など
のろう材12を介して接着されており、これにより、チ
ップ6から発生した熱の一部がろう材12を通じてキャ
ップ10に伝達されるようになっている。上記チップ6
は、キャップ10によって気密封止されているため、通
常のTABと異なり、チップ6を封止するたtのポツテ
ィング樹脂は省略されている。従って、チップ6から発
生した熱は、速やかにキャップ10に伝達される。
上記キャップ10上には、チップ6からキャップ10に
伝達された熱を外部に逃がすたtのヒートシンク13が
搭載されている。上記ヒートシンク13は、AJなどの
高熱伝導材料からなり、シリコーンゴムなどの接着剤1
1を介してキャップ10上に接合されている。
伝達された熱を外部に逃がすたtのヒートシンク13が
搭載されている。上記ヒートシンク13は、AJなどの
高熱伝導材料からなり、シリコーンゴムなどの接着剤1
1を介してキャップ10上に接合されている。
以上のように構成された本実施例1のピングリッドアレ
イ1によれば、下記のような作用、効果を得ることがで
きる。
イ1によれば、下記のような作用、効果を得ることがで
きる。
(1)、絶縁基板2上にTAB方式でチップ6をボンデ
ィングし、例えばチップ6に’IRを供給する所定数の
バンプ電極9aに一本のり−ド8aを一括してボンディ
ングする。これにより、絶縁基板2の配線3とチップ6
との間をワイヤで接続するワイヤボンディング方式に比
べて、チップ6の入出力ピン数を増やすことができるの
で、ビングリッドアレイ1の多ピン化を促進することが
できる。
ィングし、例えばチップ6に’IRを供給する所定数の
バンプ電極9aに一本のり−ド8aを一括してボンディ
ングする。これにより、絶縁基板2の配線3とチップ6
との間をワイヤで接続するワイヤボンディング方式に比
べて、チップ6の入出力ピン数を増やすことができるの
で、ビングリッドアレイ1の多ピン化を促進することが
できる。
〔2)、絶縁基板2上にボンディングしたチップ6をキ
ャップ10で封止し、チップ6の背面にキャップ10を
接合するとともに、チップ6を封止するボッティング樹
脂を省略したことにより、チップ6から発生した熱を速
やかにキャップ10に伝達することができるので、放熱
性の優れたビングリッドアレイ1が得られる。この場合
、キャップ10、チップ6および絶縁基板2の熱膨張係
数差によって生じる応力は、TABの軟らかいリード8
によって吸収されるので、この応力によってバンプ電極
9とリード(インナーリード)8との接合部や、絶縁基
板2の配線3とリード8(アウターリード)との接合部
の接続信頼性が低下する虞れはない。
ャップ10で封止し、チップ6の背面にキャップ10を
接合するとともに、チップ6を封止するボッティング樹
脂を省略したことにより、チップ6から発生した熱を速
やかにキャップ10に伝達することができるので、放熱
性の優れたビングリッドアレイ1が得られる。この場合
、キャップ10、チップ6および絶縁基板2の熱膨張係
数差によって生じる応力は、TABの軟らかいリード8
によって吸収されるので、この応力によってバンプ電極
9とリード(インナーリード)8との接合部や、絶縁基
板2の配線3とリード8(アウターリード)との接合部
の接続信頼性が低下する虞れはない。
(3)、ビングリッドアレイエの絶縁基板2上にTAB
方式によってチップ6をボンディングしたことにより、
TAB方式によってチップ6を実装基板にボンディング
する場合に比べて、実装が簡単になる。すなわち、TA
B方式によってチップを実装基板にボンディングする場
合、従来はユーザーがアウターリードボンディングを行
わなければならないという煩わしさがあったが、本実施
例1によれば、TABをあらかじめピングリッドアレイ
1の絶縁基板2上にアウターリードボンディングしてお
くので、ユーザーはピングリッドアレイ1のリードビン
5を実装基板に半田付けするだけの簡単な作業でTAB
を実装基板に実装することが可能となる。
方式によってチップ6をボンディングしたことにより、
TAB方式によってチップ6を実装基板にボンディング
する場合に比べて、実装が簡単になる。すなわち、TA
B方式によってチップを実装基板にボンディングする場
合、従来はユーザーがアウターリードボンディングを行
わなければならないという煩わしさがあったが、本実施
例1によれば、TABをあらかじめピングリッドアレイ
1の絶縁基板2上にアウターリードボンディングしてお
くので、ユーザーはピングリッドアレイ1のリードビン
5を実装基板に半田付けするだけの簡単な作業でTAB
を実装基板に実装することが可能となる。
〔実施例2〕
第3図は、本実施例2によるピングリッドアレイ1の要
部断面図である。
部断面図である。
本実施例2では、チップ6のバンプ電極9とリード8と
をエリアTAB方式で接続している。すなわち、絶縁フ
ィルム7の一部に開孔部14を設け、絶縁フィルム7の
一方の面に形成したり−ド8の先端を上記開孔部14を
通じて他方に面に露出させる。この方式によれば、チッ
プ6の周辺部のみならず、中央部にも多数のバンプ電極
9を形成することができるので、ピングリッドアレイ1
をさらに多ピン化することができる。
をエリアTAB方式で接続している。すなわち、絶縁フ
ィルム7の一部に開孔部14を設け、絶縁フィルム7の
一方の面に形成したり−ド8の先端を上記開孔部14を
通じて他方に面に露出させる。この方式によれば、チッ
プ6の周辺部のみならず、中央部にも多数のバンプ電極
9を形成することができるので、ピングリッドアレイ1
をさらに多ピン化することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
例えば、チップを封止したキャップの内部にシリコーン
ゲルなどを充填してチップの耐湿性をさらに向上させる
こともできる。
ゲルなどを充填してチップの耐湿性をさらに向上させる
こともできる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
(1)、ピングリッドアレイの絶縁基板上にTAB方式
によってチップをボンディングしたことにより、ピング
リッドアレイの多ピン化が促進される。また、TAB方
式によってチップを実装基板にボンディングする際の工
程が簡略化される。
によってチップをボンディングしたことにより、ピング
リッドアレイの多ピン化が促進される。また、TAB方
式によってチップを実装基板にボンディングする際の工
程が簡略化される。
c2)、ピングリッドアレイの絶縁基板上にボンディン
グしたチップをキャップで封止し、上記チップの背面に
キャップを接合ことにより、ピングリッドアレイの放熱
性が向上する。
グしたチップをキャップで封止し、上記チップの背面に
キャップを接合ことにより、ピングリッドアレイの放熱
性が向上する。
第1図は、本発明の一実施例である半導体集積回路装置
の断面図、 第2図は、バンプ電極とリードとの接続状態を示す半導
体チップの要部平面図、 第3図は、本発明の他の実施例である半導体集積回路装
置の要部断面図である。 1・・・ピングリッドアレイ、2・・・絶縁基板、3・
・・配置1.4・・・スルーホール、5・・・リードピ
ン、6・・・半導体チップ、7・・・絶縁フィルム、8
.8a・・・リード、9.9a・・・バンプ電極、10
・・・キャップ、11・・接着剤、12・・・ろう材、
13・・・ヒートンンク、14・・・開孔部。 代理人 弁理士 筒 井 大 和
の断面図、 第2図は、バンプ電極とリードとの接続状態を示す半導
体チップの要部平面図、 第3図は、本発明の他の実施例である半導体集積回路装
置の要部断面図である。 1・・・ピングリッドアレイ、2・・・絶縁基板、3・
・・配置1.4・・・スルーホール、5・・・リードピ
ン、6・・・半導体チップ、7・・・絶縁フィルム、8
.8a・・・リード、9.9a・・・バンプ電極、10
・・・キャップ、11・・接着剤、12・・・ろう材、
13・・・ヒートンンク、14・・・開孔部。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 1、ピングリッドアレイの絶縁基板上にTAB方式によ
って半導体チップをボンディングしたことを特徴とする
半導体集積回路装置。 2、絶縁基板上にフェイスダウン方式で半導体チップを
ボンディングし、キャップの下面に前記半導体チップの
背面を接合したことを特徴とする請求項1記載の半導体
集積回路装置。 3、半導体チップに形成したバンプ電極とTABのリー
ドとをエリアTAB方式で接続したことを特徴とする請
求項1記載の半導体集積回路装置。 4、TAB方式によって半導体チップをボンディングし
た請求項1記載のピングリッドアレイを介して前記半導
体チップを基板に実装することを特徴とする半導体集積
回路装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2205990A JPH0496240A (ja) | 1990-08-03 | 1990-08-03 | 半導体集積回路装置およびその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2205990A JPH0496240A (ja) | 1990-08-03 | 1990-08-03 | 半導体集積回路装置およびその実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0496240A true JPH0496240A (ja) | 1992-03-27 |
Family
ID=16516079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2205990A Pending JPH0496240A (ja) | 1990-08-03 | 1990-08-03 | 半導体集積回路装置およびその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0496240A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970053659A (ko) * | 1995-12-15 | 1997-07-31 | 김주용 | 탭 기술을 이용한 반도체 패키지 및 제조방법 |
KR100236885B1 (ko) * | 1996-02-01 | 2000-01-15 | 다니구찌 이찌로오 | 반도체 장치 및 그 제조방법 |
-
1990
- 1990-08-03 JP JP2205990A patent/JPH0496240A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970053659A (ko) * | 1995-12-15 | 1997-07-31 | 김주용 | 탭 기술을 이용한 반도체 패키지 및 제조방법 |
KR100236885B1 (ko) * | 1996-02-01 | 2000-01-15 | 다니구찌 이찌로오 | 반도체 장치 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6617684B2 (en) | Packaged die on PCB with heat sink encapsulant | |
WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
JPH0777258B2 (ja) | 半導体装置 | |
US6168975B1 (en) | Method of forming extended lead package | |
JPH03142847A (ja) | 半導体集積回路装置 | |
US20070290303A1 (en) | Dual leadframe semiconductor device package | |
JPH04207061A (ja) | 半導体装置 | |
JPH0496240A (ja) | 半導体集積回路装置およびその実装方法 | |
JP2865496B2 (ja) | マルチチップモジュール | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
JP3561671B2 (ja) | 半導体装置 | |
JPS63293963A (ja) | 樹脂封止型半導体装置 | |
JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JPH0430563A (ja) | 半導体集積回路装置 | |
US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
JPH03231435A (ja) | 半導体集積回路装置 | |
JPH03171744A (ja) | 半導体装置及びその製造方法 | |
TW432561B (en) | Multi-chip module packaging structure | |
JP3042468B2 (ja) | 半導体装置のボンディング方法 | |
JP3115432B2 (ja) | 半導体装置 | |
JP2000124390A (ja) | Icパッケージ | |
JPS6329533A (ja) | 半導体装置 |