JPH04207061A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04207061A
JPH04207061A JP2340496A JP34049690A JPH04207061A JP H04207061 A JPH04207061 A JP H04207061A JP 2340496 A JP2340496 A JP 2340496A JP 34049690 A JP34049690 A JP 34049690A JP H04207061 A JPH04207061 A JP H04207061A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
heat sink
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2340496A
Other languages
English (en)
Inventor
Mitsuharu Shimizu
清水 満晴
Toshiyuki Murakami
村上 俊幸
Masato Tanaka
正人 田中
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2340496A priority Critical patent/JPH04207061A/ja
Priority to KR1019910018793A priority patent/KR920010792A/ko
Priority to US07/798,736 priority patent/US5293301A/en
Priority to EP19910311114 priority patent/EP0488783A3/en
Publication of JPH04207061A publication Critical patent/JPH04207061A/ja
Priority to KR2019950018901U priority patent/KR960000149Y1/ko
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は放熱性に優れる半導体装置に関する。
(従来の技術) 従来の半導体装置では、第9図に例示するように半導体
チップ10とリードフレーム13と共にヒートシンク1
2を樹脂封止して、半導体チップからの熱をヒートシン
ク12を通してリードあるいは封止樹脂に拡散させ、放
熱するようにしている。
あるいは第10図に示すように、リードフレームを2層
に形成して、広い面積を有するダイパッド12からリー
ド等を通じて放熱を図るようにした半導体装置も知られ
ている。さらに、第11図のようにダイパッド12を厚
くしてパッケージの表面まで露出させてより放熱性を向
上させるタイプも知られている。
(発明が解決しようとする課題) しかるに近年半導体チップは益々高集積化の一途を辿り
、発熱量も大きいことから上記従来の半導体装置では放
熱性が充分でない。
そこで、本発明は上記問題点を解消すべくなされたもの
で、その目的とするところは、放熱性に−段と優れる半
導体装置を提供するにある。
(課題を解決するための手段) 上記目的による本発明に係る半導体装置では、半導体チ
ップがパッケージ内に封入された半導体装置において、
前記半導体チップのジャンクションパターンの存在する
チップ面に、半導体チップの熱膨張係数に近い熱膨張係
数を有する素材からなるヒートシンクをチップコート層
を介して接合したことを特徴としている。
また、上記ヒートシンクが、パンケージの蓋体を兼用す
ると共に、ヒートシンクに設けた突出部がチップコート
層を介して半導体チップのジャンクションパターンの存
在するチップ面に接合していることを特徴としている。
(作用) 半導体チップはジャンクションパターンのあるチップ面
での発熱量が大きいが、この発熱量の大きいチップ面側
にヒートシンクを設けたので放熱性に優れ、高集積化、
大型化した半導体チ・ノブに良好に対処できるようにな
った。
(実施例) 以下では本発明の好適な一実施例を添付図面に基づいて
詳細に説明する。
第1図は2層タイプのリードフレーム20を用いた樹脂
封止型半導体装置の例を示す。
21はそのインナーリード、22はアウターリード、2
3はダイパッドである。ダイパッド23はグイバンド上
に固着される半導体チップ24の放熱性を高めるため周
縁がインナーリード21と重なり合う程度に大きく形成
されて、絶縁性接着材によりインナーリード21に接合
されている。
グイパッド23上にはAu−3i共晶合金等を介して半
導体チップ24が固着され、この半導体チップ24とイ
ンナーリード21とがワイヤ25により電気的に接続さ
れる。ダイパッド23は接地プレーンとして機能させて
もよい。この場合、ダイパッド23は端子を介してイン
ナーリード中の接地ラインに接続される。
なお、半導体チップ24とダイパッド23との間の熱的
ストレスを軽減するため、リードフレーム20は少なく
ともそのグイパッド23を半導体チンプ24と熱膨張係
数の近い素材、例えば42合金(Fe−Ni合金)材を
用いる。
26はヒートシンクであり、本実施例ではポリイミド樹
脂等の絶縁性を有するチップコート層27を介して半導
体チンプ24のジャンクションパターンの存在するチッ
プ面に固着される。
ヒートシンク26の材質は半導体チップ24との熱的ス
トレスを軽減するため、半導体チンブ24と熱膨張係数
の近い素材、例えばMo材、Alx材、SiC材、Cu
−W材を用いる。またヒートシンク26は広い放熱面を
確保するため、半導体チップ24よりも大きなものにす
るのが好適であるが、この場合にはワイヤ25との接触
を避けるために側面に凹部を形成してワイヤの逃げ空間
を形成するようにする。したがって、この場合にはワイ
ヤボンディングの後、ヒートシンク26を半導体チップ
24のチップ面に接合する必要がある。なお第1図破線
で示すようにヒートシンク26をワイヤボンディングの
支障にならない大きさに形成すればヒートシンク26を
半導体チップ24のチップ面に接合した後ワイヤボンデ
ィングすることも可能となる。
28は封止樹脂で、半導体チップ24、ダイパッド23
、インナーリード21、ワイヤ25、ヒートシンク26
を封止する。この場合ヒートシンク26を封止樹脂28
中に埋没するようにしてもよいが、放熱性を高めるため
に、ヒートシンク26上面を封止樹脂28表面に露出さ
せるようにすると好適である。
また、放熱性を一層向上させるため、第1図破線で示す
ように、ヒートシンク26上面に放熱フィン29を取着
するようにすると一層好適である。
上記のように本実施例では、従来のように半導体チップ
24からの熱を半導体チップ24下面側から、ダイパッ
ド23、リードを通じて放熱させることができるだけで
なく、ジャンクションパターンがある発熱量の大きい半
導体チップ24のチップ面から直接ヒートシンク26を
通じて放熱させることができるので、放熱性に極めて優
れ、半導体チップ24の高集積化に対処できる。
また封止樹脂28は一般的に熱膨張係数が高く、半導体
チップ24と熱膨張係数を整合させるのが困難であるが
、本実施例では半導体チップ24の上下面をヒートシン
ク26、ダイパッド23でサンドインチした構造として
いるので、半導体チップ24を中心とする上下の構造的
なバランスがとれ、封止樹脂28の熱収縮による反りを
なくすことができ、半導体チップ24の大型化に対処で
きる。
第2図は通常の一層のリードフレームを用いた実施例を
示す。
本実施例では、ダイパッド23が小さく、インナーリー
ド21とは分離された構造となるが、発熱量の大きい、
半導体チップ24のチップ面側にヒートシンク26が接
合されているので、やはり放熱性は良好であり、また半
導体チップ24を挾んで上下にヒートシンク26、ダイ
パッド23が位置するので、パッケージの反りも解消で
きる。
第3図は半導体チップ24をヒートシンク兼用のダイパ
ッド23上に固着した実施例であり、放熱性に特に優れ
、またパッケージの反りも生じない。
上記各実施例では半導体チップ24とインナーリード2
1とをワイヤ25で接続した例を示したが、ワイヤでな
く T A B (Tape Automated B
ond−ing)  リードを用いて接続してもよい。
なお、TABリードとはTABテープを用いたものであ
り、支持テープに銅箔からなるリードを多数本支持した
TABテープを用いてリードを半導体チップとインナー
リードにボンディングし、支持テープ部分を除去してリ
ードのみを用いたもの、あるいはそのまま支持テープを
残したものをいう。
第4図は多層リードフレーム30とTABリード34を
用いた例を示す。
この多層リードフレーム30はリードフレーム31 (
信号層)、電源プレーン32、接地プレーン33を絶縁
シートを介して積層した3層からなり、電源プレーン3
2と接地プレーン33はそれぞれ端子(図示せず)を介
してリードフレーム31の電源ライン、接地ラインに接
続されている。
半導体チップ24は接地プレーン33上に固着される。
本実施例でも前記各実施例と同様に、放熱性に優れ、ま
たパッケージの反りも解消できる。
なお、上記各実施例では樹脂封止型の半導体装置の例を
示したが、本発明はこれに限定されるものではない。
第5図は多層セラミックパッケージに応用した例を示す
本実施例では、半導体チップ24をヒートシンク23上
に搭載すると共に、半導体チップ24のチップ面にチッ
プコート層27を介してヒートシンク兼用の蓋体36を
接合している。この場合、蓋体36下面に突出部37を
設け、この突出部37とチップ面とを接合するようにす
る。本実施例でも半導体チップ24のチップ面で発生す
る熱をチップコート層27を介して蓋体36から直接外
部に放熱でき、放熱性に優れる。特にセラミックパッケ
ージでは内部に伝熱性に劣る空隙が生じるため放熱性に
劣るが、本実施例ではこの種のセラミックパッケージの
放熱性を改良した。なお下面側のヒートシンクは必ずし
もなくともよい。
第6図はサーデイツプタイプの半導体装置の実施例を示
す。
本実施例ではセラミックあるいは金属製のベース40上
に半導体チップ24を搭載し、このベース40の周縁に
低融点ガラスあるいは樹脂により固定されたリードフレ
ーム20のインナーリード21と上記半導体チップ24
との間がワイヤ25により接続され、さらにセラミック
あるいは金属製の蓋体36が半導体チップ24を覆って
ベース40周縁にインナーリード21を挟むようにして
低融点ガラスあるいは樹脂により固定されて成る。
本実施例でも、蓋体36内面に突出部37が形成され、
この突出部37がチップコート層27を介して半導体チ
ップ24のチップ面に接合されており、蓋体36がヒー
トシンクを兼用する。
本実施例でも半導体チップ24のチップ面で発生する熱
をチップコート1i27を介して突出部37、蓋体36
から直接外部に放熱でき、放熱性に優れる。
第7図はさらに他の実施例を示す。
本実施例では、キャンプ状のベース40に接着剤により
半導体チップ24が固定され、さらに半導体チップ24
のジャンクションパターンの存在するチップ面がヒート
シンクを兼用する蓋体36に設けた突出部37にチップ
コート層27を介して接合され、ベース40周縁が蓋体
36周縁部上に固定されて半導体チップ24が密封され
ている。
また半導体チップ24の端子部にはバンブにより金線等
からなるワイヤ25が接続され、ワイヤ25の他端側は
蓋体36に突設した挿通孔を挿通して蓋体36外面に導
出され、該外面上にバンプにより端子部を形成するよう
にしている。29は必要に応じてベース40外面に固定
する放熱フィンである。
蓋体36はAIN等の放熱性に優れ、シリコンの熱膨張
係数に近い熱膨張係数を有するものを用いるとよい。な
お、41は回路基板を示す。
第8図に示す実施例はPGA型のものに形成したものを
示し、第7図のものに示す蓋体36に回路パターンを形
成し、該回路パターンと半導体チップ24とをワイヤ2
5により接続し、また回路パターンに外部接続用ピン4
2を接続したものである。
第7図および第8図に示す半導体装置の場合にも、半導
体チップ24のジャンクションパターンの存在するチッ
プ面からの熱が直接突出部37から蓋体36に逃げ、放
熱性に優れる。
以上、本発明の好適な実施例について種々述べてきたが
、本発明は上述の実施例に限定されるのではな〈発明の
精神を逸脱しない範囲で多くの改変を施し得るのはもち
ろんである。
(発明の効果) 以上のように本発明によれば、放熱性に優れる半導体装
置を提供できる。
【図面の簡単な説明】
第1図は樹脂封止型半導体装置の一例を示す断面図、第
2図、第3図はそれぞれ他の実施例を示す断面図、第4
図はさらに他の実施例を示す部分断面図である。第5図
はセラミックパッケージに応用した実施例を示す断面図
を示す。第6図はサーディンプタイプのパッケージに応
用した実施例の断面図、第7図、第8図はそれぞれ他の
実施例を示す断面図である。第9図、第10図、第11
図は従来の樹脂封止型半導体装置の例を示す断面図であ
る。 20・・・リードフレーム、 21・・・インナーリー
ド、  23・ ・ ・ダイパッド、  24・・・半
導体チップ、  26・・・ヒートシンク、27・・・
チップコート層、 28・・、・封止樹脂。

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップがパッケージ内に封入された半導体装
    置において、 前記半導体チップのジャンクションパター ンの存在するチップ面に、半導体チップの熱膨張係数に
    近い熱膨張係数を有する素材からなるヒートシンクをチ
    ップコート層を介して接合したことを特徴とする半導体
    装置。 2、前記ヒートシンクがパッケージの蓋体を兼用すると
    共に、ヒートシンクに設けた突出部がチップコート層を
    介して半導体チップのジャンクションパターンの存在す
    るチップ面に接合していることを特徴とする請求項1記
    載の半導体装置。
JP2340496A 1990-11-30 1990-11-30 半導体装置 Pending JPH04207061A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2340496A JPH04207061A (ja) 1990-11-30 1990-11-30 半導体装置
KR1019910018793A KR920010792A (ko) 1990-11-30 1991-10-25 반도체 장치
US07/798,736 US5293301A (en) 1990-11-30 1991-11-27 Semiconductor device and lead frame used therein
EP19910311114 EP0488783A3 (en) 1990-11-30 1991-11-29 Lead frame for semiconductor device comprising a heat sink
KR2019950018901U KR960000149Y1 (ko) 1990-11-30 1995-07-27 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2340496A JPH04207061A (ja) 1990-11-30 1990-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH04207061A true JPH04207061A (ja) 1992-07-29

Family

ID=18337526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2340496A Pending JPH04207061A (ja) 1990-11-30 1990-11-30 半導体装置

Country Status (2)

Country Link
JP (1) JPH04207061A (ja)
KR (1) KR920010792A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581121A (en) * 1993-03-29 1996-12-03 Staktek Corporation Warp-resistant ultra-thin integrated circuit package
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
JP2021002610A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673938B1 (ko) * 2000-04-26 2007-01-24 삼성테크윈 주식회사 반도체 패키지 및 이의 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194247B1 (en) 1993-03-29 2001-02-27 Staktek Group L.P. Warp-resistent ultra-thin integrated circuit package fabrication method
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5581121A (en) * 1993-03-29 1996-12-03 Staktek Corporation Warp-resistant ultra-thin integrated circuit package
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5828125A (en) * 1993-03-29 1998-10-27 Staktek Corporation Ultra-high density warp-resistant memory module
US5843807A (en) * 1993-03-29 1998-12-01 Staktek Corporation Method of manufacturing an ultra-high density warp-resistant memory module
US5864175A (en) * 1993-03-29 1999-01-26 Staktek Corporation Wrap-resistant ultra-thin integrated circuit package fabrication method
US5895232A (en) * 1993-03-29 1999-04-20 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US6190939B1 (en) 1997-03-12 2001-02-20 Staktek Group L.P. Method of manufacturing a warp resistant thermally conductive circuit package
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
WO2000045434A1 (fr) * 1999-01-27 2000-08-03 Schlumberger Systemes Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
US7208822B1 (en) 1999-01-27 2007-04-24 Axalto Sa Integrated circuit device, electronic module for chip cards using said device and method for making same
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2013247293A (ja) * 2012-05-28 2013-12-09 Shinko Electric Ind Co Ltd 半導体パッケージ、放熱板及びその製造方法
JP2021002610A (ja) * 2019-06-24 2021-01-07 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法

Also Published As

Publication number Publication date
KR920010792A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5293301A (en) Semiconductor device and lead frame used therein
US5710695A (en) Leadframe ball grid array package
US5644163A (en) Semiconductor device
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
JPH0964099A (ja) 半導体装置及びその実装構造
TW565918B (en) Semiconductor package with heat sink
JPS6376444A (ja) チツプキヤリア
JPH04207061A (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
JP2682307B2 (ja) 半導体集積回路の実装方法
TW200840000A (en) Multi-chip package with a single die pad
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
KR960000149Y1 (ko) 반도체 장치
JP2690248B2 (ja) 表面実装型半導体装置
TWI770880B (zh) 晶片封裝方法以及晶片封裝單元
JP3965767B2 (ja) 半導体チップの基板実装構造
JP2551349B2 (ja) 樹脂封止型半導体装置
KR960000942Y1 (ko) 반도체장치의 리드프레임
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
JPH04207059A (ja) 半導体装置
JPH0936276A (ja) 半導体パッケージ用基板
JPH04207062A (ja) 半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法