JPH0936276A - 半導体パッケージ用基板 - Google Patents
半導体パッケージ用基板Info
- Publication number
- JPH0936276A JPH0936276A JP20387895A JP20387895A JPH0936276A JP H0936276 A JPH0936276 A JP H0936276A JP 20387895 A JP20387895 A JP 20387895A JP 20387895 A JP20387895 A JP 20387895A JP H0936276 A JPH0936276 A JP H0936276A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat dissipation
- semiconductor package
- outer peripheral
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 第１多層基板と第２多層基板との間に介在さ
れる放熱コアの外周部を外部に露出させるとともに、放
熱コアの外周部にリッド、放熱フィン等の放熱部材を取
付可能とすることにより、半導体チップから発生される
熱の放散効率を格段に向上することができる半導体パッ
ケージ用基板を提供する。 【解決手段】 第２多層基板７を放熱コア４の凹部３内
に配置し、第２多層基板７のサイズを第１多層基板２の
サイズよりも小さくすることにより、放熱コア４の外周
部９を外部に露出させるとともに、外周部９の上面に放
熱効果の優れたリッド１４を取り付けるように構成す
る。これにより、半導体チップＣが駆動された際に発生
する熱を、導電性接着剤１０、凹部３の底板３Ａ、外周
部９、接着剤１３を経てリッド１４に伝達し、更にリッ
ド１４の全体から外部に放散することが可能となり、半
導体チップＣから発生される熱の放散効率は格段に向上
され得る。
れる放熱コアの外周部を外部に露出させるとともに、放
熱コアの外周部にリッド、放熱フィン等の放熱部材を取
付可能とすることにより、半導体チップから発生される
熱の放散効率を格段に向上することができる半導体パッ
ケージ用基板を提供する。 【解決手段】 第２多層基板７を放熱コア４の凹部３内
に配置し、第２多層基板７のサイズを第１多層基板２の
サイズよりも小さくすることにより、放熱コア４の外周
部９を外部に露出させるとともに、外周部９の上面に放
熱効果の優れたリッド１４を取り付けるように構成す
る。これにより、半導体チップＣが駆動された際に発生
する熱を、導電性接着剤１０、凹部３の底板３Ａ、外周
部９、接着剤１３を経てリッド１４に伝達し、更にリッ
ド１４の全体から外部に放散することが可能となり、半
導体チップＣから発生される熱の放散効率は格段に向上
され得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップを搭載
する半導体パッケージ用基板に関し、特に、半導体チッ
プの駆動時に半導体チップから発生する熱を効率良く半
導体パッケージの外部に放散することが可能な半導体パ
ッケージ用基板に関するものである。
する半導体パッケージ用基板に関し、特に、半導体チッ
プの駆動時に半導体チップから発生する熱を効率良く半
導体パッケージの外部に放散することが可能な半導体パ
ッケージ用基板に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージにおいては、半
導体チップの多ピン化に伴って半導体チップの消費電力
が高くなる傾向がある。かかる半導体チップの高消費電
力化が進むにつれて、半導体チップの加熱も激しくなる
ことから、半導体チップの放熱を如何に効率良く行うか
が現今の課題となってきている。一般に、半導体チップ
は、パッケージ用基板上に搭載されるものであるが、半
導体チップの放熱性を向上するためには、パッケージ用
基板との関係を考慮する必要があり、従来より、半導体
パッケージにおける半導体チップの放熱性を勘案したパ
ッケージ用基板の各種の構造が提案されている。
導体チップの多ピン化に伴って半導体チップの消費電力
が高くなる傾向がある。かかる半導体チップの高消費電
力化が進むにつれて、半導体チップの加熱も激しくなる
ことから、半導体チップの放熱を如何に効率良く行うか
が現今の課題となってきている。一般に、半導体チップ
は、パッケージ用基板上に搭載されるものであるが、半
導体チップの放熱性を向上するためには、パッケージ用
基板との関係を考慮する必要があり、従来より、半導体
パッケージにおける半導体チップの放熱性を勘案したパ
ッケージ用基板の各種の構造が提案されている。
【０００３】例えば、平面状の両面基板や多層基板で
は、半導体チップの搭載時にその各端子と基板上の各ボ
ンディングパッドとを同一平面上でワイヤボンディング
しなければならず、半導体チップの多ピン化に起因して
高度なボンディング技術が必要となることから、図１１
に示すように、パッケージ用基板１００の中央部にチッ
プ穴１０１を形成するとともに、チップ穴１０１の周囲
を階段状に形成してボンディングパッドを設け、チップ
穴１０１を閉塞するようにパッケージ用基板１００の上
面に積層した放熱板１０２に下向きに半導体チップ１０
３を接着した後、半導体チップ１０３の各端子と各ボン
ディングパッドとをワイヤ１０４によりワイヤボンディ
ングする半導体パッケージが提案されている。尚、パッ
ケージ用基板１００の外周下面にはハンダバンプ１０５
が形成されている。
は、半導体チップの搭載時にその各端子と基板上の各ボ
ンディングパッドとを同一平面上でワイヤボンディング
しなければならず、半導体チップの多ピン化に起因して
高度なボンディング技術が必要となることから、図１１
に示すように、パッケージ用基板１００の中央部にチッ
プ穴１０１を形成するとともに、チップ穴１０１の周囲
を階段状に形成してボンディングパッドを設け、チップ
穴１０１を閉塞するようにパッケージ用基板１００の上
面に積層した放熱板１０２に下向きに半導体チップ１０
３を接着した後、半導体チップ１０３の各端子と各ボン
ディングパッドとをワイヤ１０４によりワイヤボンディ
ングする半導体パッケージが提案されている。尚、パッ
ケージ用基板１００の外周下面にはハンダバンプ１０５
が形成されている。
【０００４】しかしながら、図１１に示すパッケージ用
基板１００では、その中央部にチップ穴１０１を形成し
た開口面に放熱板１０２を接着する必要があり、放熱板
１０２により被覆される部分には配線パターンを形成す
ることができない。従って、パッケージ用基板１００に
おける配線パターンの引き回しが困難となる。また、パ
ッケージ用基板１００の階段状部から下方に開口する部
分（通常、この部分は半導体チップ１０３を保護するた
めのキャップにより封着されている）には、ハンダバン
プ１０５を形成することができず、ハンダバンプ１０５
を形成できるのはパッケージ基板１００の外周下面のみ
となる。
基板１００では、その中央部にチップ穴１０１を形成し
た開口面に放熱板１０２を接着する必要があり、放熱板
１０２により被覆される部分には配線パターンを形成す
ることができない。従って、パッケージ用基板１００に
おける配線パターンの引き回しが困難となる。また、パ
ッケージ用基板１００の階段状部から下方に開口する部
分（通常、この部分は半導体チップ１０３を保護するた
めのキャップにより封着されている）には、ハンダバン
プ１０５を形成することができず、ハンダバンプ１０５
を形成できるのはパッケージ基板１００の外周下面のみ
となる。
【０００５】かかる場合、近年におけるパッケージの高
機能化に対応する半導体チップ１０３の大型化の結果と
してのワイヤ１０４数の増加、マルチチップモジュレー
ション（ＭＣＭ）化に伴なう複数チップの搭載化等に起
因するパッケージ用基板１００における配線パターンの
高密度化、半導体チップ１０３の接続端子数の増加等の
課題が表面化している現在、前記従来のパッケージ基板
１００では、その外形寸法を大きくすることにより、対
応せざるを得ないものである。
機能化に対応する半導体チップ１０３の大型化の結果と
してのワイヤ１０４数の増加、マルチチップモジュレー
ション（ＭＣＭ）化に伴なう複数チップの搭載化等に起
因するパッケージ用基板１００における配線パターンの
高密度化、半導体チップ１０３の接続端子数の増加等の
課題が表面化している現在、前記従来のパッケージ基板
１００では、その外形寸法を大きくすることにより、対
応せざるを得ないものである。
【０００６】このような問題を解消するには、パッケー
ジ基板を図１２に示すような構造にすればよい。即ち、
図１２に示すパッケージ用基板１１０においては、下面
にハンダバンプ１１１が形成された下側基板１１２上に
放熱コア１１３を積層するとともに、チップ穴１１４の
周囲を階段状に形成してボンディングパッドを設けた上
側基板１１５を放熱コア１１３上に積層し、半導体チッ
プ１１６を放熱コア１１３に接着した後、半導体チップ
１１６の各端子と各ボンディングパッドとをワイヤ１１
７によりワイヤボンディングすることにより半導体パッ
ケージが構成されている。
ジ基板を図１２に示すような構造にすればよい。即ち、
図１２に示すパッケージ用基板１１０においては、下面
にハンダバンプ１１１が形成された下側基板１１２上に
放熱コア１１３を積層するとともに、チップ穴１１４の
周囲を階段状に形成してボンディングパッドを設けた上
側基板１１５を放熱コア１１３上に積層し、半導体チッ
プ１１６を放熱コア１１３に接着した後、半導体チップ
１１６の各端子と各ボンディングパッドとをワイヤ１１
７によりワイヤボンディングすることにより半導体パッ
ケージが構成されている。
【０００７】かかる構成によれば、上側基板１１５の上
面には放熱コア１１３が存在しないことから、自在に配
線パターンを形成することができ、配線パターンの引き
回しが困難になることはなく、また、ハンダバンプ１１
１を下側基板１１２の下面全体に渡って形成することが
できる。従って、パッケージ基板１１０の外形寸法を大
型化することなく、前記ワイヤ１１７数の増加、マルチ
チップモジュレーション（ＭＣＭ）化に伴なう複数チッ
プの搭載化等に起因するパッケージ用基板１１０におけ
る配線パターンの高密度化、半導体チップ１１６の接続
端子数の増加等に対処することが可能となるものであ
る。
面には放熱コア１１３が存在しないことから、自在に配
線パターンを形成することができ、配線パターンの引き
回しが困難になることはなく、また、ハンダバンプ１１
１を下側基板１１２の下面全体に渡って形成することが
できる。従って、パッケージ基板１１０の外形寸法を大
型化することなく、前記ワイヤ１１７数の増加、マルチ
チップモジュレーション（ＭＣＭ）化に伴なう複数チッ
プの搭載化等に起因するパッケージ用基板１１０におけ
る配線パターンの高密度化、半導体チップ１１６の接続
端子数の増加等に対処することが可能となるものであ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、前記図
１２に示されているパッケージ用基板１１０によれば、
下側基板１１２と上側基板１１５との間に放熱コア１１
３を介在させているので、半導体チップ１１６の駆動時
に発生する熱は放熱コア１１３を介してある程度は半導
体パッケージの外部に放熱されるものではあるが、放熱
コア１１３は、半導体パッケージの側部において、その
厚さ分に相当する部分のみが外部に露出されているに過
ぎない。従って、放熱コア１１３を介して行われる熱の
放散効果は、まだまだ十分なものとはいえないものであ
る。
１２に示されているパッケージ用基板１１０によれば、
下側基板１１２と上側基板１１５との間に放熱コア１１
３を介在させているので、半導体チップ１１６の駆動時
に発生する熱は放熱コア１１３を介してある程度は半導
体パッケージの外部に放熱されるものではあるが、放熱
コア１１３は、半導体パッケージの側部において、その
厚さ分に相当する部分のみが外部に露出されているに過
ぎない。従って、放熱コア１１３を介して行われる熱の
放散効果は、まだまだ十分なものとはいえないものであ
る。
【０００９】また、半導体チップから発生される熱を更
に効率的に放散するため、アルミ製のリッドや放熱フィ
ンが半導体パッケージに取り付けられることが多いが、
前記図１２に示す半導体パッケージ用基板１１０では、
放熱コア１１３の全体面が下側基板１１２と上側基板１
１５との間で被覆されているので、リッドや放熱フィン
を放熱コア１１３に接触させて取り付けることができな
い。
に効率的に放散するため、アルミ製のリッドや放熱フィ
ンが半導体パッケージに取り付けられることが多いが、
前記図１２に示す半導体パッケージ用基板１１０では、
放熱コア１１３の全体面が下側基板１１２と上側基板１
１５との間で被覆されているので、リッドや放熱フィン
を放熱コア１１３に接触させて取り付けることができな
い。
【００１０】本発明は前記従来の問題点を解消するため
になされたものであり、第１多層基板と第２多層基板と
の間に介在される放熱コアの外周部を外部に露出させる
とともに、放熱コアの外周部にリッド、放熱フィン等の
放熱部材を取付可能とすることにより、半導体チップか
ら発生される熱の放散効率を格段に向上することができ
る半導体パッケージ用基板を提供することを目的とす
る。
になされたものであり、第１多層基板と第２多層基板と
の間に介在される放熱コアの外周部を外部に露出させる
とともに、放熱コアの外周部にリッド、放熱フィン等の
放熱部材を取付可能とすることにより、半導体チップか
ら発生される熱の放散効率を格段に向上することができ
る半導体パッケージ用基板を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】前記目的を達成するため
請求項１に係る半導体パッケージ用基板は、第１多層基
板と、第１多層基板の上面に積層された放熱コアと、半
導体チップを配置するチップ穴が形成されるとともにチ
ップ穴周辺にボンディングパッドが形成され、放熱コア
上に積層される第２多層基板とを有する半導体パッケー
ジ用基板において、前記第２多層基板のサイズを第１多
層基板のサイズよりも小さくすることにより、前記放熱
コアの外周部が外部に露出された構成を有する。
請求項１に係る半導体パッケージ用基板は、第１多層基
板と、第１多層基板の上面に積層された放熱コアと、半
導体チップを配置するチップ穴が形成されるとともにチ
ップ穴周辺にボンディングパッドが形成され、放熱コア
上に積層される第２多層基板とを有する半導体パッケー
ジ用基板において、前記第２多層基板のサイズを第１多
層基板のサイズよりも小さくすることにより、前記放熱
コアの外周部が外部に露出された構成を有する。
【００１２】請求項１の半導体パッケージ用基板では、
放熱コアの外周部が外部に露出されているので、第２多
層基板のチップ穴に配置された半導体チップの駆動時に
発生する熱は、放熱コアの内部を通ってその外周部から
外部に効率良く放散される。また、請求項２に係る半導
体パッケージ用基板は、請求項１の半導体パッケージ用
基板において、前記放熱コアの外周部に放熱部材が取り
付けられた構成を有する。
放熱コアの外周部が外部に露出されているので、第２多
層基板のチップ穴に配置された半導体チップの駆動時に
発生する熱は、放熱コアの内部を通ってその外周部から
外部に効率良く放散される。また、請求項２に係る半導
体パッケージ用基板は、請求項１の半導体パッケージ用
基板において、前記放熱コアの外周部に放熱部材が取り
付けられた構成を有する。
【００１３】請求項２の半導体パッケージ用基板では、
放熱コアの外周部に放熱部材が取り付けられているの
で、半導体チップから発生する熱は、放熱コアの内部を
通ってその外周部から放熱部材を介して、外部に更に効
率良く放散される。更に、請求項３に係る半導体パッケ
ージ基板は、第１多層基板と、第１多層基板の上面に積
層された放熱コアと、半導体チップを配置するチップ穴
が形成されるとともにチップ穴周辺にボンディングパッ
ドが形成され、放熱コア上に積層される第２多層基板と
を有する半導体パッケージ用基板において、前記放熱コ
アのサイズを前記各第１多層基板及び第２多層基板のサ
イズよりも大きくすることにより、放熱コアの外周部が
各第１多層基板及び第２多層基板の外部に露出された構
成を有する。
放熱コアの外周部に放熱部材が取り付けられているの
で、半導体チップから発生する熱は、放熱コアの内部を
通ってその外周部から放熱部材を介して、外部に更に効
率良く放散される。更に、請求項３に係る半導体パッケ
ージ基板は、第１多層基板と、第１多層基板の上面に積
層された放熱コアと、半導体チップを配置するチップ穴
が形成されるとともにチップ穴周辺にボンディングパッ
ドが形成され、放熱コア上に積層される第２多層基板と
を有する半導体パッケージ用基板において、前記放熱コ
アのサイズを前記各第１多層基板及び第２多層基板のサ
イズよりも大きくすることにより、放熱コアの外周部が
各第１多層基板及び第２多層基板の外部に露出された構
成を有する。
【００１４】請求項３の半導体パッケージ用基板では、
請求項１の場合と同様、放熱コアの外周部が外部に露出
されているので、第２多層基板のチップ穴に配置された
半導体チップの駆動時に発生する熱は、放熱コアの内部
を通ってその外周部から外部に効率良く放散される。
請求項１の場合と同様、放熱コアの外周部が外部に露出
されているので、第２多層基板のチップ穴に配置された
半導体チップの駆動時に発生する熱は、放熱コアの内部
を通ってその外周部から外部に効率良く放散される。
【００１５】
【発明の実施の形態】以下、本発明に係る半導体パッケ
ージ用基板について、本発明を具体化した実施例に基づ
いて図面を参照しつつ詳細に説明する。先ず、第１実施
例に係る半導体パッケージ用基板について図１及び図２
に基づき説明する。図１は第１実施例の半導体パッケー
ジ用基板に半導体チップを搭載した状態を模式的に示す
断面図、図２は半導体パッケージ用基板の平面図であ
る。
ージ用基板について、本発明を具体化した実施例に基づ
いて図面を参照しつつ詳細に説明する。先ず、第１実施
例に係る半導体パッケージ用基板について図１及び図２
に基づき説明する。図１は第１実施例の半導体パッケー
ジ用基板に半導体チップを搭載した状態を模式的に示す
断面図、図２は半導体パッケージ用基板の平面図であ
る。
【００１６】図１、図２において、半導体パッケージ用
基板１は、基本的に、所定の回路パターンが多層に渡っ
て形成された第１多層基板２、中央位置に凹部３が形成
され第１多層基板２の上面に積層された放熱コア４、及
び、中央位置に半導体チップＣを配置するためのチップ
穴５が形成されるとともにチップ穴５の周辺にてボンデ
ィングパッド６が２段に形成され、放熱コア４の凹部３
内で放熱コア４上に積層された第２多層基板７から構成
されている。
基板１は、基本的に、所定の回路パターンが多層に渡っ
て形成された第１多層基板２、中央位置に凹部３が形成
され第１多層基板２の上面に積層された放熱コア４、及
び、中央位置に半導体チップＣを配置するためのチップ
穴５が形成されるとともにチップ穴５の周辺にてボンデ
ィングパッド６が２段に形成され、放熱コア４の凹部３
内で放熱コア４上に積層された第２多層基板７から構成
されている。
【００１７】第１多層基板２の下面にはハンダバンプ８
が形成されており、各ハンダバンプ８は、半導体パッケ
ージ用基板１に半導体チップＣを搭載することにより得
られた半導体パッケージをマザーボード（図示せず）上
に接続する際に使用される。また、放熱コア４は、銅、
アルミ等の金属薄板から形成されており、エッチング加
工等を施すことにより凹部３と、凹部３の外周に形成さ
れた外周部９とからなる。外周部９の厚さ（１ｍｍ〜２
ｍｍの範囲にあり、最適厚は１．５ｍｍ）は凹部３の底
板３Ａの厚さ（１００μｍ〜５００μｍの範囲にあり、
最適厚は２００μｍである）よりも大きくされている。
底板３Ａの中央位置には、チップ穴５内に配置されるよ
うに、導電性ペースト１０を介して半導体チップＣが接
着されている。
が形成されており、各ハンダバンプ８は、半導体パッケ
ージ用基板１に半導体チップＣを搭載することにより得
られた半導体パッケージをマザーボード（図示せず）上
に接続する際に使用される。また、放熱コア４は、銅、
アルミ等の金属薄板から形成されており、エッチング加
工等を施すことにより凹部３と、凹部３の外周に形成さ
れた外周部９とからなる。外周部９の厚さ（１ｍｍ〜２
ｍｍの範囲にあり、最適厚は１．５ｍｍ）は凹部３の底
板３Ａの厚さ（１００μｍ〜５００μｍの範囲にあり、
最適厚は２００μｍである）よりも大きくされている。
底板３Ａの中央位置には、チップ穴５内に配置されるよ
うに、導電性ペースト１０を介して半導体チップＣが接
着されている。
【００１８】更に、第２多層基板７は、放熱コア４の凹
部３内に形成されており、従って、第２多層基板７のサ
イズは、前記第１多層基板２のサイズよりも小さく形成
されている。これにより、放熱コア４の外周部９の上面
は、第２多層基板７に被覆されることなく、半導体パッ
ケージ用基板１の外部に露出されることとなる。また、
前記のように放熱コア４における凹部３の底板３Ａ上に
接着された半導体チップＣに形成された各接続端子（図
示せず）は、第２多層基板７の各ボンディングパッド６
とワイヤ１１によりボンディングされている。更に、各
ワイヤ１１と各接続端子との接続部には、ポッティング
法等によりシリコンゲルの被覆層１２が形成されてい
る。かかる被覆層１２は、接続部を保護するためのもの
である
部３内に形成されており、従って、第２多層基板７のサ
イズは、前記第１多層基板２のサイズよりも小さく形成
されている。これにより、放熱コア４の外周部９の上面
は、第２多層基板７に被覆されることなく、半導体パッ
ケージ用基板１の外部に露出されることとなる。また、
前記のように放熱コア４における凹部３の底板３Ａ上に
接着された半導体チップＣに形成された各接続端子（図
示せず）は、第２多層基板７の各ボンディングパッド６
とワイヤ１１によりボンディングされている。更に、各
ワイヤ１１と各接続端子との接続部には、ポッティング
法等によりシリコンゲルの被覆層１２が形成されてい
る。かかる被覆層１２は、接続部を保護するためのもの
である
【００１９】前記放熱コア４の外周部９の上面には、シ
リコン樹脂、エポキシ樹脂等の熱伝導性に優れた接着剤
１３を介して、放熱効果の高いアルミ製のリッド（保護
蓋）１４が接着されている。このリッド１４は、半導体
チップＣが駆動された際に発生する熱を半導体パッケー
ジの外部に放散する作用を行う。
リコン樹脂、エポキシ樹脂等の熱伝導性に優れた接着剤
１３を介して、放熱効果の高いアルミ製のリッド（保護
蓋）１４が接着されている。このリッド１４は、半導体
チップＣが駆動された際に発生する熱を半導体パッケー
ジの外部に放散する作用を行う。
【００２０】前記のように半導体チップＣが搭載された
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４の凹部
３における底板３Ａを経て外周部９に伝達され、更に、
外周部９まで伝達された熱は接着剤１３からリッド１４
に伝達される。そして、熱はリッド１４の全体から外部
に放散されるものである。
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４の凹部
３における底板３Ａを経て外周部９に伝達され、更に、
外周部９まで伝達された熱は接着剤１３からリッド１４
に伝達される。そして、熱はリッド１４の全体から外部
に放散されるものである。
【００２１】次に、前記半導体パッケージ用基板１の製
造方法について、図３に基づき説明する。図３は半導体
パッケージ用基板１の製造方法を連続的に示す説明図で
ある。半導体パッケージ用基板１を製造するには、先
ず、図３（Ａ）に示すように、下から順に、第１多層基
板２（その下面には、各層のパターンと必要な導通がと
られたバンプパッド２Ａが予め形成されている）、プリ
プレグ１５、放熱コア４（予め凹部３が形成されてい
る）、凹部３内に配置されチップ穴５を設けるべく枠状
に形成された多層基板７Ａ（第２多層基板７の一部とな
る）、チップ穴５に対応する部分を削除して放熱コア４
の外周部９及び多層基板７Ａの上面のみを被覆するプリ
プレグ１６、プリプレグ１６に対応する形状に形成され
た多層基板７Ｂ（第２多層基板７の一部となる）を配置
し、各プリプレグ１５、１６を介して積層して一体化す
る。この状態が図３（Ｂ）に示されている。
造方法について、図３に基づき説明する。図３は半導体
パッケージ用基板１の製造方法を連続的に示す説明図で
ある。半導体パッケージ用基板１を製造するには、先
ず、図３（Ａ）に示すように、下から順に、第１多層基
板２（その下面には、各層のパターンと必要な導通がと
られたバンプパッド２Ａが予め形成されている）、プリ
プレグ１５、放熱コア４（予め凹部３が形成されてい
る）、凹部３内に配置されチップ穴５を設けるべく枠状
に形成された多層基板７Ａ（第２多層基板７の一部とな
る）、チップ穴５に対応する部分を削除して放熱コア４
の外周部９及び多層基板７Ａの上面のみを被覆するプリ
プレグ１６、プリプレグ１６に対応する形状に形成され
た多層基板７Ｂ（第２多層基板７の一部となる）を配置
し、各プリプレグ１５、１６を介して積層して一体化す
る。この状態が図３（Ｂ）に示されている。
【００２２】この後、公知の方法により、第２多層基板
７となる多層基板７Ｂ、７Ａ、放熱コア４の底板３Ａ、
第１多層基板２に適宜スルーホールを形成し、第２多層
基板７と第１多層基板２とを必要に応じて導通させる。
尚、放熱コアと導通させたくないスルーホールの形成方
法は、そのスルーホールより大径の貫通孔を予め放熱コ
アに設けておけばよい。
７となる多層基板７Ｂ、７Ａ、放熱コア４の底板３Ａ、
第１多層基板２に適宜スルーホールを形成し、第２多層
基板７と第１多層基板２とを必要に応じて導通させる。
尚、放熱コアと導通させたくないスルーホールの形成方
法は、そのスルーホールより大径の貫通孔を予め放熱コ
アに設けておけばよい。
【００２３】更に、放熱コア４の外周部７に対応する多
層基板７Ｂの部分にザグリ加工を施し、該当する多層基
板７Ｂの部分を削除する。また、第１多層基板２の下面
に形成されている各バンプパッド２Ａに公知の方法を使
用してハンダバンプ８を形成する。これにより、本実施
例の半導体パッケージ用基板１が製造される。この状態
が図３（Ｃ）に示されている。このとき、第２多層基板
７（多層基板７Ａと７Ｂから構成される）は、放熱コア
４の凹部３内に配置されており、そのサイズは、第１多
層基板２のサイズよりも小さく形成されていることか
ら、放熱コア４の外周部９は外部に露出されている。
層基板７Ｂの部分にザグリ加工を施し、該当する多層基
板７Ｂの部分を削除する。また、第１多層基板２の下面
に形成されている各バンプパッド２Ａに公知の方法を使
用してハンダバンプ８を形成する。これにより、本実施
例の半導体パッケージ用基板１が製造される。この状態
が図３（Ｃ）に示されている。このとき、第２多層基板
７（多層基板７Ａと７Ｂから構成される）は、放熱コア
４の凹部３内に配置されており、そのサイズは、第１多
層基板２のサイズよりも小さく形成されていることか
ら、放熱コア４の外周部９は外部に露出されている。
【００２４】この後、第２多層基板７のチップ穴５内
で、放熱コア４の凹部３における底板３Ａ上に半導体チ
ップＣが導電性接着剤１０を介して接着されるととも
に、半導体チップＣの各接続端子と第２多層基板７の各
ボンディングパッド６とがワイヤ１１によりボンディン
グされる。この状態が図３（Ｄ）に示されている。そし
て更に、前記各ワイヤ１１と各接続端子との接続部に、
ポッティング法等によりシリコンゲルの被覆層１２を形
成した後、放熱コア４の外周部９の上面に、シリコン樹
脂、エポキシ樹脂等の接着剤１３を介して、アルミ製の
リッド１４を接着すれば、図１、図２に示す半導体パッ
ケージが得られるものである。
で、放熱コア４の凹部３における底板３Ａ上に半導体チ
ップＣが導電性接着剤１０を介して接着されるととも
に、半導体チップＣの各接続端子と第２多層基板７の各
ボンディングパッド６とがワイヤ１１によりボンディン
グされる。この状態が図３（Ｄ）に示されている。そし
て更に、前記各ワイヤ１１と各接続端子との接続部に、
ポッティング法等によりシリコンゲルの被覆層１２を形
成した後、放熱コア４の外周部９の上面に、シリコン樹
脂、エポキシ樹脂等の接着剤１３を介して、アルミ製の
リッド１４を接着すれば、図１、図２に示す半導体パッ
ケージが得られるものである。
【００２５】以上詳細に説明した通り本第１実施例の半
導体パッケージ用基板１では、第２多層基板７を放熱コ
ア４の凹部３内に配置し、第２多層基板７のサイズを第
１多層基板２のサイズよりも小さくすることにより、放
熱コア４の外周部９を外部に露出させるとともに、外周
部９の上面に放熱効果の優れたリッド１４を取り付ける
ように構成したので、半導体チップＣが駆動された際に
発生する熱を、導電性接着剤１０、凹部３の底板３Ａ、
外周部９、接着剤１３を経てリッド１４に伝達し、更に
リッド１４の全体から外部に放散することができる。こ
れにより、半導体チップＣから発生される熱の放散効率
を格段に向上することができる。
導体パッケージ用基板１では、第２多層基板７を放熱コ
ア４の凹部３内に配置し、第２多層基板７のサイズを第
１多層基板２のサイズよりも小さくすることにより、放
熱コア４の外周部９を外部に露出させるとともに、外周
部９の上面に放熱効果の優れたリッド１４を取り付ける
ように構成したので、半導体チップＣが駆動された際に
発生する熱を、導電性接着剤１０、凹部３の底板３Ａ、
外周部９、接着剤１３を経てリッド１４に伝達し、更に
リッド１４の全体から外部に放散することができる。こ
れにより、半導体チップＣから発生される熱の放散効率
を格段に向上することができる。
【００２６】尚、前記第１実施例では、放熱コア４の外
周部９の上面にリッド１４を取り付ける構成としたが、
リッド１４を取り付けない場合においても、半導体チッ
プＣから発生される熱は、外周部９が外部に露出されて
いることから、熱の放散効率については同程度に向上す
ることができるものである。
周部９の上面にリッド１４を取り付ける構成としたが、
リッド１４を取り付けない場合においても、半導体チッ
プＣから発生される熱は、外周部９が外部に露出されて
いることから、熱の放散効率については同程度に向上す
ることができるものである。
【００２７】また、前記実施例では、放熱コア４の外周
部９の上面にリッド１４を取り付けるようにしたが、リ
ッド１４に代えて、アルミ等の熱伝導性に優れた材質か
ら形成された放熱フィンを外周部９に取り付けるように
してもよい。更に、前記実施例では、シリコンゲルから
なる被覆層１２とリッド１４とにより半導体チップＣの
各接続端子と各ワイヤ１１との接続部を保護するように
構成したが、かかる接続部は、一般に行われているよう
に、トランスファーモールド法等によりエポキシ樹脂に
より封止するようにしてもよい。
部９の上面にリッド１４を取り付けるようにしたが、リ
ッド１４に代えて、アルミ等の熱伝導性に優れた材質か
ら形成された放熱フィンを外周部９に取り付けるように
してもよい。更に、前記実施例では、シリコンゲルから
なる被覆層１２とリッド１４とにより半導体チップＣの
各接続端子と各ワイヤ１１との接続部を保護するように
構成したが、かかる接続部は、一般に行われているよう
に、トランスファーモールド法等によりエポキシ樹脂に
より封止するようにしてもよい。
【００２８】更に、第２多層基板７を放熱コア４の凹部
３内に形成するについては、エッチング法、アディティ
ブ法のいずれの方法でも形成することが可能である。次
に、第２実施例に係る半導体パッケージ用基板について
図４乃至図６に基づき説明する。ここに、図４は第２実
施例の半導体パッケージ用基板に半導体チップを搭載し
た状態を模式的に示す断面図、図５は第２多層基板の高
さと同一高さとなるように図４の半導体パッケージ用基
板における放熱コアの外周部に放熱板を取り付けた状態
を模式的に示す断面図、図６は第２多層基板の高さより
も高くなるように図４の半導体パッケージ用基板におけ
る放熱コアの外周部に放熱板を取り付けた状態を模式的
に示す断面図である。
３内に形成するについては、エッチング法、アディティ
ブ法のいずれの方法でも形成することが可能である。次
に、第２実施例に係る半導体パッケージ用基板について
図４乃至図６に基づき説明する。ここに、図４は第２実
施例の半導体パッケージ用基板に半導体チップを搭載し
た状態を模式的に示す断面図、図５は第２多層基板の高
さと同一高さとなるように図４の半導体パッケージ用基
板における放熱コアの外周部に放熱板を取り付けた状態
を模式的に示す断面図、図６は第２多層基板の高さより
も高くなるように図４の半導体パッケージ用基板におけ
る放熱コアの外周部に放熱板を取り付けた状態を模式的
に示す断面図である。
【００２９】尚、第２実施例に係る半導体パッケージ用
基板は、前記第１実施例の半導体パッケージ用基板１と
基本的に同一の構成を有するので、以下の説明において
は第１実施例の半導体パッケージ用基板１におけると同
一の要素等については同一番号を付して説明することと
する。
基板は、前記第１実施例の半導体パッケージ用基板１と
基本的に同一の構成を有するので、以下の説明において
は第１実施例の半導体パッケージ用基板１におけると同
一の要素等については同一番号を付して説明することと
する。
【００３０】図４において、半導体パッケージ用基板１
は、基本的に、所定の回路パターンが多層に渡って形成
された第１多層基板２、第１多層基板２の上面全体に渡
って積層された平板状の放熱コア４、及び、中央位置に
半導体チップＣを配置するためのチップ穴５が形成され
るとともにチップ穴５の周辺にてボンディングパッド
（図４には図示せず）が２段に形成され、放熱コア４上
に積層された第１多層基板２よりも小さいサイズを有す
る第２多層基板７から構成されている。
は、基本的に、所定の回路パターンが多層に渡って形成
された第１多層基板２、第１多層基板２の上面全体に渡
って積層された平板状の放熱コア４、及び、中央位置に
半導体チップＣを配置するためのチップ穴５が形成され
るとともにチップ穴５の周辺にてボンディングパッド
（図４には図示せず）が２段に形成され、放熱コア４上
に積層された第１多層基板２よりも小さいサイズを有す
る第２多層基板７から構成されている。
【００３１】第１多層基板２の下面にはハンダバンプ８
が形成されており、各ハンダバンプ８は、半導体パッケ
ージ用基板１に半導体チップＣを搭載することにより得
られた半導体パッケージをマザーボード（図示せず）上
に接続する際に使用される。
が形成されており、各ハンダバンプ８は、半導体パッケ
ージ用基板１に半導体チップＣを搭載することにより得
られた半導体パッケージをマザーボード（図示せず）上
に接続する際に使用される。
【００３２】また、放熱コア４は、銅、アルミ等からな
る平板状の金属薄板から形成されており、その厚さは全
体に渡って０．２ｍｍ程度（望ましくは、０．１〜０．
５ｍｍ）にされている。かかる放熱コア４の中央位置に
は、チップ穴５内に配置されるように、導電性ペースト
１０を介して半導体チップＣが接着されている。
る平板状の金属薄板から形成されており、その厚さは全
体に渡って０．２ｍｍ程度（望ましくは、０．１〜０．
５ｍｍ）にされている。かかる放熱コア４の中央位置に
は、チップ穴５内に配置されるように、導電性ペースト
１０を介して半導体チップＣが接着されている。
【００３３】更に、第２多層基板７は、そのサイズが、
第１多層基板２のサイズよりも小さくされており、これ
により放熱コア４の外周部９の上面は、第２多層基板７
に被覆されることなく、半導体パッケージ用基板１の外
部に露出されている。また、前記のように放熱コア４の
中央位置に接着された半導体チップＣに形成された各接
続端子（図示せず）は、第２多層基板７の各ボンディン
グパッドとワイヤ１１によりボンディングされている。
更に、各ワイヤ１１と各接続端子との接続部を含む第２
多層基板７の内部全体に渡って、ポッティング法等によ
りシリコンゲルの被覆層１２が形成されている。かかる
被覆層１２は、接続部と共に半導体チップＣの全体を保
護するためのものである
第１多層基板２のサイズよりも小さくされており、これ
により放熱コア４の外周部９の上面は、第２多層基板７
に被覆されることなく、半導体パッケージ用基板１の外
部に露出されている。また、前記のように放熱コア４の
中央位置に接着された半導体チップＣに形成された各接
続端子（図示せず）は、第２多層基板７の各ボンディン
グパッドとワイヤ１１によりボンディングされている。
更に、各ワイヤ１１と各接続端子との接続部を含む第２
多層基板７の内部全体に渡って、ポッティング法等によ
りシリコンゲルの被覆層１２が形成されている。かかる
被覆層１２は、接続部と共に半導体チップＣの全体を保
護するためのものである
【００３４】また、第２多層基板７の上面に渡って、エ
ポキシ樹脂等の接着剤により樹脂製のリッド２０が接着
されており、これにより半導体チップＣ等を内包する第
２多層基板７の内部全体は、リッド２０を介して被覆保
護される。
ポキシ樹脂等の接着剤により樹脂製のリッド２０が接着
されており、これにより半導体チップＣ等を内包する第
２多層基板７の内部全体は、リッド２０を介して被覆保
護される。
【００３５】前記のように半導体チップＣが搭載された
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４を経て
その外周部９に伝達され、更に、外周部９まで伝達され
た熱は、外周部９から半導体パッケージ用基板１の外部
に放散されるものである。
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４を経て
その外周部９に伝達され、更に、外周部９まで伝達され
た熱は、外周部９から半導体パッケージ用基板１の外部
に放散されるものである。
【００３６】尚、前記のように構成された第２実施例の
半導体パッケージ用基板１の製造方法は、前記した第１
実施例の半導体パッケージ用基板１の製造方法と同一で
あるので、その製造方法については前記第１実施例の製
造方法を参照することとして、ここではその説明を省略
する。
半導体パッケージ用基板１の製造方法は、前記した第１
実施例の半導体パッケージ用基板１の製造方法と同一で
あるので、その製造方法については前記第１実施例の製
造方法を参照することとして、ここではその説明を省略
する。
【００３７】以上説明した通り第２実施例に係る半導体
パッケージ用基板１では、前記第１実施例の場合と同様
にして、第２多層基板７のサイズを第１多層基板２のサ
イズよりも小さくすることにより、放熱コア４の外周部
９を外部に露出させるように構成したので、半導体チッ
プＣが駆動された際に発生する熱を、導電性接着剤１
０、放熱コア４を経てその外周部９から外部に放散する
ことができる。これにより、半導体チップＣから発生さ
れる熱の放散効率を格段に向上することができる。
パッケージ用基板１では、前記第１実施例の場合と同様
にして、第２多層基板７のサイズを第１多層基板２のサ
イズよりも小さくすることにより、放熱コア４の外周部
９を外部に露出させるように構成したので、半導体チッ
プＣが駆動された際に発生する熱を、導電性接着剤１
０、放熱コア４を経てその外周部９から外部に放散する
ことができる。これにより、半導体チップＣから発生さ
れる熱の放散効率を格段に向上することができる。
【００３８】尚、前記第２実施例では、半導体チップＣ
から発生される熱を放熱コア４の外周部９から直接外部
に放散するように構成したが、図５に示すように、外周
部９に対して導電性接着剤（又はハンダ）２１により第
２多層基板７の上面と同一高さとなるように放熱板２２
を取り付け、半導体チップＣから発生された熱を外周部
９から導電性接着剤２１を経て放熱板２２の全体から外
部に放散するようにしてもよい。また、図６に示すよう
に、外周部９に対して導電性接着剤（又はハンダ）２１
を介して第２多層基板７の上面よりも高くなように放熱
板２２を取り付け、半導体チップＣから発生された熱を
外周部９から導電性接着剤２１を経て放熱板２２の全体
から外部に放散するようにしてもよい。
から発生される熱を放熱コア４の外周部９から直接外部
に放散するように構成したが、図５に示すように、外周
部９に対して導電性接着剤（又はハンダ）２１により第
２多層基板７の上面と同一高さとなるように放熱板２２
を取り付け、半導体チップＣから発生された熱を外周部
９から導電性接着剤２１を経て放熱板２２の全体から外
部に放散するようにしてもよい。また、図６に示すよう
に、外周部９に対して導電性接着剤（又はハンダ）２１
を介して第２多層基板７の上面よりも高くなように放熱
板２２を取り付け、半導体チップＣから発生された熱を
外周部９から導電性接着剤２１を経て放熱板２２の全体
から外部に放散するようにしてもよい。
【００３９】ここに、図５、図６において、放熱板２２
の高さを第２多層基板７の上面と同一か、又は、第２多
層基板７の上面よりも高くするのは、第１実施例におけ
るようなリッド（図１参照）や放熱フィンの取付を容易
にするためである。また、外周部９に直接放熱フィンを
取り付けて、放熱フィンの全体から熱を放散するように
してもよい。続いて、第３実施例に係る半導体パッケー
ジ用基板について図７に基づき説明する。ここに、図７
は第３実施例の半導体パッケージ用基板の製造方法を連
続的に示す説明図である。
の高さを第２多層基板７の上面と同一か、又は、第２多
層基板７の上面よりも高くするのは、第１実施例におけ
るようなリッド（図１参照）や放熱フィンの取付を容易
にするためである。また、外周部９に直接放熱フィンを
取り付けて、放熱フィンの全体から熱を放散するように
してもよい。続いて、第３実施例に係る半導体パッケー
ジ用基板について図７に基づき説明する。ここに、図７
は第３実施例の半導体パッケージ用基板の製造方法を連
続的に示す説明図である。
【００４０】尚、第３実施例に係る半導体パッケージ用
基板は、前記第１実施例の半導体パッケージ用基板１と
基本的に同一の構成を有するので、以下の説明において
は第１実施例の半導体パッケージ用基板１におけると同
一の要素等については同一番号を付して説明することと
する。また、第３実施例の半導体パッケージ用基板は、
基本的に、第１実施例の場合と同様の方法により製造さ
れ、従って、その詳細な説明について第１実施例の説明
を参照することとし、ここでは第３実施例に特徴的な方
法についてのみ説明する。
基板は、前記第１実施例の半導体パッケージ用基板１と
基本的に同一の構成を有するので、以下の説明において
は第１実施例の半導体パッケージ用基板１におけると同
一の要素等については同一番号を付して説明することと
する。また、第３実施例の半導体パッケージ用基板は、
基本的に、第１実施例の場合と同様の方法により製造さ
れ、従って、その詳細な説明について第１実施例の説明
を参照することとし、ここでは第３実施例に特徴的な方
法についてのみ説明する。
【００４１】第３実施例の半導体パッケージ用基板１を
製造するには、先ず、放熱コア４の下面及び上面に、そ
れぞれ第１多層基板２と第２多層基板７を積層する。こ
のとき、放熱コア４のサイズは、各第１多層基板２及び
第２多層基板７のサイズ（共に同一のサイズを有する）
よりも大きくされている。従って、放熱コア４の外周部
９は、各第１及び第２多層基板２、７の外部に露出され
ている。この状態が図７（Ａ）に示されている。
製造するには、先ず、放熱コア４の下面及び上面に、そ
れぞれ第１多層基板２と第２多層基板７を積層する。こ
のとき、放熱コア４のサイズは、各第１多層基板２及び
第２多層基板７のサイズ（共に同一のサイズを有する）
よりも大きくされている。従って、放熱コア４の外周部
９は、各第１及び第２多層基板２、７の外部に露出され
ている。この状態が図７（Ａ）に示されている。
【００４２】次に、放熱コア４の外周部９を上方に折曲
して第２多層基板７の側端縁に当接させるとともに、第
１多層基板２の下面にハンダバンプ８を形成する。この
状態が図７（Ｂ）に示されている。続いて、第２多層基
板７のチップ穴５内で、放熱コア４上に半導体チップＣ
が導電性接着剤１０を介して接着されるとともに、半導
体チップＣの各接続端子と第２多層基板７の各ボンディ
ングパッド（図７中には図示せず）とがワイヤ１１によ
りボンディングされる。そして更に、前記各ワイヤ１１
と各接続端子との接続部に、ポッティング法等によりシ
リコンゲルの被覆層１２を形成した後、前記のように折
曲された放熱コア４の外周部９の外面に対して、導電性
接着剤（又はハンダ）１３を介して、アルミ製のリッド
１４を接着すれば、図７（Ｃ）に示す半導体パッケージ
が得られるものである。
して第２多層基板７の側端縁に当接させるとともに、第
１多層基板２の下面にハンダバンプ８を形成する。この
状態が図７（Ｂ）に示されている。続いて、第２多層基
板７のチップ穴５内で、放熱コア４上に半導体チップＣ
が導電性接着剤１０を介して接着されるとともに、半導
体チップＣの各接続端子と第２多層基板７の各ボンディ
ングパッド（図７中には図示せず）とがワイヤ１１によ
りボンディングされる。そして更に、前記各ワイヤ１１
と各接続端子との接続部に、ポッティング法等によりシ
リコンゲルの被覆層１２を形成した後、前記のように折
曲された放熱コア４の外周部９の外面に対して、導電性
接着剤（又はハンダ）１３を介して、アルミ製のリッド
１４を接着すれば、図７（Ｃ）に示す半導体パッケージ
が得られるものである。
【００４３】前記した第３実施例の半導体パッケージ用
基板１において、半導体チップＣが駆動されると半導体
チップＣから発熱されるが、その発生した熱は、導電性
ペースト１０から放熱コア４を経てその外周部９に伝達
され、更に、外周部９まで伝達された熱は、外周部９か
ら導電性接着剤１３を経てリッド１４の全体から外部に
放散されるものである。
基板１において、半導体チップＣが駆動されると半導体
チップＣから発熱されるが、その発生した熱は、導電性
ペースト１０から放熱コア４を経てその外周部９に伝達
され、更に、外周部９まで伝達された熱は、外周部９か
ら導電性接着剤１３を経てリッド１４の全体から外部に
放散されるものである。
【００４４】前記したように、第３実施例の半導体パッ
ケージ用基板１では、前記第１実施例等の場合と同様に
して、放熱コア４のサイズを各第１多層基板２、第２多
層基板７のサイズよりも大きくすることにより、放熱コ
ア４の外周部９を外部に露出させるともに外周部９を折
曲し、外周部９に対して導電性接着剤１３を介してリッ
ド１４を取り付けるように構成したので、半導体チップ
Ｃが駆動された際に発生する熱を、導電性接着剤１０、
放熱コア４、その外周部９から導電性接着剤１３を経
て、リッド１４の全体から外部に放散することができ
る。これにより、半導体チップＣから発生される熱の放
散効率を格段に向上することができる。
ケージ用基板１では、前記第１実施例等の場合と同様に
して、放熱コア４のサイズを各第１多層基板２、第２多
層基板７のサイズよりも大きくすることにより、放熱コ
ア４の外周部９を外部に露出させるともに外周部９を折
曲し、外周部９に対して導電性接着剤１３を介してリッ
ド１４を取り付けるように構成したので、半導体チップ
Ｃが駆動された際に発生する熱を、導電性接着剤１０、
放熱コア４、その外周部９から導電性接着剤１３を経
て、リッド１４の全体から外部に放散することができ
る。これにより、半導体チップＣから発生される熱の放
散効率を格段に向上することができる。
【００４５】尚、前記第３実施例では、放熱コア４の外
周部９とリッド１４とを導電性接着剤１４を介して接着
しているが、リッド１４は必ずしも必要ではない。この
場合には、半導体チップＣから発生された熱は、導電性
接着剤１０、放熱コア４を経て外周部９から直接外部に
放散されることとなる。
周部９とリッド１４とを導電性接着剤１４を介して接着
しているが、リッド１４は必ずしも必要ではない。この
場合には、半導体チップＣから発生された熱は、導電性
接着剤１０、放熱コア４を経て外周部９から直接外部に
放散されることとなる。
【００４６】次に、第４実施例に係る半導体パッケージ
用基板について図８に基づき説明する。ここに、図８は
第４実施例の半導体パッケージ用基板の製造方法を連続
的に示す説明図である。尚、第４実施例に係る半導体パ
ッケージ用基板は、前記第１実施例の半導体パッケージ
用基板１と基本的に同一の構成を有するので、以下の説
明においては第１実施例の半導体パッケージ用基板１に
おけると同一の要素等については同一番号を付して説明
することとする。また、第４実施例の半導体パッケージ
用基板は、基本的に、第１実施例の場合と同様の方法に
より製造され、従って、その詳細な説明について第１実
施例の説明を参照することとし、ここでは第４実施例に
特徴的な方法についてのみ説明する。
用基板について図８に基づき説明する。ここに、図８は
第４実施例の半導体パッケージ用基板の製造方法を連続
的に示す説明図である。尚、第４実施例に係る半導体パ
ッケージ用基板は、前記第１実施例の半導体パッケージ
用基板１と基本的に同一の構成を有するので、以下の説
明においては第１実施例の半導体パッケージ用基板１に
おけると同一の要素等については同一番号を付して説明
することとする。また、第４実施例の半導体パッケージ
用基板は、基本的に、第１実施例の場合と同様の方法に
より製造され、従って、その詳細な説明について第１実
施例の説明を参照することとし、ここでは第４実施例に
特徴的な方法についてのみ説明する。
【００４７】第４実施例の半導体パッケージ用基板１を
製造するには、先ず、リードフレーム３０（前記各実施
例における放熱コア４を兼ねる）の上面に第２多層基板
７を積層し、かかる積層物の側部に対して公知の方法に
よりスルーホールを形成してサーマルビア３１を形成す
る。ここに、リードフレーム３０の厚さは１５０μｍ程
度とし、その材質は銅又は４２アロイである。この後、
前記のように積層されたリードフレーム３０と第２多層
基板７とをプリプレグ１５を介して第１多層基板２の上
面に積層する。この状態が図８（Ａ）に示されている。
更に、第２多層基板７の内層パターンと第１多層基板２
の内層パターンとの間で、公知の方法により適宜接続を
行うことにより半導体パッケージ用基板１が製造され
る。この状態が図８（Ｂ）に示されている。この後、前
記各実施例と同様にして、第２多層基板７のチップ穴５
内でリードフレーム３０上に半導体チップが導電性接着
剤を介して接着され、半導体チップの各接続端子とボン
ディングパッドとがワイヤによりボンディングされるも
のである。
製造するには、先ず、リードフレーム３０（前記各実施
例における放熱コア４を兼ねる）の上面に第２多層基板
７を積層し、かかる積層物の側部に対して公知の方法に
よりスルーホールを形成してサーマルビア３１を形成す
る。ここに、リードフレーム３０の厚さは１５０μｍ程
度とし、その材質は銅又は４２アロイである。この後、
前記のように積層されたリードフレーム３０と第２多層
基板７とをプリプレグ１５を介して第１多層基板２の上
面に積層する。この状態が図８（Ａ）に示されている。
更に、第２多層基板７の内層パターンと第１多層基板２
の内層パターンとの間で、公知の方法により適宜接続を
行うことにより半導体パッケージ用基板１が製造され
る。この状態が図８（Ｂ）に示されている。この後、前
記各実施例と同様にして、第２多層基板７のチップ穴５
内でリードフレーム３０上に半導体チップが導電性接着
剤を介して接着され、半導体チップの各接続端子とボン
ディングパッドとがワイヤによりボンディングされるも
のである。
【００４８】このとき、前記半導体パッケージ用基板１
において、リードフレーム３０は放熱コアの作用を行
い、その外周部は、各サーマルビア３１を介して外部に
露出されていることとなる。従って、半導体チップ駆動
時に発生する熱は、リードフレーム３０から各サーマル
ビア３１を介して外部に放散される。
において、リードフレーム３０は放熱コアの作用を行
い、その外周部は、各サーマルビア３１を介して外部に
露出されていることとなる。従って、半導体チップ駆動
時に発生する熱は、リードフレーム３０から各サーマル
ビア３１を介して外部に放散される。
【００４９】前記したように、第４実施例の半導体パッ
ケージ用基板１では、前記第１実施例等の場合と同様に
して、放熱コアとして作用するリードフレーム３０と第
２多層基板７とに渡ってサーマルビア３１を形成し、リ
ードフレーム３０の外周部を各サーマルビア３１を介し
て外部に露出するように構成したので、半導体チップが
駆動された際に発生する熱を、導電性接着剤、リードフ
レーム３０を経て各サーマルビア３１から外部に放散す
ることができる。これにより、半導体チップＣから発生
される熱の放散効率を格段に向上することができる。
尚、サーマルビア３１には、導電性樹脂、ハンダ等が充
填されていてもよい。
ケージ用基板１では、前記第１実施例等の場合と同様に
して、放熱コアとして作用するリードフレーム３０と第
２多層基板７とに渡ってサーマルビア３１を形成し、リ
ードフレーム３０の外周部を各サーマルビア３１を介し
て外部に露出するように構成したので、半導体チップが
駆動された際に発生する熱を、導電性接着剤、リードフ
レーム３０を経て各サーマルビア３１から外部に放散す
ることができる。これにより、半導体チップＣから発生
される熱の放散効率を格段に向上することができる。
尚、サーマルビア３１には、導電性樹脂、ハンダ等が充
填されていてもよい。
【００５０】次に、第５実施例及び第６実施例に係る半
導体パッケージ用基板について図９、図１０に基づき説
明する。ここに、図９はピングリッドアレイ（ＰＧＡ）
タイプの半導体パッケージに適用可能な第５実施例の半
導体パッケージ用基板の断面図、図１０はリードレスチ
ップキャリア（ＬＣＣ）タイプの半導体パッケージに適
用可能な第６実施例の半導体パッケージ用基板の断面図
である。
導体パッケージ用基板について図９、図１０に基づき説
明する。ここに、図９はピングリッドアレイ（ＰＧＡ）
タイプの半導体パッケージに適用可能な第５実施例の半
導体パッケージ用基板の断面図、図１０はリードレスチ
ップキャリア（ＬＣＣ）タイプの半導体パッケージに適
用可能な第６実施例の半導体パッケージ用基板の断面図
である。
【００５１】尚、第５実施例及び第６実施例に係る半導
体パッケージ用基板は、基本的に、前記第１実施例の半
導体パッケージ用基板１と同一の構成を有するので、以
下の説明においては第１実施例の半導体パッケージ用基
板１におけると同一の要素等については同一番号を付し
て説明することとする。また、第５実施例及び第６実施
例の半導体パッケージ用基板は、基本的に、第１実施例
の場合と同様の方法により製造される。
体パッケージ用基板は、基本的に、前記第１実施例の半
導体パッケージ用基板１と同一の構成を有するので、以
下の説明においては第１実施例の半導体パッケージ用基
板１におけると同一の要素等については同一番号を付し
て説明することとする。また、第５実施例及び第６実施
例の半導体パッケージ用基板は、基本的に、第１実施例
の場合と同様の方法により製造される。
【００５２】先ず、第５実施例に係る半導体パッケージ
用基板について説明すると、図９において、半導体パッ
ケージ用基板１は、基本的に、ハンダバンプが形成され
るべき位置に対応してスルーホール４０が形成された第
１多層基板２、中央位置に凹部３が形成され第１多層基
板２の上面にプリプレグ１５を介して積層された放熱コ
ア４、及び、中央位置に半導体チップＣを配置するため
のチップ穴５が形成されるとともにチップ穴５の周辺に
てボンディングパッド（図９中には図示せず）が２段に
形成され、放熱コア４の凹部３内で放熱コア４上に積層
された第２多層基板７から構成されている。
用基板について説明すると、図９において、半導体パッ
ケージ用基板１は、基本的に、ハンダバンプが形成され
るべき位置に対応してスルーホール４０が形成された第
１多層基板２、中央位置に凹部３が形成され第１多層基
板２の上面にプリプレグ１５を介して積層された放熱コ
ア４、及び、中央位置に半導体チップＣを配置するため
のチップ穴５が形成されるとともにチップ穴５の周辺に
てボンディングパッド（図９中には図示せず）が２段に
形成され、放熱コア４の凹部３内で放熱コア４上に積層
された第２多層基板７から構成されている。
【００５３】第１多層基板１に形成された各スルーホー
ル４０内にはピン４１が挿入されてハンダ付されてお
り、各ピン４１は半導体パッケージ用基板１に半導体チ
ップＣを搭載することにより得られた半導体パッケージ
をマザーボード（図示せず）上に接続する際に使用され
る。
ル４０内にはピン４１が挿入されてハンダ付されてお
り、各ピン４１は半導体パッケージ用基板１に半導体チ
ップＣを搭載することにより得られた半導体パッケージ
をマザーボード（図示せず）上に接続する際に使用され
る。
【００５４】また、放熱コア４は、前記第１実施例に使
用されたものと同一の構成を有しており、エッチング加
工等を施すことにより凹部３と、凹部３の外周に形成さ
れた外周部９とからなる。底板３Ａの中央位置には、チ
ップ穴５内に配置されるように、導電性ペースト１０を
介して半導体チップＣが接着されている。
用されたものと同一の構成を有しており、エッチング加
工等を施すことにより凹部３と、凹部３の外周に形成さ
れた外周部９とからなる。底板３Ａの中央位置には、チ
ップ穴５内に配置されるように、導電性ペースト１０を
介して半導体チップＣが接着されている。
【００５５】更に、第２多層基板７は、第１実施例に使
用されたものと同一の構成を有しており、そのサイズは
第１多層基板２のサイズよりも小さく形成されている。
これにより、放熱コア４の外周部９の上面は、第２多層
基板７に被覆されることなく、半導体パッケージ用基板
１の外部に露出されることとなる。また、前記のように
放熱コア４における凹部３の底板３Ａ上に接着された半
導体チップＣに形成された各接続端子（図示せず）は、
第２多層基板７の各ボンディングパッドとワイヤ１１に
よりボンディングされている。
用されたものと同一の構成を有しており、そのサイズは
第１多層基板２のサイズよりも小さく形成されている。
これにより、放熱コア４の外周部９の上面は、第２多層
基板７に被覆されることなく、半導体パッケージ用基板
１の外部に露出されることとなる。また、前記のように
放熱コア４における凹部３の底板３Ａ上に接着された半
導体チップＣに形成された各接続端子（図示せず）は、
第２多層基板７の各ボンディングパッドとワイヤ１１に
よりボンディングされている。
【００５６】尚、半導体チップＣの保護は、前記と同様
にして、ポッティング法等によりシリコンゲルの被覆層
（図示せず）を形成した後、リッド（図示せず）にて封
止する方法、半導体チップＣの全体をエポキシ樹脂によ
りポッティングやトランスファーモールドを介して樹脂
封止する方法のいずれで行ってもよい。また、リッドに
代えて放熱フィンを取り付けてもよく、更に、各第１多
層基板２、第２多層基板７は、公知の方法（エッチング
法、アディティブ法）により形成した後、メッキ、スル
ーホール形成、ソルダーレジストの塗布形成等を経て作
成される。
にして、ポッティング法等によりシリコンゲルの被覆層
（図示せず）を形成した後、リッド（図示せず）にて封
止する方法、半導体チップＣの全体をエポキシ樹脂によ
りポッティングやトランスファーモールドを介して樹脂
封止する方法のいずれで行ってもよい。また、リッドに
代えて放熱フィンを取り付けてもよく、更に、各第１多
層基板２、第２多層基板７は、公知の方法（エッチング
法、アディティブ法）により形成した後、メッキ、スル
ーホール形成、ソルダーレジストの塗布形成等を経て作
成される。
【００５７】前記のように半導体チップＣが搭載された
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４の凹部
３における底板３Ａを経て外周部９に伝達され、更に、
外周部９まで伝達された熱は直接外部に放散される。
半導体パッケージ用基板１において、半導体チップＣが
駆動されると半導体チップＣから発熱されるが、その発
生した熱は、導電性ペースト１０から放熱コア４の凹部
３における底板３Ａを経て外周部９に伝達され、更に、
外周部９まで伝達された熱は直接外部に放散される。
【００５８】前記第５実施例の前記半導体パッケージ用
基板１を製造するには、先ず、第１多層基板２に対して
公知の方法によりスルーホール４０を形成し、この後、
プリプレグ１５を介して第１多層基板２の上面に放熱コ
ア４を積層するとともに、第１実施例の場合と同様にし
て、第２多層基板７の積層、導電性接着剤１０による半
導体チップＣの接着、半導体チップの各接続端子と各ボ
ンディングパッドとのワイヤ１１によるボンディング等
を行う。この後、各スルーホール４０内にピン４１を挿
入してハンダ付することにより、半導体パッケージ用基
板１に半導体チップＣを搭載したパッケージが得られ
る。
基板１を製造するには、先ず、第１多層基板２に対して
公知の方法によりスルーホール４０を形成し、この後、
プリプレグ１５を介して第１多層基板２の上面に放熱コ
ア４を積層するとともに、第１実施例の場合と同様にし
て、第２多層基板７の積層、導電性接着剤１０による半
導体チップＣの接着、半導体チップの各接続端子と各ボ
ンディングパッドとのワイヤ１１によるボンディング等
を行う。この後、各スルーホール４０内にピン４１を挿
入してハンダ付することにより、半導体パッケージ用基
板１に半導体チップＣを搭載したパッケージが得られ
る。
【００５９】前記したように、第５実施例に係る半導体
パッケージ用基板１は、ＰＧＡタイプのパッケージにお
いても適用することができ、かかる半導体パッケージ用
基板１では、前記と同様、第２多層基板７を放熱コア４
の凹部３内に配置し、第２多層基板７のサイズを第１多
層基板２のサイズよりも小さくすることにより、放熱コ
ア４の外周部９を外部に露出させるように構成したの
で、半導体チップＣが駆動された際に発生する熱を、導
電性接着剤１０、凹部３の底板３Ａ、外周部９から外部
に放散することができる。これにより、半導体チップＣ
から発生される熱の放散効率を格段に向上することがで
きる。
パッケージ用基板１は、ＰＧＡタイプのパッケージにお
いても適用することができ、かかる半導体パッケージ用
基板１では、前記と同様、第２多層基板７を放熱コア４
の凹部３内に配置し、第２多層基板７のサイズを第１多
層基板２のサイズよりも小さくすることにより、放熱コ
ア４の外周部９を外部に露出させるように構成したの
で、半導体チップＣが駆動された際に発生する熱を、導
電性接着剤１０、凹部３の底板３Ａ、外周部９から外部
に放散することができる。これにより、半導体チップＣ
から発生される熱の放散効率を格段に向上することがで
きる。
【００６０】尚、前記第５実施例では、第１多層基板２
にスルーホール４０を形成し、そのスルーホール４０内
にピン４１を挿入してハンダ付する構成としたが、第１
実施例等におけるハンダバンプに代えて、第１多層基板
２のバンプパッドに直接表面実装型のピンをハンダ付す
るようにしてもよい。
にスルーホール４０を形成し、そのスルーホール４０内
にピン４１を挿入してハンダ付する構成としたが、第１
実施例等におけるハンダバンプに代えて、第１多層基板
２のバンプパッドに直接表面実装型のピンをハンダ付す
るようにしてもよい。
【００６１】次に、図１０に基づき第６実施例について
説明すると、この第６実施例に係る半導体パッケージ用
基板１では、第１多層基板２を放熱コア４よりも大きく
形成するとともに、第１多層基板２の周縁でＬＣＣに特
徴的な断面スルーホール４２を形成した構成に特徴を有
している。残余の構成については、前記第５実施例と基
本的に同一であるので、ここではその説明を省略する。
説明すると、この第６実施例に係る半導体パッケージ用
基板１では、第１多層基板２を放熱コア４よりも大きく
形成するとともに、第１多層基板２の周縁でＬＣＣに特
徴的な断面スルーホール４２を形成した構成に特徴を有
している。残余の構成については、前記第５実施例と基
本的に同一であるので、ここではその説明を省略する。
【００６２】このように、第６実施例に係る半導体パッ
ケージ用基板１は、ＬＣＣタイプのパッケージにおいて
も適用することができ、かかる半導体パッケージ用基板
１では、前記と同様、第２多層基板７を放熱コア４の凹
部３内に配置し、第２多層基板７のサイズを第１多層基
板２のサイズよりも小さくすることにより、放熱コア４
の外周部９を外部に露出させるように構成したので、半
導体チップＣが駆動された際に発生する熱を、導電性接
着剤１０、凹部３の底板３Ａ、外周部９から外部に放散
することができる。これにより、半導体チップＣから発
生される熱の放散効率を格段に向上することができる。
ケージ用基板１は、ＬＣＣタイプのパッケージにおいて
も適用することができ、かかる半導体パッケージ用基板
１では、前記と同様、第２多層基板７を放熱コア４の凹
部３内に配置し、第２多層基板７のサイズを第１多層基
板２のサイズよりも小さくすることにより、放熱コア４
の外周部９を外部に露出させるように構成したので、半
導体チップＣが駆動された際に発生する熱を、導電性接
着剤１０、凹部３の底板３Ａ、外周部９から外部に放散
することができる。これにより、半導体チップＣから発
生される熱の放散効率を格段に向上することができる。
【００６３】
【発明の効果】以上説明した通り本発明は、第１多層基
板と第２多層基板との間に介在される放熱コアの外周部
を外部に露出させるとともに、放熱コアの外周部にリッ
ド、放熱フィン等の放熱部材を取付可能とすることによ
り、半導体チップから発生さる熱の放散効率を格段に向
上することができる半導体パッケージ用基板を提供する
ことができる。
板と第２多層基板との間に介在される放熱コアの外周部
を外部に露出させるとともに、放熱コアの外周部にリッ
ド、放熱フィン等の放熱部材を取付可能とすることによ
り、半導体チップから発生さる熱の放散効率を格段に向
上することができる半導体パッケージ用基板を提供する
ことができる。
【図１】第１実施例の半導体パッケージ用基板に半導体
チップを搭載した状態を模式的に示す断面図である。
チップを搭載した状態を模式的に示す断面図である。
【図２】半導体パッケージ用基板の平面図である。
【図３】半導体パッケージ用基板の製造方法を連続的に
示す説明図である。
示す説明図である。
【図４】第２実施例の半導体パッケージ用基板に半導体
チップを搭載した状態を模式的に示す断面図である。
チップを搭載した状態を模式的に示す断面図である。
【図５】第２多層基板の高さと同一高さとなるように図
４の半導体パッケージ用基板における放熱コアの外周部
に放熱板を取り付けた状態を模式的に示す断面図であ
る。
４の半導体パッケージ用基板における放熱コアの外周部
に放熱板を取り付けた状態を模式的に示す断面図であ
る。
【図６】第２多層基板の高さよりも高くなるように図４
の半導体パッケージ用基板における放熱コアの外周部に
放熱板を取り付けた状態を模式的に示す断面図である。
の半導体パッケージ用基板における放熱コアの外周部に
放熱板を取り付けた状態を模式的に示す断面図である。
【図７】第３実施例の半導体パッケージ用基板の製造方
法を連続的に示す説明図である。
法を連続的に示す説明図である。
【図８】第４実施例の半導体パッケージ用基板の製造方
法を連続的に示す説明図である。
法を連続的に示す説明図である。
【図９】ピングリッドアレイタイプの半導体パッケージ
に適用可能な第５実施例の半導体パッケージ用基板の断
面図である。
に適用可能な第５実施例の半導体パッケージ用基板の断
面図である。
【図１０】リードレスチップキャリアタイプの半導体パ
ッケージに適用可能な第６実施例の半導体パッケージ用
基板の断面図である。
ッケージに適用可能な第６実施例の半導体パッケージ用
基板の断面図である。
【図１１】従来の半導体パッケージ用基板の一例を示す
断面図である。
断面図である。
【図１２】従来の半導体パッケージ用基板の他の例を示
す断面図である。
す断面図である。
１ 半導体パッケージ用基板 ２ 第１多層基板 ３ 凹部 ３Ａ 底板 ４ 放熱コア ５ チップ穴 ６ ボンディングパッド ７ 第２多層基板 ８ ハンダバンプ ９ 外周部 １０ 導電性接着剤 １１ ワイヤ １２ 被覆層 １３ 接着剤 １４ リッド １５、１６ プリプレグ ２２ 放熱板 ３０ リードフレーム ３１ サーマルビア
Claims (3)
- 【請求項１】 第１多層基板と、第１多層基板の上面
に積層された放熱コアと、半導体チップを配置するチッ
プ穴が形成されるとともにチップ穴周辺にボンディング
パッドが形成され、放熱コア上に積層される第２多層基
板とを有する半導体パッケージ用基板において、 前記第２多層基板のサイズを第１多層基板のサイズより
も小さくすることにより、前記放熱コアの外周部が外部
に露出されたことを特徴とする半導体パッケージ用基
板。 - 【請求項２】 前記放熱コアの外周部に放熱部材が取
り付けられたことを特徴とする請求項１記載の半導体パ
ッケージ用基板。 - 【請求項３】 第１多層基板と、第１多層基板の上面
に積層された放熱コアと、半導体チップを配置するチッ
プ穴が形成されるとともにチップ穴周辺にボンディング
パッドが形成され、放熱コア上に積層される第２多層基
板とを有する半導体パッケージ用基板において、 前記放熱コアのサイズを前記各第１多層基板及び第２多
層基板のサイズよりも大きくすることにより、放熱コア
の外周部が各第１多層基板及び第２多層基板の外部に露
出されたことを特徴とする半導体パッケージ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20387895A JPH0936276A (ja) | 1995-07-17 | 1995-07-17 | 半導体パッケージ用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20387895A JPH0936276A (ja) | 1995-07-17 | 1995-07-17 | 半導体パッケージ用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936276A true JPH0936276A (ja) | 1997-02-07 |
Family
ID=16481218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20387895A Pending JPH0936276A (ja) | 1995-07-17 | 1995-07-17 | 半導体パッケージ用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936276A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833866A (zh) * | 2017-11-29 | 2018-03-23 | 华天科技（西安）有限公司 | 一次封装成型的增强散热的封装结构及制造方法 |
| CN110246823A (zh) * | 2018-03-09 | 2019-09-17 | 英飞凌科技股份有限公司 | 包含结合垫和结合导线或夹子的半导体器件 |
-
1995
- 1995-07-17 JP JP20387895A patent/JPH0936276A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833866A (zh) * | 2017-11-29 | 2018-03-23 | 华天科技（西安）有限公司 | 一次封装成型的增强散热的封装结构及制造方法 |
| CN110246823A (zh) * | 2018-03-09 | 2019-09-17 | 英飞凌科技股份有限公司 | 包含结合垫和结合导线或夹子的半导体器件 |
| CN110246823B (zh) * | 2018-03-09 | 2023-06-06 | 英飞凌科技股份有限公司 | 包含结合垫和结合导线或夹子的半导体器件 |
| US11837528B2 (en) | 2018-03-09 | 2023-12-05 | Infineon Technologies Ag | Method of manufacturing a semiconductor device having a bond wire or clip bonded to a bonding pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| US8354688B2 (en) | Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| US7002236B2 (en) | Semiconductor package and method for producing the same | |
| JPH0917919A (ja) | 半導体装置 | |
| TWI419272B (zh) | 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH0846085A (ja) | 半導体装置及びその製造方法 | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| JPH04207061A (ja) | 半導体装置 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936276A (ja) | 半導体パッケージ用基板 | |
| JPH09330994A (ja) | 半導体装置 | |
| JPH0897336A (ja) | 半導体装置 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH0823151A (ja) | チップオンボード及びその製造方法 | |
| TW533518B (en) | Substrate for carrying chip and semiconductor package having the same | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0358455A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |