KR100673938B1

KR100673938B1 - 반도체 패키지 및 이의 제조방법

Info

Publication number: KR100673938B1
Application number: KR1020000022156A
Authority: KR
Inventors: 이상균; 이봉희
Original assignee: 삼성테크윈 주식회사
Priority date: 2000-04-26
Filing date: 2000-04-26
Publication date: 2007-01-24
Also published as: KR20010097780A

Abstract

상면에 캐버티가 소정 깊이로 형성된 금속재질의 캐리어판과; 캐버티 내에 탑재되는 적어도 두개의 칩과; 기판의 하면에 부착되어 상기 칩의 구동열을 방출하는 방열부재와; 칩과 캐버티 내벽 사이에 채워지며, 기판의 열팽창으로부터 상기 칩을 보호하는 충진제; 및 캐리어판의 캐버티 주위와 칩 각각에는 외부단자와의 전기적 연결을 위해 형성된 복수의 솔더볼;을 포함하는 것을 특징으로 하는 반도체 패키지가 개시된다.

Description

반도체 패키지 및 이의 제조방법{Semiconductor package and the fabrication method thereof}

도 1은 본 발명의 실시예에 따른 반도체 패키지의 개략적인 결합단면도.

도 2는 도 1의 부분 발췌단면도.

도 3은 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 플로우 차트.

도 4는 캐리어판에 결합되기 전의 방열부재를 나타내 보인 평면도.

도 5는 방열부재와 결합되기 전의 캐리어판을 나타내 보인 평면도.

도 6은 접착제가 도포된 방열부재를 나타내 보인 평면도.

도 7은 방열부재 상에 캐리어판이 부착된 상태를 나타내 보인 평면도.

도 8은 캐리어판 상에 칩이 탑재된 상태를 나타내 보인 단면도.

도 9는 캐리어판 및 칩 상에 솔더볼이 형성된 상태를 나타내 보인 단면도.

도 10은 본 발명에 따른 반도체 패키지 제조방법 중에 트리밍공정을 마친 후의 상태를 나타내 보인 평면도.

< 도면의 주요부분에 대한 부호의 설명 >

10..캐리어판 20..칩

30..방열부재 40,42..충진제

50..접착제 51..칩패드

61,62..솔더볼

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 반도체 칩의 구동열을 효과적으로 방출시키도록 된 반도체 패키지 및 그 제조방법에 관한 것이다.

통상적으로 반도체 패키지는 다수의 전기적 연결단자를 가지는 반도체칩과, 이 반도체칩을 지지함과 동시에 반도체칩의 연결단자와 와이어본딩되는 반도체 리이드프레임을 포함하는 구조를 갖는다. 이러한 리드프레임 표면실장형 패키지 외에도 반도체 패키지는 그 발전추세에 따라 BGA 반도체 패키지, 소형/박형의 초소형 CSP 반도체 패키지등으로 구분할 수 있다.

상기 CSP 반도체 패키지의 경우, 리드프레임 또는 BGA를 응용한 구조로서 칩을 보호하고 외부기판과의 회로연결을 위한 매개체로서 하드 서브스트레이트(hard substrate) 또는 프렉시블 서브스트레이트(flexible substrate)를 채용하고 있어 칩보다 약 1.2배의 사이즈를 갖게 된다. 이러한 CSP 반도체 패키지의 구조는 현재 칩을 기판에 직접 부착하는 소위 플립칩 구조로 개발되고 있는 추세이다.

현재까지 개발되고 있는 플립칩 패키지 구조에 따르면, 플립칩용 캐리어(carrier; 이하 '기판') 상에 칩이 탑재되고, 칩상에 형성된 범프를 통해 기 판과 칩이 전기적으로 연결되며, 기판 상에 형성된 솔더볼을 통해 기판에 지지되는 구조를 갖는다.

그런데, 상기 구조를 갖는 플립칩 패키지는 칩의 구동열이 발생될 때, 기판과 칩의 열팽창율이 서로 다르기 때문에, 칩크랙이 발생되는 문제점이 있다. 따라서, 신뢰성이 떨어지는 문제점이 있다.

하나의 기판에 하나의 칩만을 탑재하므로 패키지 효율이 떨어진다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 기판의 열팽창으로부터 칩을 보호하고, 칩의 구동열을 효과적으로 방열시키도록 구조가 개선된 반도체 패키지 및 이의 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는, 상면에 캐버티가 소정 깊이로 형성된 금속재질의 캐리어판과; 상기 캐버티 내에 탑재되는 적어도 두개의 칩과; 상기 기판의 하면에 부착되어 상기 칩의 구동열을 방출하는 방열부재와; 상기 칩과 상기 캐버티 내벽 사이에 채워지며, 상기 기판의 열팽창으로부터 상기 칩을 보호하는 충진제; 및 상기 캐리어판의 상기 캐버티 주위와 상기 칩 각각에는 외부단자와의 전기적 연결을 위해 형성된 복수의 솔더볼;을 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지 제조방법은, 박막형태의 캐리어판의 상면에 캐버티를 형성하는 단계; 상기 캐리어판이 놓여 질 방열부재를 마련하는 단계; 상기 방열부재 상에 상기 캐리어판을 부착하는 단계; 상기 캐버티 내에 적어도 두개의 칩을 탑재하는 단계; 상기 캐리어판의 열팽창에 의한 상기 칩의 파손을 억제하도록 소정의 충진제를 상기 칩과 상기 캐버티 내측 사이에 충진하는 단계; 상기 칩과 상기 캐리어판의 상면에 외부단자와의 전기적 연결을 위한 솔더볼을 형성하는 단계; 및 상기 방열부재의 상기 캐리어판이 놓여진 부분 이외의 부분을 트리밍하는 단계;를 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 및 이의 제조방법을 자세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타내 보인 개략적인 결합 단면도이고, 도 2는 도 1의 부분 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지는 상면에 캐버티(cavity;12)가 형성된 캐리어판(10)과, 상기 캐버티(12) 내에 설치되는 반도체 칩(20)과, 캐리어판(10)의 하면에 결합되는 방열부재(30)와, 캐버티(12)의 내벽과 상기 칩(20) 사이의 틈에 채워지는 충진제(40)를 구비한다.

상기 캐리어판(10)은 예컨대, 회로기판에 해당하는 것으로서, 금속재질의 박막구조를 갖는다. 이러한 캐리어판(10)의 상면에는 일방적으로 잘 알려진 하프에칭(Harf Ething)방법에 의해 상기 캐버티(12) 및 딤플(dimple;14) 각각이 소정깊이로 형성된다. 또한, 상기 캐버티(12) 및 딤플(14)이 형성된 캐리어판(10)의 표면에는 표면부식 등을 방지하도록 니켈(Ni)/팔라듐(Pd)이 소정 두께로 도금된 것이 바람직하다.

상기 칩(20)은 기판 상에 직접 설치할 수 있도록 된 소위 플립칩(flip chip)과 같은 반도체 소자이다. 이 칩(20)은 접착성을 가지는 소정 비전도성 칩패드(51)에 의해 캐버티(12) 내의 바닥에 적어도 두개가 탑재된다. 이와 같이 두 개 이상의 칩(20)이 캐리어(10) 상에 탑재되게 되므로 그 실용성을 높일 수 있다.

한편, 상기 칩(20) 상에는 외부기판(70)의 외부 단자(72)와 전기적으로 연결시키기 위한 솔더볼(solder ball)이 복수개 형성된다. 또한, 상기 딤플(14)에도 외부기판(70)의 결합부(71)와의 결합을 위한 솔더볼(61)이 복수개 형성된다.

상기 방열부재(30)는 칩(20)의 구동열을 외부로 방열시키기 위해 마련된 것으로, 예컨대 금속재질의 히트싱크(heat sink) 또는 히트스프레더(heat apreader)이다. 이러한 방열부재(30)는 예컨대 에폭시(Epoxy)나 PI resin과 같은 비전도성 접착제(50)에 의해 캐리어(10)와 결합된다. 또한, 방열부재(30)의 표면은 흑화처리(Black Oxidation)된 것이 바람직하다.

상기 충진제(40)는 칩(20)의 구동열에 의한 캐리어판(10)의 열팽창으로부터 칩(20)을 보호하기 위한 것으로, 캐버티(12) 내의 칩(20)을 제외한 빈틈에 모두 채원진다. 이 충진제(40)는 비전도성 재질인 에폭시(Epoxy) 수지인 것이 바람직하다. 본 실시예에서는 복수의 칩(20)이 설치되어 있기 때문에, 칩(20) 사이에도 충진제(40)가 채워지게 된다. 이와 같이 충진제(40)를 캐버티(12) 내에 채워넣음으로써, 칩(20)과 캐리어(10)의 열팽창계수가 다르더라도 칩(20)을 안전하게 보호할 수 있게 된다.

상기 구성을 가지는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 자세히 설명하기로 한다.

도 3 내지 도 5를 참조하면, 먼저 방열부재(H/S;30) 및 캐리어판(10)을 도시된 바와 같이 소정형상으로 제작하여 준비한다(S10). 그런 다음, 준비된 방열부재(H/S;30)의 경우 그 표면을 흑화처리(S11)한다. 이와 함께 캐리어판(10)의 경우, 그 상면에 하프에칭방법에 의해 캐버티(12)와 딤플(14)을 소정깊이로 형성시키고(S12), 다시 그 표면을 니켈(Ni)/팔라듐(Pd)으로 도금한다(S13).

상기와 같이 방열부재(H/S;30)와 캐리어판(10) 각각이 준비되면, 방열부재(H/S;30)의 캐리어판(10)이 결합될 부분에 접착제(50)인 비전도성 에폭시수지를 소정 두께로 코팅시킨다(S20). 코팅된 접착제(50)를 약 250 ∼ 260 ℃의 온도로 열경화시킨다(S30). 그런 다음, 접착제(50)에 약 300 ∼ 350℃의 온도를 가하는 상태에서 도 7에 도시된 바와 같이, 접착제(50) 상에 캐리어판(10)을 올려놓아 부착시킨다(S40).

이와 같이 방열부재(H/S;30)와 캐리어판(10)이 결합된 상태에서, 도 8에 도시된 바와 같이, 캐버티(12) 내의 바닥에 두개의 칩(20)을 탑재한다(S50). 이 때, 칩(20)은 접착성을 가지는 비전도성 에폭시수지로 이루어진 칩패드(51)에 의해 캐버티(12) 내에 탑재된다. 이 후에는, 도 8에 도시된 바와 같이, 상기 딤플(14)과 칩(20) 상에 복수의 솔더볼(61,62)을 각각 형성한다(S60). 이와 같은 공정이 이루어지면, 도 9에 도시된 바와 같이, 칩(20)과 캐버티(12)의 내벽 사이에는 약간의 틈이 남게 된다. 이러한 틈에는 도 1에 도시된 바와 같이, 비전도성 물질인 에폭시 수지로 이루어진 충진제(40)를 충진시킨다(S70). 이 때, 칩들(20) 사이의 틈에 도 충진제(40)가 채워지게 된다. 여기서, 충진제(40)의 충진은 액상의 에폭시 수지를 소정의 공급수단을 이용하여 상기 틈에 주입한 후, 경화시키는 방법이 사용될 수 있다. 이와 같이, 모든 부품이 경합되고 나면, 도 10에 도시된 바와 같이, 캐리어판(10)의 여분의 필요 없는 부분을 절단하는 트리밍(Trimming) 공정을 거치게 되고(S80), 이 공정(S80)이 끝나게 되면 본 발명의 실시예에 따른 반도체 패키지가 완성된다.

이상에서 설명한 바와 같은 본 발명에 따른 반도체 패키지 및 이의 제조방법에 따르면, 캐버티의 내벽과 칩 사이에 틈에 비전도성 충진제를 채워넣음으로써, 칩의 구동열에 의해 캐리어판의 열팽창으로 인한 칩의 파손을 억제할 수 있다.

또한, 캐리어판의 하부에 방열부재를 설치함으로서, 칩의 구동열을 효과적으로 방열시킬 수 있으며, 열을 효과적으로 방열시킴으로써 구동열에 의한 패키지의 전기적 노이즈 문제점을 해결할 수 있게 된다.

그리고, 캐리어판의 상부에 외부 기판을 설치할 경우, 칩이 외부로 노출되는 것을 방지할 수 있어 안정성을 높일 수 있다.

또한, 하나의 캐리어판에 복수의 칩을 탑재시킬 수 있어, 패키지의 효율을 높일 수 있다.

Claims

상면에 캐버티가 소정 깊이로 형성된 금속재질의 캐리어판과;

상기 캐버티 내에 탑재되는 적어도 두개의 칩과;

상기 기판의 하면에 부착되어 상기 칩의 구동열을 방출하는 방열부재와;

상기 칩과 상기 캐버티 내벽 사이에 채워지며, 상기 기판의 열팽창으로부터 상기 칩을 보호하는 충진제; 및

상기 캐리어판의 상기 캐버티 주위와 상기 칩 각각에는 외부단자와의 전기적 연결을 위해 형성된 복수의 솔더볼;을 포함하는 것을 특징으로 하는 반도체 패키지.
제1항에 있어서,

상기 캐리어판의 상기 캐버티 주위에는 상기 솔더볼을 일부 수용하기 위한 복수의 딤플이 형성된 것을 특징으로 하는 반도체 패키지.
제1항 또는 제2항에 있어서,

상기 방열부재의 표면은 흑화처리된 것을 특징으로 하는 반도체 패키지.
박막형태의 캐리어판의 상면에 캐버티를 형성하는 단계;

상기 캐리어판이 놓여질 방열부재를 마련하는 단계;

상기 방열부재 상에 상기 캐리어판을 부착하는 단계;

상기 캐버티 내에 적어도 두개의 칩을 탑재하는 단계;

상기 캐리어판의 열팽창에 의한 상기 칩의 파손을 억제하도록 소정의 충진제 를 상기 칩과 상기 캐버티 내측 사이에 충진하는 단계;

상기 칩과 상기 캐리어판의 상면에 외부단자와의 전기적 연결을 위한 솔더볼을 형성하는 단계; 및

상기 방열부재의 상기 캐리어판이 놓여진 부분 이외의 부분을 트리밍하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
제4항에 있어서,

상기 캐리어판의 상면에 상기 솔더볼을 일부 수용하도록 소정깊이의 딤플을 하프에칭에 의해 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
제4항 또는 제5항에 있어서, 상기 부착하는 단계는,

상기 방열부재의 상면에 비전도성 접착제를 코팅하는 단계;

상기 코팅된 접착제를 소정 온도도 열경화시키는 단계; 및

상기 열경화된 접착제 상에 상기 캐리어판을 올려놓는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
제4항 또는 제5항에 있어서,

상기 방열부재의 전면을 흑화처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지.