KR100290785B1 - 칩 사이즈 패키지의 제조방법 - Google Patents

칩 사이즈 패키지의 제조방법 Download PDF

Info

Publication number
KR100290785B1
KR100290785B1 KR1019980004335A KR19980004335A KR100290785B1 KR 100290785 B1 KR100290785 B1 KR 100290785B1 KR 1019980004335 A KR1019980004335 A KR 1019980004335A KR 19980004335 A KR19980004335 A KR 19980004335A KR 100290785 B1 KR100290785 B1 KR 100290785B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit chip
bumps
conductive metal
base substrate
Prior art date
Application number
KR1019980004335A
Other languages
English (en)
Other versions
KR19990069824A (ko
Inventor
최윤화
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980004335A priority Critical patent/KR100290785B1/ko
Publication of KR19990069824A publication Critical patent/KR19990069824A/ko
Application granted granted Critical
Publication of KR100290785B1 publication Critical patent/KR100290785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 칩 사이즈 패키지의 제조방법을 제공하는 것을 목적으로 한다. 칩 사이즈 패키지의 제조방법은 우선, 제 1 표면으로부터 반대편 제 2 표면으로 연장되는 다수개의 전도성 금속 코어와 에폭시 몰딩 화합물의 기지로 이루어지며, 다수개의 전도성 금속 코어의 일측표면상에 범프가 형성된 베이스 기판을 제공한다. 또한, 다수개의 범프를 갖는 집적회로 칩을 제조한다. 그리고 나서, 집적회로칩의 다수개의 범프가 다수개의 전도성 금속 코어의 범프와 대응하도록 상기 집적회로 칩을 상기 베이스 기판에 부착하고, 집적회로칩의 주위를 인캡슐레이션한다. 이어서, 다수개의 솔더 볼을 베이스 기판의 제 2 표면에 노출된 다수개의 전도성 금속 코어에 마운팅한다. 방열판을 다수개의 범프가 형성된 집적회로칩의 표면과 반대편의 표면상에 접착제로 부착하는 단계가 다수개의 범프를 갖는 집적회로칩을 제조하는 단계와 집적회로칩을 다수개의 전도성 금속을 갖는 베이스 기판에 부착하는 단계사이에 더 포함하는 것이 바람직하다. 여기서, 베이스 기판을 제공하는 단계는 에폭시 몰딩 화합물과 전도성 금속 코어를 사용하여 원통형의 잉곳트를 성형하는 단계; 원통형 잉곳트를 슬리이싱하여 슬림 기판을 제조하는 단계; 슬림 기판의 양 표면을 폴리싱하는 단계; 폴리싱된 슬림 기판의 금속 코어의 표면에 범프를 형성하는 단계; 및 범프가 형성된 폴리싱된 기판을 소정의 크기로 절단하는 단계를 포함하는 것을 특징으로 한다.

Description

칩 사이즈 패키지의 제조방법
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 에폭시 몰딩 화합물의 베이스 기판을 이용한 칩 사이즈 패키지의 제조방법에 관한 것이다.
종래의 전형적인 패키지, 예를 들면 씬 스몰 아웃라인 패키지(Thin Small Outline Package), 큐어드 플랫 패키지(Quad Flat Package) 등은 풋 프린트(Foot Print)가 너무 커서 시스템을 소형화하는 데 어렵고, 보드에 실장시 솔더 조인트 크랙(Solder Joint Crack) 및 팝 콘 크랙(Pop Cone Crack)등 신뢰성 문제를 야기하고 있다. 또한 고밀도로 갈수록 종래의 패키지는 신호지연등 전기적인 면에서 문제가 발생할 소지가 크다.
또한, 종래의 패키지를 보완하기 위해 통상 발표된 칩 사이즈 패키지는 기계적 지지 및 보호 그리고 열방출면에서도 문제를 발생시키고 있다. 또한, 기판의 재질이 고가이기 때문에 패키지를 만드는 데 비용이 많이 드는 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은, 우수한 열방출 특성을 갖는 반도체 패키지용 베이스 기판을 이용하여 우수한 전기적 성능 및 소형화를 구현할 수 있는 칩 사이즈 패키지의 제조방법을 제공하는 데에 있다.
본 발명의 다른 목적은 제조원가가 저렴한 칩 사이즈 패키지의 제조방법을 제공하는 데에 있다.
도 1a 는 본 발명의 일 실시예에 따른 에폭시 몰딩 화합물의 기지와 이 기지에 삽입되어 있는 전도성 금속 코어로 이루어진 베이스 기판용 잉곳트(substrate ingot)를 나타내는 사시도.
도 1b 는 도 1 의 A부분에 대한 확대도.
도 2 는 도 1 의 베이스 기판용 잉곳트를 슬라이스(slice)시켜 제조한 슬림 기판(slim substrate)을 나타내기 위한 설명도.
도 3 은 도 2 의 슬림 기판의 폴리싱된 상태를 나타내는 사시도.
도 4a 는 도 3 의 폴리싱된 슬림 기판의 일측표면상에 형성된 범프를 나타내는 사시도.
도 4b 는 베이스 기판의 구조를 상세히 나타내기 위한, 도 4a 의 선 Ⅳ-Ⅳ을 따라 취해진 단면도.
도 5a 는 도 4a 및 도 4b 의 범핑공정후의 베이스 기판을 절단하는 공정을 설명하기 위한 사시도.
도 5b 는 도 5a 에서 절단하여 채취한 베이스 기판을 나타내는 사시도.
도 5c 는 도 5b 의 선 Ⅴ-Ⅴ에 따라 취해진 단면도.
도 6 은 본 발명의 일 실시예에 따른 접착제 필름을 사이에 두고 방열판(heat spreader)과 범프를 구비한 웨이퍼가 결합되는 관계를 보여주는 개략적인 사시도.
도 7a 및 도 7b 는 본 발명의 일 실시예에 따른 집적회로 칩의 형성과정을 설명하기 위한 개략도.
도 7c 은 본 발명의 일 실시예에 따른 집적회로 칩을 보여주는 사시도.
도 7d 는 도 7c 의 선 Ⅶ-Ⅶ에 따라 취해진 단면도.
도 8a 내지 도 8b 는 본 발명의 일 실시예에 따른 베이스 기판과 집적회로 칩의 결합관계를 보여주는 단면도.
도 8c 는 도 8b 의 B부분에 대한 확대도.
도 9 는 본 발명의 일 실시예에 따른 인캐슐레이션된 집적회로칩과 베이스 기판의 결합구조를 보여주는 단면도.
도 10 은 도 9 의 결합구조체에 솔더 볼이 마운팅된 상태를 나타내는 단면도.
도 11a 는 본 발명의 다른 실시예에 따른 집적회로칩에 부착되는 음각 형상의 방열판을 나타내는 사시도.
도 11b 는 도 11a 의 선 ⅩⅠ-ⅩⅠ를 따라 취해진 단면도.
도 12a 및 도 12b 는 본 발명의 다른 일 실시예에 따른 방열판과 집적회로 칩의 결합관계를 나타내는 단면도.
도 12c 는 도 12b 의 아랫방향에서 본 저면도.
도 13a 및 도 13b 는 본 발명의 다른 일 실시예로서 음각형상의 방열판이 부착된 집적회로칩을 베이스 기판에 부착하는 과정 및 부착된 상태를 나타내는 단면도.
도 13c 는 도 13b 의 C부분에 대한 확대도.
도 14 는 도 13b 에 보여진 조립체에 솔더 볼이 마운팅된 상태를 보여주는 단면도.
(도면의 주요부분에 대한 부호의 설명)
10: 베이스 기판용 잉곳트 12: 에폭시 몰딩 화합물
14: 구리 코어 22,28: 범프
24: 베이스 기판 26: 웨이퍼
30: 다수개의 범프가 형성된 웨이퍼 32,46: 방열판
36: 접착제 필름 38: 방열판이 부착된 웨이퍼
40: 집적회로 칩 42,54: 이방성 도전 필름
43 : 몰드 카바 44,56: 솔더 볼
상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 칩 사이즈 패키지의 제조방법은, 우선, 제 1 표면과 반대편의 제 2 표면을 갖는 에폭시 몰딩 화합물의 기지(matrix)와, 제 1 표면으로부터 제 2 반대편 표면으로 연장되는 직선 형상을 갖는 다수개의 전도성 금속 코어(core)로 이루어지며, 전도성 금속 코어의 일측표면상에는 범프가 형성된 베이스 기판을 제공한다. 여기서, 에폭시 몰딩 화합물은 크리스탈 필러(crystal filler)를 함유한 화합물, 퓨우즈드 필러(fused filler)를 함유한 화합물, 난-포스트 큐어(non-post cure)용 화합물인 것이 바람직하다. 또한, 다수개의 범프를 갖는 집적회로칩을 제조한다. 그리고 나서, 집적회로칩의 다수개의 범프가 다수개의 전도성 금속 코어에 형성된 범프와 대응하도록 집적회로칩을 베이스 기판에 부착하고, 집적회로칩의 주위를 인캡슐레이션한다. 이어서, 다수개의 전도성 솔더 볼을 베이스 기판의 타측표면에 노출된 다수개의 전도성 금속 코어에 마운팅한다. 다수개의 범프가 형성된 집적회로칩의 표면과 반대편의 표면상에 방열판을 접착제로 부착하는 단계를 다수개의 범프를 갖는 집적회로칩을 제조하는 단계와 상기 집적회로칩을 다수개의 전도성 금속을 갖는 베이스 기판에 부착하는 단계사이에 더 포함하는 것이 바람직하다.
상기에서, 베이스 기판을 제공하는 단계는 에폭시 몰딩 화합물과 전도성 금속의 코어를 사용하여 원통형의 잉곳트를 성형하는 단계; 원통형 잉곳트를 슬리이싱하여 슬림 기판을 제조하는 단계; 슬림 기판의 양 표면을 폴리싱하는 단계; 폴리싱된 슬림 기판의 금속 코어의 일측표면에 범프를 형성하는 단계; 및 범프가 형성된 폴리싱된 기판을 소정의 크기로 절단하는 단계를 포함하는 것을 특징으로 한다.
(실시예 1)
이하, 본 발명의 일 실시예를 첨부도면에 의거하여 상세히 설명하고자 한다.
우선, 도 1a 에 도시된 바와 같이, 반도체 소자의 특성에 따라, 기지(matrix)를 에폭시 몰딩 화합물로 하고 코어물질을 전도성 금속으로 선정하여 원통형상의 베이스 기판용 잉곳트를 제조한다. 이때, 전도성 금속으로 구리를 선정할 경우에는, 약 0.25㎜의 직경을 갖는 구리를 선정하여 에폭시 몰딩 화합물(12)과 구리 코어(copper core : 14)로 원통형상의 베이스 기판용 잉곳트(10)를 제조한다. 여기서, 에폭시 몰딩 화합물은 열전도율이 우수한 크리스탈 필러(crystal filler)를 함유하는 화합물, 퓨우즈드 필러(fused filler)를 함유하는 화합물, 또는 난-포스트 큐어(non-post cure)용 화합물을 포함한다. 본 실시예에서는 에폭시 몰딩 화합물을 기지물질로서 사용함으로써, 종래의 기지물질보다 우수한 열방출특성을 얻을 수 있다는 것을 주요한 특징으로 한다. 베이스 기판용 잉곳트(10)는 약 6 인치의 직경을 가지며, 높이는 약 20 센티미터 이내가 되도록 한다. 또한, 도1b에 보여진 바와 같이, 구리 코어들간의 피치(ℓ)는 1.0㎜ 내지 1.25㎜이 되도록 성형한다.
이어서, 도 2 에 보여진 바와 같이, 베이스 기판용 잉곳트(10)를 약 3 ㎜내지 5㎜의 두께로 슬라이스(slice)하여 슬림 기판(slim substrate)(16)을 만든다.
도 3 에 보여진 바와 같이, 슬림기판(16)의 양면을 폴리싱하여 약 1㎜ 내지 2㎜의 두께의 폴리싱된 기판(18)을 제조한다. 이어서, 폴리싱된 기판(18)의 일측 표면의 다수개의 구리 코어(20)표면에 범핑공정에 의하여 도 4a 및 도 4b 에 도시된 바와 같이, 범프(bumper)(22)을 형성한다. 여기서, 범핑공정은 스퍼터링 및 스터드 버핑 방식을 사용하며, 범핑 재료(bumping material)로는 구리, 솔더(solder) 혹은 금 등을 사용한다.
도 5a 에 도시된 바와 같이, 범핑공정에 의해 범프(bumper : 22)가 형성된 폴리싱된 기판을 절단선(23)을 따라, 소정의 크기로 절단하여 다수개의 베이스 기판(base substrate , 24)을 제조한다(도 5b 참고). 도 5c 는 도 5b 의 선 Ⅴ-Ⅴ의 단면도이다. 여기서 12는 에폭시 몰딩 화합물의 기지를 나타내며, 14는 구리 코어를 나타내고, 22는 범프를 나타낸다.
다른 한편, 집적회로가 설계된 웨이퍼(26)에 범핑공정에 의해 웨이퍼(26)의 일측표면에 다수개의 범프(28)를 형성한다. 범핑 공정에 의해 다수개의 범프(28)가 형성된 웨이퍼(30)의 표면과 반대편 표면에, 예를 들면, 약 0.3 ㎜ 내지 약 0.4 ㎜의 두께와 약 8 인치의 직경을 갖는 구리 합금 또는 베릴리아(beryllia) 세라믹등으로 만든 방열판(32)을 접착제 필름(36)을 이용하여 부착시킨다.(도 6 및 도 7a 참고) 여기서, 접착제 필름(36)은 이방성 도전 필름(anisotropically conductive film : ACF)이 바람직하며, 이방성 도전 접착제(anisotropic ally conductive adhesive : ACA)를 사용하여도 무방하다. 또한, 방열판의 직경은 웨이퍼의 직경에 따라 변할 수 있으며, 웨이퍼(26)의 일측표면상에 형성된 범프의 재료는 금 또는 주석/납이다.
그리고 나서, 도 7b 에 도시된 바와 같이, 방열판(32)이 부착된 웨이퍼(38)를, 절단선(39)을 따라서 쏘오잉(sawing)장비로 절단시켜 다수개의 집적회로 칩(40)을 제조한다. 도 7c 는 집접회로 칩(40)을 나타내는 사시도이며, 도 7d 는 도 7c 의 선 Ⅶ-Ⅶ에 따라 취해진 단면도이다. 여기서, 26, 28, 32 및 36은 회로가 설계된 웨이퍼, 범프, 방열판 및 접착제 필름을 각각 나타낸다.
이어서, 도 8a 에 도시된 바와 같이, 절단된 집적회로 칩(40)을 이방성 도전 필름(42)을 사용하여 앞서 제조된 베이스 기판(24, 도 5b 및 도 5c 참조)에 접착시킨다. 여기서 이방성 도전 필름(40) 대신에 이방성 도전 접착제를 사용할 수도 있다. 도 8b 는 집적회로 칩(40)과 베이스 기판(24)의 조립체를 나나타내는 단면도이며, 도 8c 는 도 8b 의 B부분에 대한 확대도이다.
집적회로 칩(40)과 베이스 기판(24)의 조립체를 제조한 후, 도9에 도시된 바와 같이, 집적회로 칩(40)의 주위에 예를 들면, 에폭시 몰딩 화합물과 열팽창계수가 거의 동일한 에폭시 계열의 주제 및 경화제로 몰드 카버(molded cover : 43)를 형성하여 인캡슐레이션(encapsulation)을 행한다..
다음으로, 도 10 에 도시된 바와 같이, 베이스 기판(24)의 범프(22)가 형성된 표면의 반대편 표면의 구리 코어면에 솔더 볼(44)을 마운팅시킨다. 이렇게 함으로써 볼 그리드 어레이형(ball grid array type) 칩 사이즈 패키지를 완성한다.
(실시예 2)
실시예 2는 실시예 1에서 베이스 기판을 제조하는 단계까지는 동일하므로, 설명을 생략하기로 한다(도 1a 내지 도 5c 참고).
베이스 기판을 제조한후, 구리합금 또는 알루미늄 합금 등의 열전도성이 우수한 금속을 이용하여 도 11a 및 도 11b 에 도시된 바와 같은, 음각모양의 방열판(46)을 제조한다. 또한, 방열 특성을 더욱 향상시키기 위하여 방열판은 표면에 요철을 구비하고 있다. 도 11a 는 방열판의 구조를 보여주는 사시도이고, 도 11b 는 도 11a 의 선 ⅩⅠ-ⅩⅠ을 따라 취해진 단면도이다.
방열판(46)을 제조하고나서, 도 12a 및 도 12b 에 도시된 바와 같이, 음각형상의 방열판(46)에, 다수개의 범프(48)가 형성된 집적회로 칩(50)을 직접 칩 에태치(direct chip attach) 방식으로 부착시킨다. 도 12a 는 방열판(46)과, 범프(48)가 형성된 집적회로 칩(50)의 결합되는 상태를 설명하기 위한 단면도이다. 도 12b 는 방열판(46)과, 범프(48)가 형성된 집적회로 칩(50)이 결합된 상태를 나타내는 단면도이고, 도 12c 는 이 결합된 상태의 구조물을 보여주는 평면도이다. 이 방열판(46)을 집적회로 칩(50)을 직접 칩 어태치방식으로 부착하고나서, 칩(50)과 방열판(46)사이의 공간(52)을 언더필(underfill) 공정을 통해 채운다.
접적회로 칩(50)과 방열판(46)사이의 공간(52)을 인캡슐레이션한 후, 도13a 에 보여진 바와 같이, 방열판(46)을 구비한 집적회로 칩(50)과, 실시예 1에서 설명한 일측표면상에 범프(22)를 갖는 단위 베이스 기판(24)을 이방성 도전 필름(54)을 이용하여 서로 부착시킨다. 도 13b 는 방열판(46)을 구비한 집적회로 칩(50)과, 단위 베이스 기판(24)이 이방성 도전 필름(54)에 의해 조립된 상태를 보여주는 단면도이며, 도 13c 는 도 13b 의 C부분에 대한 확대도이다.
이어서, 도 14 에 보여진 바와 같이, 베이스 기판(24)의 범프(22)가 형성된 표면의 반대편 표면상의 전도성 금속 코어, 예를 들면, 구리 코어(14)면에 솔더 볼(56)을 마운팅시킨다.
상기한 바와 같이, 본 발명에 의하면, 에폭시 몰딩 화합물의 베이스 기판을 사용함으로써 패키지의 제조 비용을 절감할 수 있으며, 에폭시 몰딩 화합물은 우수한 열방출특성을 가지기 때문에 우수한 열방출 특성을 얻을 수 있다.
또한, 칩 사이즈 패키지의 구조를 이룸으로써, 전기적 신호경로가 짧아져서 신호지연 등의 문제를 방지할 수 있고, 종래의 패키지에 비해 크기를 감소시킴으로써 시스템의 소형화를 기할 수 있다.
게다가, 집적회로 칩의 뒷면에 방열판을 부착함으로써 열방출특성을 향상시킴은 물론 방열판에 의해 집적회로 칩이 기계적으로 보호되는 부수적인 효과를 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (14)

  1. 에폭시 몰딩 화합물의 기지와, 제 1 표면으로부터 반대편 제 2 표면으로 연장되는 직선 형상을 갖는 다수개의 전도성 금속 코어들로 이루어지며, 상기 전도성 금속 코어의 일측표면상에는 범프가 형성된 베이스 기판을 제공하는 단계;
    다수개의 범프를 갖는 집적회로칩을 제조하는 단계;
    상기 집적회로칩의 범프가 전도성 금속 코어 상에 형성된 범프와 대응하도록 상기 집적회로칩을 상기 베이스 기판에 부착하는 단계;
    상기 집적회로칩의 주위를 인캡슐레이션하는 단계; 및
    상기 베이스 기판의 제 2 표면에 노출된 다수개의 전도성 금속 코어에 다수개의 전도성 솔더 볼을 마운팅하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  2. 제 1 항에 있어서, 상기 에폭시 몰딩 화합물은 크리스탈 필러를 함유한 화합물, 퓨우즈드 필러를 함유한 화합물, 난-포스트 큐어용 화합물인 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  3. 제 1 항에 있어서, 상기 전도성 금속 코어는 구리 금속인 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  4. 제 3 항에 있어서, 상기 구리 금속 코어는 0.1㎜ 내지 0.25㎜의 직경이고, 코어들간의 피치는 1.0 ㎜ 내지 1.25㎜인 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  5. 제 1 항에 있어서, 상기 베이스 기판을 제공하는 단계는,
    에폭시 몰딩 화합물과 전도성 금속 코어를 사용하여 원통형의 잉곳트를 성형하는 단계;
    상기 원통형 잉곳트를 슬리이싱하여 스림 기판을 제조하는 단계;
    상기 스림 기판의 양 표면을 폴리싱하는 단계;
    상기 폴리싱된 슬림 기판의 전도성 금속 코어면에 범프를 형성하는 단계; 및
    상기 범프가 형성된 폴리싱된 기판을 소정의 크기로 절단하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  6. 제 5 항에 있어서, 상기 폴리싱된 슬림 기판의 전도성 금속 코어면에 범프를 형성하는 단계는 스퍼터링 및 스터드 범핑 방식에 의해 형성되는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  7. 제 6 항에 있어서, 상기 범프는 구리, 솔더, 또는 금으로 이루어지는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  8. 제 1 항에 있어서, 상기 다수개의 범프를 갖는 집적회로칩을 제조하는 단계는 다수개의 범프를 갖는 웨이퍼를 절단선에 따라 절단하여 제조하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  9. 제 1 항에 있어서, 상기 다수개의 범프를 갖는 집적회로칩을 제조하는 단계와 상기 집적회로칩을 다수개의 전도성 금속 코어를 갖는 베이스 기판에 부착하는 단계 사이에 상기 다수개의 범프가 형성된 집적회로칩의 표면과 반대편의 표면상에 방열판을 접착제로 부착하는 단계를 더 포함하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  10. 제 9 항에 있어서, 상기 방열판은 음각 형상을 이루는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  11. 제 9 항에 있어서, 상기 방열판은 구리 합금 또는 알루미늄 합금인 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  12. 제 1 항에 있어서, 상기 집적회로칩의 범프가 전도성 금속 코어 상에 형성된 범프와 대응하도록 상기 집적회로칩을 상기 베이스 기판에 부착하는 단계는 이방성 도전 필름 또는 이방성 도전 접착제를 사용하여 행해지는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  13. 제 1 항에 있어서, 상기 상기 집적회로칩의 범프가 전도성 금속 코어 상에 형성된 범프와 대응하도록 상기 집적회로칩을 상기 베이스 기판에 부착하는 단계는 직접 칩 어태치 방식으로 행해지고, 상기 베이스 기판과 상기 집적회로칩 사이의 공간은 언더필(underfill)에 의해 채워지는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
  14. 제 1 항에 있어서, 상기 집적회로칩의 주위를 인캡슐레이션하는 단계는 에폭시 몰딩 화합물과 실질적으로 동일한 열팽창계수를 갖는 에폭시 계열의 주제 및 경화제를 사용하여 인캡슐레이션하는 것을 특징으로 하는 칩 사이즈 패키지의 제조방법.
KR1019980004335A 1998-02-13 1998-02-13 칩 사이즈 패키지의 제조방법 KR100290785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004335A KR100290785B1 (ko) 1998-02-13 1998-02-13 칩 사이즈 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004335A KR100290785B1 (ko) 1998-02-13 1998-02-13 칩 사이즈 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19990069824A KR19990069824A (ko) 1999-09-06
KR100290785B1 true KR100290785B1 (ko) 2001-07-12

Family

ID=37525844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004335A KR100290785B1 (ko) 1998-02-13 1998-02-13 칩 사이즈 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100290785B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856977B1 (ko) * 2004-11-11 2008-09-04 야마하 가부시키가이샤 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR19990069824A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
US5592735A (en) Method of making a multi-chip module having an improved heat dissipation efficiency
JP3466785B2 (ja) 半導体素子およびその形成方法
US7061080B2 (en) Power module package having improved heat dissipating capability
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
AU651461B2 (en) Semiconductor chip module
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US6918178B2 (en) Method of attaching a heat sink to an IC package
US20020163075A1 (en) Semiconductor package with embedded heat-dissipating device
US20030164556A1 (en) Composite interposer for BGA packages
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
WO2023241304A1 (zh) 芯片封装方法及芯片
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법
EP1035580A2 (en) Method and structure for integrated circuit package
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
US20230317554A1 (en) Embedded heat slug in a substrate
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JPH0817974A (ja) 放熱構造を持つｂｇａ型ｌｓｉパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee