KR20080014004A - 인터포저 및 반도체 장치 - Google Patents

인터포저 및 반도체 장치 Download PDF

Info

Publication number
KR20080014004A
KR20080014004A KR1020077028545A KR20077028545A KR20080014004A KR 20080014004 A KR20080014004 A KR 20080014004A KR 1020077028545 A KR1020077028545 A KR 1020077028545A KR 20077028545 A KR20077028545 A KR 20077028545A KR 20080014004 A KR20080014004 A KR 20080014004A
Authority
KR
South Korea
Prior art keywords
insulating substrate
island
thermal
semiconductor chip
terminal
Prior art date
Application number
KR1020077028545A
Other languages
English (en)
Inventor
야스마사 카스야
사다마사 후지이
모토하루 하가
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005165801A external-priority patent/JP4828164B2/ja
Priority claimed from JP2005240286A external-priority patent/JP5285204B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080014004A publication Critical patent/KR20080014004A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

절연성 기판의 열 휨의 발생을 방지할 수 있는 인터포저 및 이것을 구비하는 반도체 장치를 제공한다. 인터포저는 반도체 칩과 함께 반도체 장치에 구비되고, 해당 반도체 장치의 실장 기판으로의 실장시에, 상기 반도체 칩과 상기 실장 기판 사이에 개재된다. 이 인터포저는 절연성 수지로 이루어진 절연성 기판과, 절연성 기판의 한 쪽면상에 형성되고, 반도체 칩의 이면이 접합제를 개재시켜 접합되는 아일랜드와, 절연성 기판의 한 쪽면과 반대측인 다른 쪽면상에 있어서, 아일랜드에 대해서 절연성 기판을 사이에 두고 거의 대향하는 위치에 형성된 서멀 패드와, 절연성 기판의 한 쪽면과 다른 쪽면 사이를 관통하여 형성되고, 아일랜드와 써멀 패드를 열전도 가능하게 접속하는 써멀 비어를 구비한다.

Description

인터포저 및 반도체 장치{INTERPOSER AND SEMICONDUCTOR DEVICE}
본 발명은 인터포저(interposer) 및 그 인터포저를 구비하는 반도체 장치에 관한 것이다.
최근, 반도체 장치를 배선 기판상에 고밀도로 실장(實裝)하기 위해서, 배선 기판상으로의 표면 실장을 가능하게 한 표면 실장형 패키지가 다용되고 있다. 이 표면 실장형 패키지의 대표적인 것으로서, 예를 들어 BGA(Ball Grid Array) 패키지가 알려져 있다.
BGA 패키지가 적용된 반도체 장치에서는 인터포저상에 반도체 칩이 탑재된다. 인터포저는 유리 에폭시 수지로 이루어진 절연성 기판을 구비하고 있다. 절연성 기판의 한 쪽면에는 반도체 칩이 접합되는 아일랜드(island)와, 본딩 와이어(bonding wire)에 의해서 반도체 칩의 표면상의 패드(pad)와 전기 접속되는 내부 단자가 배치되어 있다. 또, 절연성 기판 다른 쪽면에는 실장 기판(프린트 배선판)상의 랜드(land)(전극)와의 전기 접속을 위한 볼 형상의 외부 단자가 정렬하여 배치되어 있다. 그리고, 절연성 기판에는 그 한 쪽면과 다른 쪽면 사이를 관통하는 쓰루홀이 형성되어 있다. 쓰루홀은 금속 재료로 가득 차 있고, 이 쓰루홀내의 금속을 통하여, 절연성 기판의 한 쪽면상의 내부 단자와 다른 쪽면상의 외부 단자가 전 기적으로 접속되어 있다.
특허 문헌 1 : 일본 특개 2001-181563호 공보
그런데, 절연성 기판의 한 쪽면상과 다른 쪽면상로 구성이 다르기 때문에, 반도체 장치 주위의 온도가 크게 변화하면, 절연성 기판의 한 쪽면과 다른 쪽면 사이에 열 팽창차가 생겨, 이것에 기인하여 절연성 기판에 휨(warp)(열 휨)을 일으킬 우려가 있다.
예를 들어, 파워 IC가 장착된 반도체 칩은 그 이면(반도체 기판의 이면)을 그라운드로서 동작한다. 그 때문에, 파워 IC가 장착된 반도체 칩을 구비하는 반도체 장치에 BGA 패키지를 채용하는 경우, 아일랜드와 외부 단자를 전기적으로 접속하는 동시에, 도전성을 갖는 접합제(도전성 접합제)를 이용하여, 반도체 칩의 이면을 아일랜드에 접합시켜야 한다. 그렇지만, BGA 패키지가 채용된 반도체 장치에서는 반도체 칩을 아일랜드에 접합시키기 위한 접합제로서 에폭시 수지계 접착제나 절연 페이스트 등의 절연성 접합제를 이용하는 것이 일반적이고, 현재로서는 땜납 접합제와 같은 도전성 접합제를 이용한 것은 제공되고 있지 않다. 땜납 접합제를 이용한 경우, 리플로우가 필수로 되지만, 그 리플로우시에, 반도체 칩이 재치(載置)된 인터포저가 고온(예를 들어, 260℃ 정도)으로 가열되면, 절연성 기판의 한 쪽면에 있어서 열 팽창량과 다른 쪽면에 있어서 열 팽창량에 차이가 생겨, 절연성 기판에 휨을 일으켜 버린다.
또, BGA 패키지나 LGA(Land Grid Array) 패키지가 적용된 반도체 장치에서는 열전도성이 낮은 수지나 세라믹 등으로 이루어진 절연성 기판에 반도체 칩이 접합 되어 있기 때문에, 열전도성에 뛰어난 리드 프레임이 이용되는 QFP(Quad Flat Package)의 반도체 장치 등과 비교하면, 반도체 칩으로부터 발생하는 열의 방열을 충분히 행하지 못하여, 반도체 칩의 온도를 허용 온도 이하로 유지하는 것이 곤란하다. 근래에는 반도체 칩의 고기능화에 수반하여, 반도체 칩의 발열량이 증가하고 있기 때문에, 뛰어난 방열 기능을 갖는 반도체 장치가 요구되고 있다.
예를 들어, 특허 문헌 2에는 반도체 칩의 상면의 전극에 와이어를 통하여 접속된 패드와, 반도체 칩이 접착재를 개재시켜 접합된 방열용 전극(금속판 등)을 구비하고, 패드 및 방열용 전극의 일부를 제외하고, 그 전체가 수지에 의해 봉지(封止)된 구조의 반도체 장치가 제안되고 있다. 이 반도체 장치에서는 반도체 칩으로부터의 발열을, 방열용 전극을 통하여 방열할 수 있다.
그렇지만, 이 반도체 장치는 방열용 전극과 패드를 전기적으로 절연해야 하는 구성을 갖고 있어, 접착재로서 열전도성이 낮은 절연성 접착제나 절연 시트를 이용해야 한다. 그 때문에, 반도체 칩으로부터 방열용 전극에 열이 전해지기 어려워, 반도체 칩으로부터의 발열을 충분히 방열할 수 없다.
또, 특허 문헌 3에는 하면(실장면)에 다수의 접속 전극이 형성되는 동시에, 그 하면의 주변부에 주변 보강용 더미 전극이 형성되고, 하면의 중앙부에 중앙 보강용 더미 전극이 형성된 하면 전극(페이스다운)형 반도체 칩과, 각 접속 전극에 접속된 접속 랜드, 주변 보강용 더미 전극에 접속된 주변 보강용 랜드 및 중앙 보강용 더미 전극에 접속된 중앙 보강용 랜드가 표면에 형성된 절연성 기판을 구비하는 반도체 장치가 제안되어 있다. 절연성 기판의 이면에는 방열용 도체층이 형성되 어 있고, 이 방열용 도체층과 중앙 보강용 랜드는 절연성 기판을 관통하는 방열 비어(via)를 통하여 접속되어 있다. 이 반도체 장치에서는 열전도성이 높은 중앙 보강용 더미 전극, 중앙 보강용 랜드, 방열 비어 및 방열용 도체층으로 이루어진 열전도 경로를 통하여 반도체 칩으로부터의 발열을 방열할 수 있다.
그러나, 이 반도체 장치에서는 반도체 칩에 설치된 전극 중에서, 방열용 도체층과 접속된 전극이 중앙 보강용 더미 전극뿐이고, 열전도 경로가 적기 때문에, 반도체 칩으로부터의 발열을 충분히 방열할 수 없다고 하는 문제가 있다. 또, 중앙 보강 더미 전극이 반도체 칩의 하면의 중앙에 위치하고 있기 때문에, 반도체 칩 전체로부터의 방열이 곤란이라고 하는 문제가 있다. 또한, 반도체 칩이 하면 전극(페이스다운)형 반도체 칩이기 때문에, 반도체 칩 하면에, 방열에 충분한 수의 중앙 보강용 더미 전극을 마련하는 것이 곤란하다고 하는 문제도 있다.
본 발명의 제1의 목적은, 절연성 기판의 열 휨의 발생을 방지할 수 있는 인터포저 및 이것을 구비하는 반도체 장치를 제공하는 것이다.
또, 본 발명의 제2의 목적은, 뛰어난 방열 기능을 갖는 반도체 장치 및 이것에 이용되는 인터포저를 제공하는 것이다.
상기의 제1의 목적을 달성하기 위한 본 발명의 한 국면에 관한 인터포저는, 반도체 칩과 함께 반도체 장치에 구비되고, 해당 반도체 장치의 실장 기판으로의 실장시에, 상기 반도체 칩과 상기 실장 기판 사이에 개재되는 인터포저로서, 절연성 수지로 이루어진 절연성 기판과; 상기 절연성 기판의 한 쪽면상에 형성되고, 상기 반도체 칩의 이면이 접합제를 개재시켜 접합되는 아일랜드와; 상기 절연성 기판의 상기 한 쪽면과 반대측인 다른 쪽면상에 있어서, 상기 아일랜드에 대하여 상기 절연성 기판을 사이에 두고 거의 대향하는 위치에 형성된 써멀 패드(thermal pad)와; 상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 아일랜드와 상기 써멀 패드를 열전도 가능하게 접속하는 써멀 비어(thermal via)를 포함한다.
또, 상기 제1의 목적을 달성하기 위한 본 발명의 다른 국면에 관한 반도체 장치는, 반도체 칩과; 절연성 수지로 이루어진 절연성 기판과; 상기 절연성 기판의 한 쪽면상에 형성되고, 상기 반도체 칩의 이면이 접합제를 개재시켜 접합되는 아일랜드와; 상기 절연성 기판의 상기 한 쪽면과 반대측인 다른 쪽면상에 있어서, 상기 아일랜드에 대하여 상기 절연성 기판을 사이에 두고 거의 대향하는 위치에 형성된 써멀 패드와; 상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 아일랜드와 상기 써멀 패드를 열전도 가능하게 접속하는 써멀 비어를 포함한다.
절연성 기판의 한 쪽면에는 아일랜드가 배치되고, 그 반대측인 다른 쪽면에는 아일랜드와 절연성 기판을 사이에 두고 거의 대향하는 위치에 써멀 패드가 배치되어 있다. 그리고, 아일랜드와 써멀 패드는 절연성 기판을 관통하는 써멀 비어에 의해 열전도 가능하게 접속되어 있다. 그 때문에, 반도체 장치 주위의 온도가 급격하게 변화해도, 절연성 기판의 한 쪽면과 다른 쪽면 사이에서 온도(열)의 균형을 유지할 수 있다. 그 결과, 절연성 기판의 한 쪽면과 다른 쪽면 사이에 열 팽창차가 생기는 것을 방지할 수 있어, 절연성 기판의 열 휨의 발생을 방지할 수 있다.
특히, 써멀 패드는 아일랜드와 동일한 재료를 이용하여, 아일랜드와 동일한 형상(평면 형상 및 두께)으로 형성되어 있는 것이 바람직하다. 이 경우, 반도체 장치 주위의 온도 변화에 대해서, 절연성 기판의 한 쪽면과 다른 쪽면 사이에서 온도의 균형을 유지할 수 있는 동시에, 아일랜드의 열 팽창량/열 수축량과 써멀 패드의 열 팽창량/열 수축량을 맞출 수 있다. 그 때문에, 절연성 기판의 한 쪽면과 다른 쪽면 사이에 열 팽창차가 생기는 것을 보다 확실히 방지할 수 있어, 절연성 기판의 열 휨의 발생을 효과적으로 방지할 수 있다.
상기 인터포저는, 상기 절연성 기판의 상기 한 쪽면상에 형성되고, 상기 반도체 칩과의 전기 접속을 위한 내부 단자와; 상기 절연성 기판의 상기 다른 쪽면상에 형성되고, 상기 실장 기판상의 랜드와의 전기 접속을 위한 외부 단자와; 상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 내부 단자와 상기 외부 단자를 전기적으로 접속하는 단자간 접속 비어를 추가로 포함하는 것이 바람직하다.
이 구성에 의하면, 절연성 기판의 한 쪽면상의 내부 단자와 다른 쪽면상의 외부 단자가 단자간 접속 비어에 의해서 전기적으로 접속되어 있다. 그 때문에, 외부 단자를 실장 기판상의 랜드에 전기 접속하는 것에 의해, 랜드와 내부 단자와의 전기적인 접속을 달성할 수 있고, 나아가서는 랜드와 반도체 칩의 전기적인 접속을 달성할 수 있다.
또, 상기 인터포저는 상기 써멀 패드상에 형성되고, 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판에 맞닿는 써멀 범프를 추가로 포함하는 것이 바람직하다.
이 구성에 의하면, 반도체 장치가 실장 기판에 실장된 상태에서, 써멀 패드상에 형성된 써멀 범프가 실장 기판에 맞닿는다. 그 때문에, 써멀 패드로부터 써멀 범프를 통하여 실장 기판에 열을 내보낼 수 있다. 그 결과, 반도체 장치로부터의 방열성의 향상을 도모할 수 있다.
또, 상기 아일랜드, 상기 써멀 패드, 상기 써멀 비어 및 상기 써멀 범프는 모두 도전성을 갖고 있고, 상기 접합제는 금속 재료로 이루어지고, 상기 써멀 범프는 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판상의 그라운드 단자에 맞닿는 것이 바람직하다.
이 구성에 의하면, 아일랜드, 써멀 패드, 써멀 비어 및 써멀 범프가 모두 도전성을 갖고, 또 접합제가 금속 재료로 이루어지므로, 반도체 장치가 실장 기판에 실장되고, 써멀 범프가 실장 기판상의 그라운드 전극에 접속되면, 그 그라운드 전극과 반도체 칩의 이면이, 써멀 범프, 써멀 패드, 써멀 비어 및 아일랜드를 통하여 전기적으로 접속된다. 그 때문에, 반도체 장치가 실장 기판에 실장된 상태에서, 반도체 칩의 이면을 그라운드 전위로 할 수 있다. 따라서, 반도체 칩으로서 파워 IC가 장착된 반도체 칩 등, 반도체 칩의 이면을 그라운드로 하는 것을 이용할 수 있고, 그 경우에 반도체 칩의 양호한 동작(예를 들어, 파워 IC의 동작)을 확보할 수 있다.
또, 상기 접합제는 고융점 땜납인 것이 바람직하다.
여기서, 고융점 땜납은 융점이 260℃ 이상의 땜납을 말한다.
이 구성에 의하면, 고융점 땜납을 이용하여, 반도체 칩의 이면을 아일랜드에 접합하는 경우 리플로우가 필요하지만, 그 리플로우시에, 반도체 칩이 재치된 인터포저가 260℃ 이상의 고온으로 가열되어도, 절연성 기판의 한 쪽면과 다른 쪽면 사이에서 온도(열)의 균형을 유지할 수 있다. 그 결과, 절연성 기판의 한 쪽면과 다른 쪽면 사이에 열 팽창차가 생기는 것을 방지할 수 있어, 절연성 기판의 열 휨의 발생을 방지할 수 있다.
또, 상기 써멀 비어는 상기 단자간 접속 비어보다 고밀도로 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 아일랜드로부터 써멀 패드로의 열전도 경로를 넓게 확보할 수 있다. 그 때문에, 반도체 칩으로부터의 발열을 양호하게 써멀 패드에 전도할 수 있어, 뛰어난 방열 기능을 발휘할 수 있다.
상기 제2의 목적을 달성하기 위한 본 발명의 한 국면에 관한 인터포저는, 매트릭스 형상으로 배열된 비어 홀을 갖는 동시에, 도전성의 아일랜드가 표면에 마련된 절연성 기판을 구비하고, 상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에는 매트릭스 형상으로 배열된 비어 홀 이외에, 방열용 비어 홀이 마련되어 있다.
또, 상기 제2의 목적을 달성하기 위한 본 발명의 다른 국면에 관한 반도체 장치는, 매트릭스 형상으로 배열된 비어 홀을 갖는 동시에, 도전성의 아일랜드가 표면에 마련된 절연성 기판을 구비하고, 상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에는 매트릭스 형상으로 배열된 비어 홀 이외에, 방열용 비어 홀이 마련되어 있다.
반도체 칩이 다이 본딩된 도전성의 아일랜드는 도전층을 통하여 상기 반도체 칩 하면의 거의 전역과 접하고 있다. 아일랜드의 하측에는 매트릭스 형상으로 배열된 비어 홀과 방열용 비어 홀이 마련되어 있다. 그 때문에, 열전도성이 높은 도전층과 아일랜드와 비어 홀 및 방열용 비어 홀에 의해서, 반도체 칩으로부터의 발열을 방열하기 위한 넓은 열전도 경로를 확보할 수 있다. 그 결과, 뛰어난 방열 기능을 발휘할 수 있다.
또한, 매트릭스 형상은 평면 격자점상에 상기 비어 홀이 배열되는 것에 의해서, 상기 비어 홀이 행 및 열을 이루고 있는 형태를 말한다. 단, 행과 열은 반드시 직교할 필요는 없고, 소정 각(예를 들어 60°)을 이루고 있어도 된다.
상기 절연성 기판의 이면에는 상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에 마련되어 있는 상기 비어 홀과 전기적으로 접속된 금속 단자가 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 열전도성이 높은 금속 단자(땜납 범프 등)이 비어 홀과 전기적으로 접속되어 있기 때문에, 반도체 칩으로부터 열전도 경로를 통하여 비어 홀에 전해진 열을, 금속 단자를 통하여 외부(프린트 배선판 등)에 내보낼 수 있다. 그 때문에, 방열 기능을 보다 높일 수 있다. 또, 반도체 칩의 하면(실장면)에 그라운드 전극을 마련하는 동시에, 상기 금속 단자를 프린트 배선판 등의 전극과 접속하는 것에 의해, 상기 금속 단자를 반도체 장치의 그라운드 전극으로서 기능시킬 수 있다.
또, 상기 비어 홀 및/또는 상기 방열용 비어 홀에는 금속 충전재가 충전되어 있는 것이 바람직하다.
이 구성에 의하면, 비어 홀 및/또는 방열용 비어 홀에, 열전도성이 높은 금속 충전재가 충전되어 있기 때문에, 반도체 칩으로부터의 발열을 보다 양호하게 방열할 수 있다. 그 결과, 방열 기능을 더욱 높일 수 있다.
본 발명에 있어서 상술한, 또는 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 다음에 말하는 실시 형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 모식적으로 나타내는 단면도이다.
도 2는 도 1에 나타내는 반도체 장치의 실장 기판에 대향하는 면의 모식적인 평면도이다.
도 3은 본 발명에 관한 제2의 실시 형태에 관한 반도체 장치의 구성을 모식적으로 나타내는 평면도이다.
도 4는 도 3에 나타내는 반도체 장치의 모식적인 단면도(A-A 선 단면도)이다.
도 5A는 본 발명의 제3의 실시 형태에 관한 반도체 장치의 아일랜드 형성 영역에 있어서 절연성 기판을 모식적으로 나타내는 평면도이다.
도 5B는 본 발명의 제4의 실시 형태에 관한 반도체 장치의 아일랜드 형성 영 역에 있어서 절연성 기판을 모식적으로 나타내는 평면도이다.
도 6은 도 4에 나타내는 반도체 장치에 구비되는 인터포저의 모식적인 단면도이다.
이하에서는 본 발명의 실시 형태를, 첨부 도면을 참조하여 상세하게 설명한다.
도 1은, 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 도해적으로 나타내는 단면도이다. 이 반도체 장치는 BGA가 채용된 반도체 장치이고, 반도체 칩(1)과, 반도체 칩(1)이 탑재되는 인터포저(2)와, 반도체 칩(1) 및 인터포저(2)의 반도체 칩(1)에 대향하는 면을 봉지하는 봉지 수지(3)를 구비하고 있다.
반도체 칩(1)의 기체(基體)를 이루는 반도체 기판(예를 들어, 실리콘 기판)에는 예를 들어 파워 IC가 장착되어 있다. 반도체 칩(1)의 최표면은, 표면 보호막으로 덮여 있고, 그 주연부에는 복수의 패드(도시하지 않음)가 표면 보호막으로부터 노출한 상태로 마련되어 있다.
인터포저(2)는 절연성 수지(예를 들어, 유리 에폭시 수지)로 이루어진 절연성 기판(4)을 구비하고 있다.
절연성 기판(4)의 한 쪽면(상면)(4A)에는 그 중앙부에, 평면에서 보아 반도체 칩(1)과 거의 동일한 사이즈를 갖는 직사각형 박판 형상의 아일랜드(5)가 형성되어 있다. 또, 절연성 기판(4)의 한 쪽면(4A)에는 아일랜드(5)를 둘러싸는 주연부(周緣部)에, 복수의 내부 단자(6)가 형성되어 있다. 아일랜드(5) 및 내부 단 자(6)는 예를 들어 동 등의 금속으로 이루어지고, 도전성을 갖고 있다.
아일랜드(5)에는 예를 들어 고융점 땜납(융점이 260℃ 이상의 땜납)으로 이루어진 접합제(7)를 통하여 반도체 칩(1)의 이면이 접합된다. 또, 각 내부 단자(6)는 예를 들어 금 세선으로 이루어진 본딩 와이어(8)를 통하여, 반도체 칩(1)의 표면의 각 패드에 접속(와이어 본딩)된다. 이것에 의해, 반도체 칩(1)은 그 이면(반도체 기판의 이면)이 접합제(7)를 통하여 아일랜드(5)와 전기적으로 접속되고, 내부 회로(도시하지 않음)가 본딩 와이어(8)를 통하여 내부 단자(6)와 전기적으로 접속된다.
한편, 절연성 기판(4)의 다른 쪽면(하면)(4B)에는 그 중앙부(절연성 기판(4)을 사이에 두고 아일랜드(5)와 대향하는 위치)에, 아일랜드(5)와 거의 동일한 형상(평면 형상 및 두께)을 갖는 써멀 패드(9)가 아일랜드(5)와 동일한 금속 재료를 이용하여 형성되어 있다. 그리고, 절연성 기판(4)에는 아일랜드(5)와 써멀 패드(9) 사이에 있어서, 이들을 열전도 가능하게 접속하기 위한 복수의 써멀 비어(10)가 관통하여 형성되어 있다. 써멀 비어(10)는 예를 들어 절연성 기판(4)을 관통하는 비어 홀을 형성하고, 이 비어 홀내를 금속 재료(예를 들어, 동)로 가득 채우는 것으로 형성되어 있다. 이것에 의해, 아일랜드(5)와 써멀 패드(9)는 복수의 써멀 비어(10)을 통하여 열전도 가능하게 접속되는 동시에, 전기적으로도 접속되어 있다.
또, 절연성 기판(4)의 다른 쪽면(4B)에는 써멀 패드(9)를 둘러싸는 주연부에, 실장 기판(프린트 배선판)(11)상의 랜드(전극)(12)와의 전기 접속을 위한 복수의 외부 단자(13)가 마련되어 있다. 외부 단자(13)는 예를 들어 땜납 등의 금속 재 료를 이용하여 볼 형상으로 형성되어 있고, 절연성 기판(4)을 사이에 두고 각 내부 단자(6)와 대향하는 위치에 하나씩 배치되고, 전체적으로 도 2에 나타내는 바와 같이, 절연성 기판(4)의 다른 쪽면(4B)의 주연부를 따른 4각 틀 형상으로 정렬하여 늘어서 있다. 그리고, 외부 단자(13)와 이에 대향하는 내부 단자(6)는 절연성 기판(4)을 관통하는 단자간 접속 비어(14)에 의해서 전기적으로 접속되어 있다. 단자간 접속 비어(14)는 예를 들어 절연성 기판(4)을 관통하는 비어 홀을 형성하고, 이 비어 홀내를 금속 재료(예를 들어, 동)로 가득 채우는 것으로 형성되고 있다.
또한, 절연성 기판(4)의 다른 쪽면(4B)에는 실장 기판(11)상의 그라운드 전극(15)과의 접속을 위한 복수의 써멀 범프(16)가 마련되어 있다. 써멀 범프(16)는 예를 들어 땜납 등의 금속 재료를 이용하여 볼 형상으로 형성되고, 써멀 패드(9)상에 배치되어 있다.
또한, 절연성 기판(4)의 다른 쪽면(4B)은 솔더 레지스트층(17)으로 덮여 있다. 외부 단자(13) 및 써멀 범프(16)는 솔더 레지스트층(17)으로부터 일부가 돌출한 상태로 마련되어 있다.
그리고, 이 반도체 장치는 절연성 기판(4)의 다른 쪽면(4B)측을 실장 기판(11)에 대향시켜, 외부 단자(13)을 실장 기판(11)상의 랜드(12)에 접속하는 것에 의해, 실장 기판(11)에 대한 표면 실장이 달성된다. 즉, 절연성 기판(4)의 한 쪽면(4A)상의 내부 단자(6)와 다른 쪽면(4B)상의 외부 단자(13)가 단자간 접속 비어(14)에 의해서 전기적으로 접속되어 있으므로, 외부 단자(13)를 실장 기판(11)상의 랜드(12)에 접속하는 것에 의해, 랜드(12)와 내부 단자(6)의 전기적인 접속을 달성할 수 있고, 나아가서는 랜드(12)와 반도체 칩(1)의 전기적인 접속을 달성할 수 있다.
또한, 이 반도체 장치가 실장 기판(11)에 실장된 상태에서, 써멀 범프(16)가 실장 기판(11)상의 그라운드 전극(15)에 접속되는 것에 의해, 반도체 칩(1)의 이면이 고융점 땜납으로 이루어진 접합제(7), 아일랜드(5), 써멀 비어(10), 써멀 패드(9) 및 써멀 범프(16)를 통하여 그라운드 전극(15)과 전기적으로 접속된다. 이것에 의해, 반도체 칩(1)의 이면을 그라운드 전위로 할 수 있어, 반도체 칩(1)의 양호한 동작(파워 IC의 동작)을 확보할 수 있다.
이와 같이, 반도체 칩(1)의 이면을 고융점 땜납으로 이루어진 접합제(7)에 의해서 아일랜드(5)에 접합하는 구성에서는 접합제(7)가 갖는 도전성에 의해, 반도체 칩(1)의 이면과 아일랜드(5)의 전기적인 접속을 달성할 수 있다. 그런데, 고융점 땜납으로 이루어진 접합제(7)를 이용하는 경우, 아일랜드(5)상에 접합제(7)를 배치하고(페이스트 형상의 고융점 땜납을 도포하고), 그 아일랜드(5)상에 반도체 칩(1)의 이면을 접합한 후에, 접합제(7)를 용융시키기 위한 리플로우가 필요하게 된다. 이 리플로우시에는 반도체 칩(1) 및 인터포저(2)가 260℃ 이상의 고온으로 가열된다. 이 때, 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에 있어서 온도의 불균형이 생겨, 이것에 의해 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에 열 팽창차가 생기면, 절연성 기판(4)에 열 휨을 일으켜 버린다.
따라서, 절연성 기판(4)의 다른 쪽면(4B)에는 아일랜드와 절연성 기판을 사이에 두고 거의 대향하는 위치에 써멀 패드가 배치되어 있다. 그리고, 아일랜드(5) 와 써멀 패드(9)는 절연성 기판(4)을 관통하는 써멀 비어(10)에 의해서, 열전도 가능하게 접속되어 있다. 그 때문에, 리플로우시 등에, 반도체 장치 주위의 온도가 급격하게 변화해도, 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에서 온도(열)의 균형을 유지할 수 있다. 그 결과, 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에 열 팽창차가 생기는 것을 방지할 수 있어, 절연성 기판(4)의 열 휨의 발생을 방지할 수 있다.
또한, 써멀 패드(9)는 아일랜드(5)와 동일한 금속 재료를 이용하여, 아일랜드(5)와 동일한 형상으로 형성되어 있으므로, 반도체 장치 주위의 온도 변화에 대해서, 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에서 온도의 균형을 유지할 수 있는 동시에, 아일랜드(5)의 열 팽창량/열 수축량과 써멀 패드(9)의 열 팽창량/열 수축량을 맞출 수 있다. 그 때문에, 절연성 기판(4)의 한 쪽면(4A)과 다른 쪽면(4B) 사이에 열 팽창차가 생기는 것을 보다 확실히 방지할 수 있어, 절연성 기판(4)의 열 휨의 발생을 효과적으로 방지할 수 있다.
또한, 반도체 장치가 실장 기판(11)에 실장된 상태에서는 써멀 패드(9)상에 형성된 써멀 범프(16)가 실장 기판(11)상의 그라운드 전극(15)에 접속되므로, 써멀 패드(9)의 열을, 써멀 범프(16)를 통하여 실장 기판(11)에 내보낼 수 있다.
또한, 본 실시 형태에서는 아일랜드(5)가 평면에서 보아 반도체 칩(1)과 거의 동일한 사이즈를 갖고 있다고 하였으나, 아일랜드(5)의 평면에서 본 사이즈는 반도체 칩(1)의 평면에서 본 사이즈보다 커도 되고, 반대로 작아도 된다.
또, 접합제(7)의 일례로서 고융점 땜납을 채택하였으나, 접합제(7)는 도전성 을 갖고, 또 반도체 칩(1)의 이면을 아일랜드(5)에 접합(점착)시킬 수 있는 것이면, 예를 들어 은 페이스트이어도 된다.
도 3은 본 발명의 제2의 실시 형태에 관한 반도체 장치를 모식적으로 나타내는 평면도이다. 또, 도 6은 도 3에 나타내는 반도체 장치의 단면도(A-A 선 단면도)이다.
반도체 장치(110)가 구비하는 절연성 기판(121)은 유리 섬유를 함침(含浸)한 비스말레이미드-트리아진 수지(BT 수지)로 이루어진 것이다. 또한, 절연성 기판(121)으로서는 절연성을 갖는 것이면, 특별히 한정되는 것이 아니고, 비스말레이미드-트리아진 수지(BT 수지), 에폭시 수지, 폴리에스테르 수지, 폴리이미드 수지, 페놀 수지, 이러한 수지에 유리 섬유 등의 보강재를 함침한 것, 세라믹 등으로 이루어진 기판을 들 수 있다.
절연성 기판(121)의 표면의 중앙 부분에는 반도체 칩(111)의 하면(실장면)과 거의 동일한 면적을 갖는 아일랜드(122)가 형성되어 있다. 아일랜드(122)는 Cu 층으로 이루어진 것이다. 또, Cu 층 상에는 Ni 층이나 Au 층 등이 형성되어 있어도 된다. 아일랜드(122)는 도전성을 갖는 것이면, 특별히 한정되는 것은 아니다.
절연성 기판(121)의 표면의 주변 부분에는 Cu 층으로 이루어진 복수의 도체 회로(123)가 형성되어 있다. 도체 회로(123)는 반도체 장치(110)의 주변 부분으로부터 중앙 부분으로 뻗는 패턴을 갖고 있다(도 3 참조). 각 도체 회로(123)의 주변측의 단부는 반도체 장치(110)의 각 변을 따라서 동일 간격으로 배열되어 있고, 그 단부의 상면에는 본딩 패드(124)가 형성되어 있다. 본딩 패드(124)는 Ni 층이나 Au 층 등으로 이루어진다.
절연성 기판(121)의 표면에는 아일랜드(122) 및 본딩 패드(124)를 제외한 표면 전역을 덮는 솔더 레지스트층(125)이 형성되어 있다.
아일랜드(122)에는 도전층(112)을 통하여 반도체 칩(111)이 다이 본딩되어 있다. 반도체 칩(111)으로서는 여러 가지의 것을 이용하는 것이 가능하고, 그 구체적인 기능이나 내부의 회로 구성은 특별히 한정되는 것은 아니다.
반도체 칩(111)의 상면에는 복수의 전극(111a)이 마련되어 있다. 각 전극(111a)과 본딩 패드(124)는 와이어(114)에 의해서 전기적으로 접속되어 있다. 도 3에서는 설명의 편의상, 전극(111a) 및 와이어(114)가 도시되어 있지 않다.
절연성 기판(121)에는 아일랜드(122)의 형성 영역(아일랜드(122)가 접하고 있는 영역)의 내부 및 외부 양쪽을 포함하여 전체에, 매트릭스 형상(세로 8 개 × 가로 8 개)으로 배열된 64 개의 비어 홀(126)이 형성되어 있다(도 3 참조). 그 중에서 아일랜드(122)의 형성 영역에는 세로 4 개 × 가로 4 개의 비어 홀(126)이 배열되어 있다. 비어 홀(126)의 직경은 120 ~ 150㎛ 정도이다. 비어 홀(126)은 절연성 기판(121)에 천설(穿設)된 관통 구멍의 벽면에 무전해 도금이나 전해 도금 등에 의해서 금속 박막이 형성되고, 그 관통 구멍에 충전재가 충전된 것이다.
또한, 아일랜드(122)의 형성 영역에 있어서 절연성 기판(121)에는 세로 4 개 × 가로 4 개로 배열된 비어 홀(126) 이외에, 9 개의 방열용 비어 홀(127)이 형성되어 있다(도 3 참조). 방열용 비어 홀(127)은 인접하는 4 개의 비어 홀(126)로부터 동일 간격을 두고 배치되어 있다. 방열용 비어 홀(127)은 절연성 기판(121)에 천설된 관통 구멍의 벽면에 무전해 도금이나 전해 도금 등에 의해서 금속 박막이 형성되고, 추가로 이 관통 구멍에 충전재가 충전된 것이다. 즉, 방열용 비어 홀(127)은 비어 홀(126)과 동양(同樣)의 형상 및 구성을 갖고 있다. 단, 도 3 이후의 각 도에 있어서, 비어 홀(126)과 방열용 비어 홀(127)을 구별하기 쉽게, 방열용 비어 홀(127)에는 빗금 모양을 부여하여 나타내고 있다.
또, 아일랜드(122)의 형성 영역에 배열된 비어 홀(126) 및 방열용 비어 홀(127)은 아일랜드(122)와 전기적으로 접속되어 있다. 본 실시 형태에서는 비어 홀(126) 및 방열용 비어 홀(127)과 아일랜드(122)가 전기적으로 접속되어 있는 구성을 채택하지만, 비어 홀(126) 및 방열용 비어 홀(127)과 아일랜드(122)가 절연되어 있어도 된다.
절연성 기판(121)의 이면의 중앙 부분에는 아일랜드(122)와 거의 동일한 면적을 갖는 도체층(128)이 형성되어 있고, 도체층(128)에는 비어 홀(126) 및 방열용 비어 홀(127)이 전기적으로 접속되어 있다. 또, 절연성 기판(121)의 이면의 주변 부분에는 각 비어 홀(126)과 전기적으로 접속된 도체층(128)이 형성되어 있다. 이러한 도체층(128)은 Cu 층으로 이루어진 것이다. 또, 절연성 기판(121)의 이면에는 도체층(128)의 일부(비어 홀(126)의 대응 개소(箇所))를 제외한 이면 전역을 덮는 솔더 레지스트층(130)이 형성되어 있다.
도체층(128)의 노출한 개소에는 Ni 층이나 Au 층 등으로 이루어진 땜납 패드(29)가 형성되어 있고, 땜납 패드(29)에는 땜납 범프(금속 단자)(31)가 형성되어 있다. 본 실시 형태에서는 절연성 기판(121)의 이면에 땜납 범프(31)가 미리 형성 되어 있는 경우에 대해 설명하지만, 예를 들어 실장시에 땜납 볼이나 땜납 페이스트 등을 이용하여 직접, 프린트 배선판에 실장하는 것으로 해도 된다.
반도체 장치(110)에는 절연성 기판(121)의 상면 전체를 덮도록 반도체 칩(111)을 봉지하는 수지 패키지부(119)가 형성되어 있다. 수지 패키지부(119)는 예를 들어 에폭시 수지 등을 함유하는 수지 조성물로 이루어진 것이다. 또한, 도 3에서는 수지 패키지부(119)를 도시하고 있지 않다.
반도체 칩(111)이 다이 본딩된 아일랜드(122)는 도전층(112)을 통하여 반도체 칩(111) 하면의 거의 전역과 접하고 있다. 아일랜드(122)의 하측에는 매트릭스 형상으로 배열된 비어 홀(126)과 방열용 비어 홀(127)이 마련되어 있다. 따라서, 도 6에 나타내는 바와 같이, 열전도성이 높은 도전층(112)과 아일랜드(122)와 비어 홀(126) 및 방열용 비어 홀(127)에 의해서, 반도체 칩(111)으로부터의 발열을 방열하기 위한 넓은 열전도 경로를 확보할 수 있다. 그 때문에, 뛰어난 방열 기능을 발휘할 수 있다.
또한, 열전도의 관점에서는 비어 홀(126)과 방열용 비어 홀(127)을 구별하지 않고, 이것들을 아일랜드(122)와 써멀 패드로서의 도체층(128)을 열전도 가능하게 접속하는 써멀 비어로 생각할 수 있다.
아일랜드(122)의 형성 영역에 있어서 절연성 기판(121)의 이면에는 비어 홀(126)과 전기적으로 접속된 땜납 범프(금속 단자)(31)가 형성되어 있는 것이 바람직하다. 열전도성이 높은 땜납 범프(31)가 비어 홀(126)과 전기적으로 접속되어 있으면, 반도체 칩(111)으로부터 비어 홀(126)에 전해진 열을, 더욱 땜납 범프(31) 를 통하여 외부(프린트 배선판 등)에 내보낼 수 있어, 방열 기능을 보다 높일 수 있다.
또, 비어 홀(126) 및/또는 방열용 비어 홀(127)에, 열전도성이 높은 금속 충전재가 충전되어 있는 것이 바람직하다. 이 경우, 반도체 칩(111)으로부터의 발열을 보다 양호하게 방열할 수 있다. 그 결과, 방열 기능을 더욱 높일 수 있다.
본 실시 형태에서는 방열용 비어 홀(127)의 직경이 비어 홀(126)의 직경과 동일하고, 방열용 비어 홀(127)이 인접하는 4 개의 비어 홀(126)로부터 동일 간격을 두고 배치되어 있는 경우에 대해 설명하였으나, 방열용 비어 홀(127)의 형상 및 배치는 특별히 한정되는 것은 아니며, 예를 들어 도 5A 또는 도 5B에 나타내는 것을 채용할 수 있다.
도 5A는 제3의 실시 형태에 관한 반도체 장치의 아일랜드 형성 영역에 있어서 절연성 기판을 모식적으로 나타내는 평면도이다.
아일랜드 형성 영역에 있어서 절연성 기판(132)에는 매트릭스 형상(세로 4 개 × 가로 4 개)으로 배열된 16 개의 비어 홀(136)이 형성되어 있다. 또, 방열용 비어 홀(137)이 각 비어 홀(136)의 사이, 즉 인접하는 4 개의 비어 홀(136)로부터 동일 간격을 두고 배치되어 있지만, 방열용 비어 홀(137)의 직경은 비어 홀(136)의 직경보다 크다.
이와 같이, 방열용 비어 홀(137)의 직경을, 비어 홀(136)의 직경보다 크게 하는 것에 의해, 열전도 경로를 넓게 확보할 수 있어, 방열 효과를 높일 수 있다. 또, 개구 면적이 동일하면, 비용의 증대를 억제하는 측면에서, 방열용 비어 홀(137)의 직경을 크게 하여 관통 구멍의 수를 줄이는 것이 바람직하다.
도 5B는 제4의 실시 형태에 관한 반도체 장치의 아일랜드 형성 영역에 있어서 절연성 기판을 모식적으로 나타내는 평면도이다.
아일랜드 형성 영역에 있어서 절연성 기판(142)에는 매트릭스 형상(세로 4 개 × 가로 4 개)으로 배열된 16 개의 비어 홀(146)이 형성되어 있다. 또, 방열용 비어 홀(47)은 비어 홀(146)의 직경보다 큰 직경을 갖는 제1 방열용 비어 홀(147a)과, 비어 홀(146)의 직경보다 작은 직경을 갖는 제2 방열용 비어 홀(147b)로 이루어지고, 제1 방열용 비어 홀(147a)은 각 비어 홀(146)의 사이, 즉 인접하는 4 개의 비어 홀(146)로부터 동일 간격을 두고 배치되어 있다. 또, 제2 방열용 비어 홀(147b)은 인접하는 2 개의 비어 홀(146)의 중간에 배치되어 있다.
이와 같이, 방열용 비어 홀의 직경은 반드시 한 종류일 필요는 없고, 다른 직경을 갖는 방열용 비어 홀(147a, 147b)이 존재하고 있어도 된다. 또, 이와 같이, 다른 직경을 갖는 방열용 비어 홀(147a, 147b)을 형성하는 것에 의해, 절연성 기판(142)의 기계적 강도를 확보하면서, 방열용 비어 홀(147a, 147b)에 의한 개구 면적을 넓히는 것이 가능하게 된다.
본 발명에서는 도 3, 도 5A 및 도 5B에 나타내는 바와 같이, 아일랜드 형성 영역에 있어서, 매트릭스 형상으로 배치된 모든 비어 홀의 사이에, 방열용 비어 홀이 배치되어 있는 것이 바람직하다. 반도체 칩의 전체로부터 균일하게 방열할 수 있기 때문에, 국소적으로 반도체 칩의 온도가 상승해 버리는 것을 방지할 수 있기 때문이다.
도 6은, 도 4에 나타내는 반도체 장치(110)에 구비되는 인터포저의 모식적인 단면도이다.
이 인터포저(120)를 이용하여, 방열 기능이 뛰어난 반도체 장치(110)를 제조할 수 있다.
다음에, 인터포저(120)의 제조 방법과 인터포저(120)를 이용한 반도체 장치(110)의 제조 방법에 대하여 설명한다.
(A) 절연성 기판(121)을 출발 재료로 하고, 우선 절연성 기판(121)의 표면에, 아일랜드(122) 및 도체 회로(123)를 형성하는 동시에, 절연성 기판(121)의 이면에 도체층(128)을 형성한다. 아일랜드(122), 도체 회로(123) 및 도체층(128)은 절연성 기판(121)의 양면에 무전해 도금 등에 의해 딱딱한 금속층을 형성한 후, 에칭 처리를 실행하는 것에 의해 형성할 수 있다. 또, 동장(銅張) 기판에 에칭 처리를 실행하는 것에 의해 형성해도 된다.
(B) 절연성 기판(121)에, 드릴이나 레이저 등에 의해 매트릭스 형상으로 관통 구멍(이하, 제1 관통 구멍이라고 함)를 천설한다. 제1 관통 구멍은 비어 홀(126)로 이루어진 것이고, 제1 관통 구멍의 직경은 예를 들어 120 ~ 150㎛ 정도이다.
또한, 아일랜드(23)의 형성 영역에, 드릴이나 레이저 등에 의해 관통 구멍(이하, 제2 관통 구멍이라고 함)을 천설한다. 제2 관통 구멍은 방열용 비어 홀(127)로 이루어지고, 제2 관통 구멍의 직경은 특별히 한정되는 것은 아니다.
제2 관통 구멍의 직경을 제1 관통 구멍의 직경과 동일하게 한 경우, 제2 관 통 구멍을 형성할 때에 제1 관통 구멍의 형성하기 위한 장치 등의 설정을 그대로 이용할 수 있기 때문에, 관통 구멍의 형성에 관한 수고의 증대를 억제할 수 있다. 한편, 제2 관통 구멍의 직경을 제1 관통 구멍의 직경과 다르게 한 경우(이종 직경을 혼재(混在)시킨 경우), 관통 구멍간의 간격을 확보하면서 다수의 관통 구멍을 형성하는 것이 가능하게 되기 때문에, 방열 효과를 높일 수 있다. 또한, 제2 관통 구멍은 반드시 모두 동일 직경일 필요는 없고, 직경이 다른 것이 복수 종류 혼재하고 있어도 된다. 또, 유효 면적 적이 동일하면, 비용의 증대를 억제하는 측면에서, 관통 구멍의 직경을 크게 하여 관통 구멍의 수를 줄이는 것이 바람직하다.
다음에, 무전해 도금을 실행하고, 추가로 전해 도금을 실행하는 것에 의해, 관통 구멍(제1 관통 구멍 및 제2 관통 구멍)의 벽면에 금속 박막을 형성하고, 추가로 상기 관통 구멍에 충전재를 충전하는 것에 의해, 비어 홀(126) 및 방열용 비어 홀(127)을 형성한다. 상기 충전재로서는 특별히 한정되는 것은 아니며, 예를 들어 수지 충전재, 금속 충전재를 들 수 있지만, 열전도 경로를 넓게 확보하여 방열 효과를 높이는 측면에서, 금속 충전재를 이용하는 것이 바람직하다. 금속 충전재로서는 예를 들어 금속 입자를 함유하는 도전성 페이스트를 들 수 있다. 또, 상기 관통 구멍을 도금으로 충전하는 것에 의해, 비어 홀(126) 및 방열용 비어 홀(127)을 형성해도 된다. 또, 비어 홀(126) 및 방열용 비어 홀(127)에는 덮개 도금을 실행해도 된다.
(C) 다음에, 절연성 기판(121)의 표면에, 미경화의 솔더 레지스트 조성물을 롤 코터(roll coater)나 커텐 코터(curtain coater) 등에 의해 도포하거나, 필름 형상으로 성형한 솔더 레지스트 조성물을 압착한 후, 경화 처리를 실행하는 것에 의해, 솔더 레지스트층(125)을 형성한다. 절연성 기판(121)의 이면에도, 동양으로 하여 솔더 레지스트층(130)을 형성한다.
계속하여, 솔더 레지스트층(125)의 소정 개소에 레이저 처리나 노광 현상 처리에 의해 개구를 형성하고, 노출한 개소에 Ni 도금이나 Au 도금을 행하는 것에 의해, 아일랜드(122)를 Ni 층이나 Au 층에서 피복하는 동시에, 본딩 패드(124)를 형성한다. 또, 솔더 레지스트층(130)에 대해서도 동양의 처리를 행하여, 땜납 패드(29)를 형성한다. 다음에, 땜납 패드(29)상에, 땜납 페이스트를 도포하거나 또는 땜납 볼을 재치하여, 리플로우하는 것에 의해 땜납 범프(31)를 형성한다.
상기 (A) ~ (C)의 공정을 거치는 것에 의해 인터포저(120)를 제조할 수 있다(도 6 참조).
(D) 다음에, 인터포저(120)의 아일랜드(122)에 땜납 페이스트나 Ag 페이스트를 도포하고, 도포한 땜납 페이스트상에 반도체 칩(111)을 탑재하여 리플로우하는 것에 의해, 아일랜드(122)에 도전층(112)을 통하여 반도체 칩(111)을 다이 본딩한다.
계속하여, 반도체 칩(111)의 상면에 마련된 전극(111a)와 본딩 패드(124)를, 와이어를 이용하여 와이어 본딩한다. 그리고, 절연성 기판(121)의 상면 전체를 덮도록, 에폭시 수지 등을 함유하는 수지 조성물로 수지 패키지부(119)를 형성하는 것에 의해, 반도체 장치(110)를 제조할 수 있다.
또한, 도 3 ~ 도 6에 나타내는 구성에 있어서, 아일랜드 형성 영역내에 배치 된 비어 홀의 직경은 아일랜드 형성 영역밖에 배치된 비어 홀의 직경과 달라도 된다.
이상, 본 발명의 몇몇 실시 형태를 설명하였으나, 본 발명은 다른 형태로 실행할 수도 있다. 예를 들어, 절연성 기판이 한 층으로 이루어진 것을 채택하였으나, 절연성 기판은, 복수의 판 형상체가 적층된 것이어도 된다.
또한, 아일랜드가 반도체 칩 하면(실장면)과 거의 동일한 크기의 직사각 형상을 갖고 있는 것을 채택하였으나, 아일랜드의 형상은 특별히 한정되는 것은 아니다.
또한, BGA가 채용된 반도체 장치를 채택하였으나, 본 발명은 절연성 기판에 복수의 랜드(박판 상태의 외부 단자)가 정렬한, 이른바 LGA(Land Grid Array)가 채용된 반도체 장치에 적용되어도 된다. 또, BGA나 LGA 등의 표면 실장형 패키지에 한정하지 않고, 실장 기판에 형성된 쓰루홀에 반도체 장치의 리드를 삽입하고, 반도체 장치의 실장 기판으로의 실장이 달성되는 타입의 삽입형 실장 페키지가 채용된 반도체 장치에 적용되어도 된다.
그 외, 특허 청구의 범위에 기재된 사항의 범위에서 여러 가지의 설계 변경을 실행하는 것이 가능하다. 즉, 전술의 실시 형태는 본 발명의 기술적 내용을 분명히 하기 위해서 이용된 구체적인 예에 지나지 않으며, 본 발명은 이러한 구체적인 예로 한정하여 해석되어야 하는 것이 아니고, 본 발명의 정신 및 범위는 첨부의 청구의 범위에 의해서만 한정된다.
이 출원은, 2005 년 6 월 6 일에 일본 특허청에 제출된 특허 출원 2005- 165801호 및 2005 년 8 월 22 일에 일본 특허청에 제출된 특허 출원 2005-240286호에 대응하고 있고, 이러한 출원의 모든 개시는 여기에 인용에 의해 포함되는 것으로 한다.
본 발명에 의하면, 절연성 기판의 열 휨의 발생을 방지할 수 있고, 뛰어난 방열 기능을 갖는 반도체 장치 및 이것에 이용되는 인터포저를 제공할 수 있다.

Claims (18)

  1. 반도체 칩과 함께 반도체 장치에 구비되고, 해당 반도체 장치의 실장(實裝) 기판으로의 실장시에, 상기 반도체 칩과 상기 실장 기판 사이에 개재되는 인터포저(interposer)로서,
    절연성 수지로 이루어진 절연성 기판과,
    상기 절연성 기판의 한 쪽면상에 형성되고, 상기 반도체 칩의 이면이 접합제를 개재시켜 접합되는 아일랜드(island)와,
    상기 절연성 기판의 상기 한 쪽면과 반대측인 다른 쪽면상에 있어서, 상기 아일랜드에 대하여 상기 절연성 기판을 사이에 두고 거의 대향하는 위치에 형성된 써멀 패드(thermal pad)와,
    상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 아일랜드와 상기 써멀 패드를 열전도 가능하게 접속하는 써멀 비어(thermal via)를 포함하는 것을 특징으로 하는 인터포저.
  2. 청구항 1에 있어서,
    상기 절연성 기판의 상기 한 쪽면상에 형성되고, 상기 반도체 칩과의 전기 접속을 위한 내부 단자와,
    상기 절연성 기판의 상기 다른 쪽면상에 형성되고, 상기 실장 기판상의 랜드(land)와의 전기 접속을 위한 외부 단자와,
    상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 내부 단자와 상기 외부 단자를 전기적으로 접속하는 단자간 접속 비어를 추가로 포함하는 것을 특징으로 하는 인터포저.
  3. 청구항 2에 있어서,
    상기 써멀 패드상에 형성되고, 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판에 맞닿는 써멀 범프(thermal bump)를 추가로 포함하는 것을 특징으로 하는 인터포저.
  4. 청구항 3에 있어서,
    상기 아일랜드, 상기 써멀 패드, 상기 써멀 비어 및 상기 써멀 범프는 모두 도전성을 갖고 있고,
    상기 접합제는 금속 재료로 이루어지고,
    상기 써멀 범프는 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판상의 그라운드 단자에 맞닿는 것을 특징으로 하는 인터포저.
  5. 청구항 4에 있어서,
    상기 접합제는 고융점 땜납인 것을 특징으로 하는 인터포저.
  6. 청구항 2에 있어서,
    상기 써멀 비어는 상기 단자간 접속 비어보다 고밀도로 배치되어 있는 것을 특징으로 하는 인터포저.
  7. 매트릭스 형상으로 배열된 비어 홀을 갖는 동시에, 도전성의 아일랜드가 표면에 마련된 절연성 기판을 구비하고,
    상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에는, 매트릭스 형상으로 배열된 비어 홀 이외에, 방열용 비어 홀이 마련되어 있는 것을 특징으로 하는 인터포저.
  8. 청구항 7에 있어서,
    상기 절연성 기판의 이면에는, 상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에 마련되어 있는 상기 비어 홀과 전기적으로 접속된 금속 단자가 형성되어 있는 것을 특징으로 하는 인터포저.
  9. 청구항 8에 있어서,
    상기 비어 홀 및/또는 상기 방열용 비어 홀에는 금속 충전재가 충전되어 있는 것을 특징으로 하는 인터포저.
  10. 반도체 칩과,
    절연성 수지로 이루어진 절연성 기판과,
    상기 절연성 기판의 한 쪽면상에 형성되고, 상기 반도체 칩의 이면이 접합제를 개재시켜 접합되는 아일랜드와,
    상기 절연성 기판의 상기 한 쪽면과 반대측인 다른 쪽면상에 있어서, 상기 아일랜드에 대하여 상기 절연성 기판을 사이에 두고 거의 대향하는 위치에 형성된 써멀 패드와,
    상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 아일랜드와 상기 써멀 패드를 열전도 가능하게 접속하는 써멀 비어를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 청구항 10에 있어서,
    상기 절연성 기판의 상기 한 쪽면상에 형성되고, 상기 반도체 칩과의 전기 접속을 위한 내부 단자와,
    상기 절연성 기판의 상기 다른 쪽면상에 형성되고, 상기 반도체 장치가 실장되는 실장 기판상의 랜드와의 전기 접속을 위한 외부 단자와,
    상기 절연성 기판의 상기 한 쪽면과 상기 다른 쪽면 사이를 관통하여 형성되고, 상기 내부 단자와 상기 외부 단자를 전기적으로 접속하는 단자간 접속 비어를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  12. 청구항 11에 있어서,
    상기 써멀 패드상에 형성되고, 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판에 맞닿는 써멀 범프를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  13. 청구항 12에 있어서,
    상기 아일랜드, 상기 써멀 패드, 상기 써멀 비어 및 상기 써멀 범프는 모두 도전성을 갖고 있고,
    상기 접합제는 금속 재료로 이루어지고,
    상기 써멀 범프는 상기 반도체 장치가 상기 실장 기판에 실장된 상태에서, 해당 실장 기판상의 그라운드 단자에 맞닿는 것을 특징으로 하는 반도체 장치.
  14. 청구항 13에 있어서,
    상기 접합제는 고융점 땜납인 것을 특징으로 하는 반도체 장치.
  15. 청구항 11에 있어서,
    상기 써멀 비어는 상기 단자간 접속 비어보다 고밀도로 배치되어 있는 것을 특징으로 하는 반도체 장치.
  16. 매트릭스 형상으로 배열된 비어 홀을 갖는 동시에, 도전성의 아일랜드가 표면에 마련된 절연성 기판과,
    상기 아일랜드에 도전층을 개재시켜 다이 본딩(die bonding)된 반도체 칩을 구비하고,
    상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에는, 매트릭스 형상으로 배열된 비어 홀 이외에, 방열용 비어 홀이 마련되어 있는 것을 특징으로 하는 반도체 장치.
  17. 청구항 16에 있어서,
    상기 절연성 기판의 이면에는 상기 절연성 기판에 있어서 상기 아일랜드와 대향하는 영역에 마련되어 있는 상기 비어 홀과 전기적으로 접속된 금속 단자가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  18. 청구항 17에 있어서,
    상기 비어 홀 및/또는 상기 방열용 비어 홀에는 금속 충전재가 충전되어 있는 것을 특징으로 하는 반도체 장치.
KR1020077028545A 2005-06-06 2006-06-02 인터포저 및 반도체 장치 KR20080014004A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00165801 2005-06-06
JP2005165801A JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置
JP2005240286A JP5285204B2 (ja) 2005-08-22 2005-08-22 半導体装置及び半導体装置製造用基板
JPJP-P-2005-00240286 2005-08-22

Publications (1)

Publication Number Publication Date
KR20080014004A true KR20080014004A (ko) 2008-02-13

Family

ID=37498351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028545A KR20080014004A (ko) 2005-06-06 2006-06-02 인터포저 및 반도체 장치

Country Status (4)

Country Link
US (2) US8022532B2 (ko)
KR (1) KR20080014004A (ko)
TW (1) TW200705621A (ko)
WO (1) WO2006132151A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142336B1 (ko) * 2010-05-07 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 스택 패키지
KR20170000895A (ko) * 2015-06-24 2017-01-04 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
KR20200041951A (ko) * 2017-09-14 2020-04-22 노스롭 그루먼 시스템즈 코포레이션 다중 접지 평면 열 싱크

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5081578B2 (ja) 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8129001B2 (en) * 2008-03-17 2012-03-06 The Research Foundation Of State University Of New York Composite thermal interface material system and method using nano-scale components
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
TW201029230A (en) * 2009-01-23 2010-08-01 Everlight Electronics Co Ltd Light emitting diode package
US8897046B2 (en) 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module
CN102822962B (zh) 2010-03-31 2015-12-09 京瓷株式会社 内插件及使用了该内插件的电子装置
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
JP5769058B2 (ja) * 2011-03-29 2015-08-26 大日本印刷株式会社 半導体装置および半導体装置の製造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20130010359A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US20130025839A1 (en) * 2011-07-25 2013-01-31 Endicott Interconnect Technologies, Inc. Thermal substrate
US9330823B1 (en) * 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
US8866024B1 (en) * 2012-06-22 2014-10-21 Altera Corporation Transceiver power distribution network
US9293338B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9474166B2 (en) * 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
JP6504762B2 (ja) * 2014-08-05 2019-04-24 キヤノン株式会社 モジュールの製造方法
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
US9585257B2 (en) 2015-03-25 2017-02-28 Globalfoundries Inc. Method of forming a glass interposer with thermal vias
JP6392163B2 (ja) * 2015-04-17 2018-09-19 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
FR3036917B1 (fr) * 2015-05-28 2018-11-02 IFP Energies Nouvelles Dispositif electronique comprenant une carte de circuit imprime avec un refroidissement ameliore.
WO2017039275A1 (ko) 2015-08-31 2017-03-09 한양대학교 산학협력단 반도체 패키지 구조체, 및 그 제조 방법
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
CN108293293B (zh) * 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置
US10083894B2 (en) * 2015-12-17 2018-09-25 International Business Machines Corporation Integrated die paddle structures for bottom terminated components
JP6487315B2 (ja) * 2015-12-21 2019-03-20 日立オートモティブシステムズ株式会社 電子制御装置
US9922920B1 (en) 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
WO2018063351A1 (en) * 2016-09-30 2018-04-05 Elsherbini Adel A Semiconductor packaging with high density interconnects
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
WO2018111286A1 (en) * 2016-12-15 2018-06-21 Intel Corporation Landing pad apparatus for through-silicon-vias
DE102017218273B4 (de) * 2017-10-12 2022-05-12 Vitesco Technologies GmbH Halbleiterbaugruppe
JP6462926B2 (ja) * 2018-03-05 2019-01-30 東芝メモリ株式会社 ストレージ装置、及び電子機器
JP7269756B2 (ja) * 2018-05-01 2023-05-09 ローム株式会社 半導体装置および半導体装置の製造方法
EP3621104A1 (en) * 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
US10770399B2 (en) * 2019-02-13 2020-09-08 Infineon Technologies Ag Semiconductor package having a filled conductive cavity
KR20220000294A (ko) 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
CN117747560A (zh) * 2024-02-19 2024-03-22 成都汉芯国科集成技术有限公司 一种基于砷化镓、氮化镓和金刚石3d封装芯片及封装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
JPH11121643A (ja) 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JPH11154717A (ja) 1997-11-20 1999-06-08 Citizen Watch Co Ltd 半導体装置
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
JP4618464B2 (ja) 1999-12-28 2011-01-26 日立化成工業株式会社 接着剤組成物、これを用いた接着フィルム、半導体チップ搭載用基板及び半導体装置
US6372540B1 (en) * 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
US6909178B2 (en) 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002158315A (ja) 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1265451C (zh) 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
JP2003008186A (ja) 2001-06-21 2003-01-10 Sony Corp 半導体装置
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
JP2003297966A (ja) 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
JP2005101365A (ja) 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP4906496B2 (ja) * 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142336B1 (ko) * 2010-05-07 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 스택 패키지
KR20170000895A (ko) * 2015-06-24 2017-01-04 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
KR20200041951A (ko) * 2017-09-14 2020-04-22 노스롭 그루먼 시스템즈 코포레이션 다중 접지 평면 열 싱크

Also Published As

Publication number Publication date
US20090115050A1 (en) 2009-05-07
TW200705621A (en) 2007-02-01
US8022532B2 (en) 2011-09-20
US20110156226A1 (en) 2011-06-30
WO2006132151A1 (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
KR20080014004A (ko) 인터포저 및 반도체 장치
US7656015B2 (en) Packaging substrate having heat-dissipating structure
JP4828164B2 (ja) インタポーザおよび半導体装置
US6639324B1 (en) Flip chip package module and method of forming the same
JP4805901B2 (ja) 半導体パッケージ
US7446408B2 (en) Semiconductor package with heat sink
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP4910439B2 (ja) 半導体装置
US8994168B2 (en) Semiconductor package including radiation plate
US20060091542A1 (en) Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
JP2008091714A (ja) 半導体装置
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2006502587A (ja) マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
US9035472B2 (en) Semiconductor device
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
TWI770405B (zh) 封裝元件及其製備方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP5000105B2 (ja) 半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JP2008270684A (ja) 電子装置
JPH09148482A (ja) 半導体装置
JP2012256956A (ja) 半導体装置および半導体装置実装体
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid