JPH11154717A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11154717A JPH11154717A JP9319258A JP31925897A JPH11154717A JP H11154717 A JPH11154717 A JP H11154717A JP 9319258 A JP9319258 A JP 9319258A JP 31925897 A JP31925897 A JP 31925897A JP H11154717 A JPH11154717 A JP H11154717A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- sealing resin
- liquid sealing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 液状封止樹脂型ＰＢＧＡ４１は、実装するた
めに加熱炉にて加熱すると、各構成材料の収縮によっ
て、液状封止樹脂型ＰＢＧＡ４１の内部に歪みを生じ
る。この歪みが原因で液状封止樹脂３３と半導体チップ
２９の界面に、または半導体チップ２９と接着剤２７の
界面に剥離が生じる。この剥離により、ボンディングワ
イヤ３１の切れや、半導体チップ２９とダイパターン１
７との導通不良を発生する。 【解決手段】 半導体チップ２９を第１の液状封止樹脂
３３ａと同一材料の液状封止樹脂で、回路基板２５上に
固定する。半導体チップ２９の周囲を同一材料の液状液
状封止樹脂で被覆することより、半導体チップ２９が受
ける歪みが均一化される。
めに加熱炉にて加熱すると、各構成材料の収縮によっ
て、液状封止樹脂型ＰＢＧＡ４１の内部に歪みを生じ
る。この歪みが原因で液状封止樹脂３３と半導体チップ
２９の界面に、または半導体チップ２９と接着剤２７の
界面に剥離が生じる。この剥離により、ボンディングワ
イヤ３１の切れや、半導体チップ２９とダイパターン１
７との導通不良を発生する。 【解決手段】 半導体チップ２９を第１の液状封止樹脂
３３ａと同一材料の液状封止樹脂で、回路基板２５上に
固定する。半導体チップ２９の周囲を同一材料の液状液
状封止樹脂で被覆することより、半導体チップ２９が受
ける歪みが均一化される。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、半田バンプ
付き半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子回路の高機能化に伴い、多数
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
る液状封止樹脂型プラスチック・ボールグリッドアレイ
（Ｐｌａｓｔｉｃ ＢａｌｌＧｒｉｄ Ａｒｒａｙ ：
以下ＰＢＧＡと記す。）がある。
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、表面実装形多端子パッケージであ
る液状封止樹脂型プラスチック・ボールグリッドアレイ
（Ｐｌａｓｔｉｃ ＢａｌｌＧｒｉｄ Ａｒｒａｙ ：
以下ＰＢＧＡと記す。）がある。
【０００３】図７は従来の液状封止樹脂型ＰＢＧＡを示
す断面図であり、図８は従来の液状封止樹脂型ＰＢＧＡ
を示す平面図である。以下に、図７および図８を用い
て、従来の液状封止樹脂型ＰＢＧＡの構造について説明
する。
す断面図であり、図８は従来の液状封止樹脂型ＰＢＧＡ
を示す平面図である。以下に、図７および図８を用い
て、従来の液状封止樹脂型ＰＢＧＡの構造について説明
する。
【０００４】回路基板２５の外周にはダム３７が設けら
れる。このダム３７は、液状封止樹脂３３が完全硬化す
る前に回路基板２５の外へ流れ出ることを防止する役割
がある。このダム３７の材料は、シリコーンが用いられ
る。
れる。このダム３７は、液状封止樹脂３３が完全硬化す
る前に回路基板２５の外へ流れ出ることを防止する役割
がある。このダム３７の材料は、シリコーンが用いられ
る。
【０００５】半導体チップ２９は、回路基板２５の上面
のダイパターン１７の上に、接着剤２７を用いて固定さ
れている。ここで接着剤２７は、フィラーに銀を使用し
たエポキシ系の導電性接着剤が使用されている。この導
電性接着剤を使用する理由は、電気的特性面からで、半
導体チップ２９の裏面から接着剤２７と、ダイパターン
１７と、サーマルビアホール１５と、パッド電極２１
と、半田バンプ３５とを経由して、液状封止樹脂型ＰＢ
ＧＡ４１の外部へアースを確保していた。
のダイパターン１７の上に、接着剤２７を用いて固定さ
れている。ここで接着剤２７は、フィラーに銀を使用し
たエポキシ系の導電性接着剤が使用されている。この導
電性接着剤を使用する理由は、電気的特性面からで、半
導体チップ２９の裏面から接着剤２７と、ダイパターン
１７と、サーマルビアホール１５と、パッド電極２１
と、半田バンプ３５とを経由して、液状封止樹脂型ＰＢ
ＧＡ４１の外部へアースを確保していた。
【０００６】回路基板２５は、樹脂基板１１の上下両面
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。
【０００７】樹脂基板１１の材料は、ビスマレイミド−
トリアジン系樹脂が、ソルダーレジスト２３の材料は、
アクリル系樹脂が用いられる。
トリアジン系樹脂が、ソルダーレジスト２３の材料は、
アクリル系樹脂が用いられる。
【０００８】ダイパターン１７は、回路基板２５の中央
に位置し、半導体チップ２９の電源グランドと、半導体
チップ２９の発熱を放散させる役割を兼ねている。
に位置し、半導体チップ２９の電源グランドと、半導体
チップ２９の発熱を放散させる役割を兼ねている。
【０００９】ダイパターン１７の領域内には、サーマル
ビアホール１５が複数個設けられている。このサーマル
ビアホール１５は、ダイパターン１７で受けた半導体チ
ップ２９の熱を回路基板２５の下面側へ逃がす役割と、
ダイパターン１７と回路基板２５の下面側のパッド電極
２１とを電気的に接続する役割とを兼ねている。
ビアホール１５が複数個設けられている。このサーマル
ビアホール１５は、ダイパターン１７で受けた半導体チ
ップ２９の熱を回路基板２５の下面側へ逃がす役割と、
ダイパターン１７と回路基板２５の下面側のパッド電極
２１とを電気的に接続する役割とを兼ねている。
【００１０】半導体チップ２９の電極と回路基板２５上
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が用いられる。
の接続電極１９は、ボンディングワイヤ３１で電気的に
接続されている。このときボンディングワイヤ３１は、
電気特性が良好で、かつ接続電極１９との密着性が良好
な、直径０．０３ｍｍ前後の金線が用いられる。
【００１１】接続電極１９とパッド電極２１は、スルー
ホール１３を介して、電気的に接続されている。
ホール１３を介して、電気的に接続されている。
【００１２】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のため、液状封止樹脂３３で樹脂
封止される。液状封止樹脂３３は、液体状のエポキシ系
樹脂が用いられる。
ヤ３１は、遮蔽と保護のため、液状封止樹脂３３で樹脂
封止される。液状封止樹脂３３は、液体状のエポキシ系
樹脂が用いられる。
【００１３】さらに、回路基板２５の下面側のパッド電
極２１には、半田バンプ３５を有する。半田バンプ３５
には、すずと鉛の比率が約６：４の組成の半田を用い
る。なお半田バンプ３５は、図示しない液状封止樹脂型
ＰＢＧＡ４１を実装するマザーボード基板の電極パター
ン上に実装される。よって液状封止樹脂型ＰＢＧＡ４１
とマザーボード基板が電気的に接続される。
極２１には、半田バンプ３５を有する。半田バンプ３５
には、すずと鉛の比率が約６：４の組成の半田を用い
る。なお半田バンプ３５は、図示しない液状封止樹脂型
ＰＢＧＡ４１を実装するマザーボード基板の電極パター
ン上に実装される。よって液状封止樹脂型ＰＢＧＡ４１
とマザーボード基板が電気的に接続される。
【００１４】つぎに回路基板２５の製造方法を説明す
る。図９〜図１２は、従来の回路基板２５の製造工程を
示す図である。図９〜図１１は、従来の回路基板２５の
製造工程を示す断面図であり、図１２は、従来の回路基
板２５の製造工程を示す平面図である。
る。図９〜図１２は、従来の回路基板２５の製造工程を
示す図である。図９〜図１１は、従来の回路基板２５の
製造工程を示す断面図であり、図１２は、従来の回路基
板２５の製造工程を示す平面図である。
【００１５】図９に示すように、樹脂基板１１は四角形
で板厚が０．２ｍｍ程度のビスマレイミド―トリアジン
系樹脂からなり、その上下両面に厚さ１８μｍ程度の銅
箔が設けられている。その樹脂基板１１には、複数のス
ルーホール１３と半導体チップ２９の放熱のためのサー
マルビアホール１５が、切削ドリル加工によって設けら
れる。スルーホール１３とサーマルビアホール１５との
壁面を含む基板面を洗浄した後、樹脂基板１１の全表面
には、無電解銅メッキおよび電解銅メッキにより銅メッ
キ層４５が設けられる。その銅メッキ層４５はスルーホ
ール１３とサーマルビアホール１５の内まで施される。
で板厚が０．２ｍｍ程度のビスマレイミド―トリアジン
系樹脂からなり、その上下両面に厚さ１８μｍ程度の銅
箔が設けられている。その樹脂基板１１には、複数のス
ルーホール１３と半導体チップ２９の放熱のためのサー
マルビアホール１５が、切削ドリル加工によって設けら
れる。スルーホール１３とサーマルビアホール１５との
壁面を含む基板面を洗浄した後、樹脂基板１１の全表面
には、無電解銅メッキおよび電解銅メッキにより銅メッ
キ層４５が設けられる。その銅メッキ層４５はスルーホ
ール１３とサーマルビアホール１５の内まで施される。
【００１６】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルム（図示せず）を張り付け、露光現像してエ
ッチングレジスト膜を形成させる。その後エッチング液
を樹脂基板１１の上下両面に吹き付け、エッチングレジ
スト膜のない露出した銅メッキ層を除去する。このエッ
チング後、残ったエッチングレジスト膜を除去する。こ
の工程によって、図１０および図１２に示すように、樹
脂基板１１の上面側には、半導体チップ２９を搭載する
ダイパターン１７およびワイヤーボンディング用の接続
電極１９を、下面側には半田バンプを形成するためのパ
ッド電極２１が設けられる。なお、ダイパターン１７と
パッド電極２１は、サーマルビアホール１５を介して、
また接続電極１９とパッド電極２１はスルーホール１３
を介して接続されている。
ライフィルム（図示せず）を張り付け、露光現像してエ
ッチングレジスト膜を形成させる。その後エッチング液
を樹脂基板１１の上下両面に吹き付け、エッチングレジ
スト膜のない露出した銅メッキ層を除去する。このエッ
チング後、残ったエッチングレジスト膜を除去する。こ
の工程によって、図１０および図１２に示すように、樹
脂基板１１の上面側には、半導体チップ２９を搭載する
ダイパターン１７およびワイヤーボンディング用の接続
電極１９を、下面側には半田バンプを形成するためのパ
ッド電極２１が設けられる。なお、ダイパターン１７と
パッド電極２１は、サーマルビアホール１５を介して、
また接続電極１９とパッド電極２１はスルーホール１３
を介して接続されている。
【００１７】さらに、樹脂基板１１の銅メッキ層４５の
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイパタ
ーン１７と、接続電極１９と、パッド電極２１には、ソ
ルダーレジスト２３の開口部を設ける。
両面にメッキレジストをラミネートし、露光現像を行う
ことによって、ソルダーレジスト２３を設け、ダイパタ
ーン１７と、接続電極１９と、パッド電極２１には、ソ
ルダーレジスト２３の開口部を設ける。
【００１８】つぎに図１１に示すように、樹脂基板１１
の上下両面のソルダーレジスト２３から露出している電
極の銅メッキ層４５の表面に、２〜５μｍ程度のニッケ
ルメッキ層４７を設ける。
の上下両面のソルダーレジスト２３から露出している電
極の銅メッキ層４５の表面に、２〜５μｍ程度のニッケ
ルメッキ層４７を設ける。
【００１９】最後にニッケルメッキ層４７の上にボンデ
ィングワイヤーと導通性の優れた厚さ０．３μｍ〜０．
７μｍ程度の金メッキ層４９を設ける。これで図１２に
示すように、回路基板２５が完成される。
ィングワイヤーと導通性の優れた厚さ０．３μｍ〜０．
７μｍ程度の金メッキ層４９を設ける。これで図１２に
示すように、回路基板２５が完成される。
【００２０】つぎに液状封止樹脂型ＰＢＧＡ４１の製造
方法を、図７と図８とを使用して説明する。
方法を、図７と図８とを使用して説明する。
【００２１】はじめに回路基板２５の外周部にダム３７
を設ける。ダム３７は、シリコーンを基板外周に塗布
し、このシリコーンが硬化するまで乾燥させる。
を設ける。ダム３７は、シリコーンを基板外周に塗布
し、このシリコーンが硬化するまで乾燥させる。
【００２２】回路基板２５のダイパターン１７の上に、
接着剤２７を塗布し、その上に半導体チップ２９をの
せ、接着剤２７が硬化するまで乾燥させる。これで半導
体チップ２９は、回路基板２５上に固定される。
接着剤２７を塗布し、その上に半導体チップ２９をの
せ、接着剤２７が硬化するまで乾燥させる。これで半導
体チップ２９は、回路基板２５上に固定される。
【００２３】つぎに半導体チップ２９の電極と、回路基
板２５上の接続電極１９をボンディングワイヤ３１で電
気的に接続する。
板２５上の接続電極１９をボンディングワイヤ３１で電
気的に接続する。
【００２４】つぎに半導体チップ２９およびボンディン
グワイヤ３１は、液状封止樹脂３３で、封止される。
グワイヤ３１は、液状封止樹脂３３で、封止される。
【００２５】つぎに回路基板２５の下面側のパッド電極
２１に、直径０．６ｍｍから０．８ｍｍの半田ボールを
供給し、加熱炉で加熱することによって、半田バンプ３
５が設けられる。これで液状封止樹脂型ＰＢＧＡ４１が
完成する。
２１に、直径０．６ｍｍから０．８ｍｍの半田ボールを
供給し、加熱炉で加熱することによって、半田バンプ３
５が設けられる。これで液状封止樹脂型ＰＢＧＡ４１が
完成する。
【００２６】
【発明が解決しようとする課題】液状封止樹脂型ＰＢＧ
Ａ４１は、表面実装可能で半田バンプ３５のピッチを微
細化せずに多ピンに対応でき、一括加熱による実装のた
め、高歩留まりであるという利点がある。
Ａ４１は、表面実装可能で半田バンプ３５のピッチを微
細化せずに多ピンに対応でき、一括加熱による実装のた
め、高歩留まりであるという利点がある。
【００２７】しかしながら、前述した液状封止樹脂型Ｐ
ＢＧＡ４１には以下に記載するような問題点がある。
ＢＧＡ４１には以下に記載するような問題点がある。
【００２８】液状封止型ＰＢＧＡ４１は、マザーボード
基板に実装するために、加熱炉で加熱される。
基板に実装するために、加熱炉で加熱される。
【００２９】この液状封止樹脂型ＰＢＧＡ４１を構成す
る液状封止樹脂３３、半導体チップ２９、接着剤２７
と、回路基板２５を構成する樹脂基板１１、ソルダーレ
ジスト２３とではそれぞれ線膨張係数が異なる。その線
膨張係数は、最大のものと最小のものとでは、１けた異
なる。
る液状封止樹脂３３、半導体チップ２９、接着剤２７
と、回路基板２５を構成する樹脂基板１１、ソルダーレ
ジスト２３とではそれぞれ線膨張係数が異なる。その線
膨張係数は、最大のものと最小のものとでは、１けた異
なる。
【００３０】このため液状封止材樹脂型ＰＢＧＡ４１は
加熱すると、各材料の収縮によって液状封止樹脂型ＰＢ
ＧＡ４１の内部に歪みを生じる。
加熱すると、各材料の収縮によって液状封止樹脂型ＰＢ
ＧＡ４１の内部に歪みを生じる。
【００３１】とくに半導体チップ２９は、上面側に液状
封止樹脂３３が、下面側には接着剤２７と、異なった材
料が配置され、加熱時の歪みも大きくなり、この歪みが
原因で液状封止樹脂３３と半導体チップ２９の界面に、
または半導体チップ２９と接着剤２７の界面に剥離が生
じる。
封止樹脂３３が、下面側には接着剤２７と、異なった材
料が配置され、加熱時の歪みも大きくなり、この歪みが
原因で液状封止樹脂３３と半導体チップ２９の界面に、
または半導体チップ２９と接着剤２７の界面に剥離が生
じる。
【００３２】この剥離により、ボンディングワイヤ３１
の切れや、半導体チップ２９とダイパターン１７との導
通不良を発生し、半導体装置の信頼性を損なってきた。
の切れや、半導体チップ２９とダイパターン１７との導
通不良を発生し、半導体装置の信頼性を損なってきた。
【００３３】〔発明の目的〕本発明の目的は、上記の課
題を解決して、液状封止樹脂型ＰＢＧＡが加熱炉で加熱
しても、半導体チップの上下面で剥離せず、信頼性の高
い半導体装置を提供することである。
題を解決して、液状封止樹脂型ＰＢＧＡが加熱炉で加熱
しても、半導体チップの上下面で剥離せず、信頼性の高
い半導体装置を提供することである。
【００３４】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、下記記載の構成を採
用する。
に、本発明における半導体装置は、下記記載の構成を採
用する。
【００３５】本発明の半導体装置においては、回路基板
と半導体チップを備える液状封止樹脂型プラスチック・
ボールグリッドアレイであって、半導体チップは回路基
板の一方の面に搭載し、回路基板の一方の面に半導体チ
ップを搭載するためのダイパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、回路基板の外周部には、液状封止樹脂の
流れ落ちを防ぐためのダムを有し、半導体チップを回路
基板に固定するための材料と、半導体チップとボンディ
ングワイヤとを被覆するように設ける封止樹脂が同一材
料の液状封止樹脂であることを特徴とするものである。
と半導体チップを備える液状封止樹脂型プラスチック・
ボールグリッドアレイであって、半導体チップは回路基
板の一方の面に搭載し、回路基板の一方の面に半導体チ
ップを搭載するためのダイパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールを有し、回路基板の外周部には、液状封止樹脂の
流れ落ちを防ぐためのダムを有し、半導体チップを回路
基板に固定するための材料と、半導体チップとボンディ
ングワイヤとを被覆するように設ける封止樹脂が同一材
料の液状封止樹脂であることを特徴とするものである。
【００３６】本発明の半導体装置においては、回路基板
と半導体チップを備える液状封止樹脂型プラスチック・
ボールグリッドアレイであって、半導体チップは回路基
板の一方の面に搭載し、回路基板の一方の面に半導体チ
ップを搭載するためのダイパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、回
路基板の外周部には液状封止樹脂の流れ落ちを防ぐため
のダムを有し、半導体チップを回路基板に固定するため
の材料と、半導体チップとボンディングワイヤとを被覆
するように設ける封止樹脂が同一材料の液状封止樹脂で
あることを特徴とするものである。
と半導体チップを備える液状封止樹脂型プラスチック・
ボールグリッドアレイであって、半導体チップは回路基
板の一方の面に搭載し、回路基板の一方の面に半導体チ
ップを搭載するためのダイパターンと、半導体チップの
電極とボンディングワイヤで接続する接続電極とを有
し、回路基板の他方の面にマザーボードと接続するため
の半田バンプを設けるパッド電極を有し、回路基板は接
続電極とパッド電極とを電気的に接続するためのスルー
ホールと、半導体チップの搭載面内に設け半導体チップ
の発熱を放散するためのサーマルビアホールを有し、回
路基板の外周部には液状封止樹脂の流れ落ちを防ぐため
のダムを有し、半導体チップを回路基板に固定するため
の材料と、半導体チップとボンディングワイヤとを被覆
するように設ける封止樹脂が同一材料の液状封止樹脂で
あることを特徴とするものである。
【００３７】〔作用〕本発明の半導体装置において、半
導体チップを回路基板に固定する材料が、半導体チップ
とボンディングワイヤとを被覆する液状封止樹脂と同一
材料の液状封止樹脂である。
導体チップを回路基板に固定する材料が、半導体チップ
とボンディングワイヤとを被覆する液状封止樹脂と同一
材料の液状封止樹脂である。
【００３８】液状封止樹脂型ＰＢＧＡは加熱すると、各
材料の収縮によって液状封止樹脂型ＰＢＧＡの内部に歪
みを生じる。
材料の収縮によって液状封止樹脂型ＰＢＧＡの内部に歪
みを生じる。
【００３９】とくに半導体チップは、上面側に液状封止
樹脂が、下面側には接着剤と、異なった材料が配置さ
れ、加熱時の歪みも大きくなり、この歪みが原因で液状
封止樹脂と半導体チップとの界面に、または半導体チッ
プと接着剤との界面に剥離が生じる。
樹脂が、下面側には接着剤と、異なった材料が配置さ
れ、加熱時の歪みも大きくなり、この歪みが原因で液状
封止樹脂と半導体チップとの界面に、または半導体チッ
プと接着剤との界面に剥離が生じる。
【００４０】そこで、半導体チップを、液状封止樹脂と
同一材料の液状封止樹脂で回路基板上に固定する。
同一材料の液状封止樹脂で回路基板上に固定する。
【００４１】半導体チップの周囲を同一部材で被覆する
ことにより、半導体チップが受ける歪みが均一化され
る。
ことにより、半導体チップが受ける歪みが均一化され
る。
【００４２】半導体チップが液状封止樹脂と同一材料の
液状封止樹脂で回路基板上に固定されることにより、液
状封止樹脂型ＰＢＧＡが加熱されても、液状封止樹脂と
半導体チップの界面に、または半導体チップと接着剤
（ここでは液状封止樹脂）の界面に剥離を発生すること
はない。
液状封止樹脂で回路基板上に固定されることにより、液
状封止樹脂型ＰＢＧＡが加熱されても、液状封止樹脂と
半導体チップの界面に、または半導体チップと接着剤
（ここでは液状封止樹脂）の界面に剥離を発生すること
はない。
【００４３】
【発明の実施の形態】以下、図面を用いて本発明の半導
体装置における液状封止樹脂型ＰＢＧＡを実施するため
の最適な形態について説明する。図１は、本発明の実施
形態における液状封止樹脂型ＰＢＧＡの断面図である。
図２は、本発明の実施形態における液状封止樹脂型ＰＢ
ＧＡの平面図である。図１および図２を用いて、本発明
の液状封止樹脂型ＰＢＧＡの構造について説明する。図
において、従来技術と同一部材は同一符号で示す。
体装置における液状封止樹脂型ＰＢＧＡを実施するため
の最適な形態について説明する。図１は、本発明の実施
形態における液状封止樹脂型ＰＢＧＡの断面図である。
図２は、本発明の実施形態における液状封止樹脂型ＰＢ
ＧＡの平面図である。図１および図２を用いて、本発明
の液状封止樹脂型ＰＢＧＡの構造について説明する。図
において、従来技術と同一部材は同一符号で示す。
【００４４】液状封止樹脂型ＰＢＧＡ４１は、回路基板
２５と、半導体チップ２９と、第１の液状封止樹脂３３
ａとを有する。
２５と、半導体チップ２９と、第１の液状封止樹脂３３
ａとを有する。
【００４５】回路基板２５の外周部にダム３７を有す
る。このダム３７は、液状封止樹脂型ＰＢＧＡ４１を製
造中、第１の液状封止樹脂３３ａが完全硬化する前に回
路基板２５の外へ流れ出ることを防止する役割がある。
このダム３７に用いる材料は、シリコーンが用いられ
る。
る。このダム３７は、液状封止樹脂型ＰＢＧＡ４１を製
造中、第１の液状封止樹脂３３ａが完全硬化する前に回
路基板２５の外へ流れ出ることを防止する役割がある。
このダム３７に用いる材料は、シリコーンが用いられ
る。
【００４６】半導体チップ２９は、回路基板２５上面の
中央に配置されているダイパターン１７の上に、第２の
液状封止樹脂３３ｂを用いて固定されている。この半導
体チップ２９を固定するための第２の液状封止樹脂３３
ｂの層厚は、６０μｍである。
中央に配置されているダイパターン１７の上に、第２の
液状封止樹脂３３ｂを用いて固定されている。この半導
体チップ２９を固定するための第２の液状封止樹脂３３
ｂの層厚は、６０μｍである。
【００４７】ここで第１の液状封止樹脂と、第２の液状
封止樹脂は、同一材料である。この液状封止樹脂は、絶
縁性で、フィラーにシリカを使用した液状熱硬化性のエ
ポキシ系樹脂である。
封止樹脂は、同一材料である。この液状封止樹脂は、絶
縁性で、フィラーにシリカを使用した液状熱硬化性のエ
ポキシ系樹脂である。
【００４８】回路基板２５は、樹脂基板１１の上下両面
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。このパターンのうち、ダイパターン
１７と、接続電極１９と、パッド電極２１の部分は、ソ
ルダーレジスト２３が開口している。このためダイパタ
ーン１７と、接続電極１９と、パッド電極２１は、ソル
ダーレジスト２３より露出している。これらの膜構成
は、１８μｍの銅箔上に５μｍから１５μｍのニッケル
メッキ層を有し、さらにその上に０．３μｍから０．７
μｍの金メッキ層を有する。
に厚さ１８μｍの銅箔をエッチングして形成されたパタ
ーンを有し、そのパターンがソルダーレジスト２３によ
って覆われている。このパターンのうち、ダイパターン
１７と、接続電極１９と、パッド電極２１の部分は、ソ
ルダーレジスト２３が開口している。このためダイパタ
ーン１７と、接続電極１９と、パッド電極２１は、ソル
ダーレジスト２３より露出している。これらの膜構成
は、１８μｍの銅箔上に５μｍから１５μｍのニッケル
メッキ層を有し、さらにその上に０．３μｍから０．７
μｍの金メッキ層を有する。
【００４９】樹脂基板１１には、板厚０．２ｍｍから
０．４ｍｍのビスマレイミド―トリアジン系樹脂が用い
られる。またソルダーレジスト２３には、膜厚７５μｍ
のアクリル系樹脂が用いられる。
０．４ｍｍのビスマレイミド―トリアジン系樹脂が用い
られる。またソルダーレジスト２３には、膜厚７５μｍ
のアクリル系樹脂が用いられる。
【００５０】ダイパターン１７は、回路基板２５の中央
に位置し、半導体チップ２９の発熱を放散させる役割を
果たしている。
に位置し、半導体チップ２９の発熱を放散させる役割を
果たしている。
【００５１】半導体チップ２９で発生した熱は、第２の
液状封止樹脂３３ｂを経由して、ダイパターン１７で放
散される。
液状封止樹脂３３ｂを経由して、ダイパターン１７で放
散される。
【００５２】ここで用いられる第２の液状封止樹脂３３
ｂは、熱伝導係数が導電性接着剤とほぼ等しいため、放
熱効率が劣ることはない。
ｂは、熱伝導係数が導電性接着剤とほぼ等しいため、放
熱効率が劣ることはない。
【００５３】さらに、半導体チップ２９の接続電極１９
より、ボンディングワイヤ３１と、回路基板２５上の回
路パターンと、スルーホル１３と、パッド電極２１と、
半田バンプ３５を経由して、液状封止樹脂型ＰＢＧＡ４
１の外部へアースが確保されているので、必ずしも導電
性接着剤を用いる必要性はない。また電気的特性上の問
題もない。
より、ボンディングワイヤ３１と、回路基板２５上の回
路パターンと、スルーホル１３と、パッド電極２１と、
半田バンプ３５を経由して、液状封止樹脂型ＰＢＧＡ４
１の外部へアースが確保されているので、必ずしも導電
性接着剤を用いる必要性はない。また電気的特性上の問
題もない。
【００５４】ダイパターン１７の表面は、金メッキ処理
が施されている。金メッキが施されている理由は、腐食
防止のためで、さらには電気特性が優れているためであ
る。
が施されている。金メッキが施されている理由は、腐食
防止のためで、さらには電気特性が優れているためであ
る。
【００５５】ダイパターン１７の表面に金メッキ処理が
施されていると、ダイパターン１７と第２の液状封止樹
脂３３ｂとの密着力が小さくなる。これは金が、不活性
金属であるため、第２の液状封止樹脂３３ｂとの反応が
乏しいためである。
施されていると、ダイパターン１７と第２の液状封止樹
脂３３ｂとの密着力が小さくなる。これは金が、不活性
金属であるため、第２の液状封止樹脂３３ｂとの反応が
乏しいためである。
【００５６】ダイパターン１７は、図２に示すような形
状で設ける。これは、ダイパターン１７と第２の液状封
止樹脂３３ｂとの密着強度を高めるために、ダイパター
ン１７の面積を減少させ、第２の液状封止樹脂３３ｂと
樹脂基板１１の接触面積を大きくするためである。
状で設ける。これは、ダイパターン１７と第２の液状封
止樹脂３３ｂとの密着強度を高めるために、ダイパター
ン１７の面積を減少させ、第２の液状封止樹脂３３ｂと
樹脂基板１１の接触面積を大きくするためである。
【００５７】ダイパターン１７の領域内には、直径０．
３ｍｍのサーマルビアホール１５が複数個設けられてい
る。サーマルビアホール１５内は、銅メッキが施され、
回路基板２５の上下面が電気的に接続されている。サー
マルビアホール１５は、ダイパターン１７で受けた半導
体チップ２９の熱を回路基板２５の下面側へ逃がす役割
と、ダイパターン１７と回路基板２５の下面側のパット
電極２１とを電気的に接続する役割とを兼ねている。
３ｍｍのサーマルビアホール１５が複数個設けられてい
る。サーマルビアホール１５内は、銅メッキが施され、
回路基板２５の上下面が電気的に接続されている。サー
マルビアホール１５は、ダイパターン１７で受けた半導
体チップ２９の熱を回路基板２５の下面側へ逃がす役割
と、ダイパターン１７と回路基板２５の下面側のパット
電極２１とを電気的に接続する役割とを兼ねている。
【００５８】サーマルビアホール１５は、半導体チップ
２９の放熱効率を高めるため、半導体チップ２９の搭載
した面内に設けることが望ましい。
２９の放熱効率を高めるため、半導体チップ２９の搭載
した面内に設けることが望ましい。
【００５９】しかし、ダイパターン１７を回路パターン
と、スルーホール１３と、パッド電極１０によって、半
田バンプ３５と接続できれば、サーマルビアホール１５
を設けたときと同様の放熱効果が得られるため、サーマ
ルビアホールはなくても問題ない。
と、スルーホール１３と、パッド電極１０によって、半
田バンプ３５と接続できれば、サーマルビアホール１５
を設けたときと同様の放熱効果が得られるため、サーマ
ルビアホールはなくても問題ない。
【００６０】半導体チップ２９の電極と回路基板２５上
の接続電極１９とは、ボンディングワイヤ３１で電気的
に接続されている。この時ボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
の接続電極１９とは、ボンディングワイヤ３１で電気的
に接続されている。この時ボンディングワイヤ３１は、
直径０．０３ｍｍ前後の金線が用いられる。金線が用い
られる理由は、金は展延性が大きくて断線しにくく、不
活性で安定しているため、腐食しない。さらに、大気中
でも酸化することなく容易に真球ができるため、生産性
に優れているからである。
【００６１】接続電極１９とパッド電極２１は、直径
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
０．３ｍｍのスルーホール１３を介して、電気的に接続
されている。
【００６２】スルーホール１３は、接続電極１９よりパ
ターンが引き回され、回路基板２５の外周に位置してい
る。
ターンが引き回され、回路基板２５の外周に位置してい
る。
【００６３】スルーホール１３内は、銅メッキが施さ
れ、スルーホール１３の上下面が電気的に接続されてい
る。
れ、スルーホール１３の上下面が電気的に接続されてい
る。
【００６４】半導体チップ２９およびボンディングワイ
ヤ３１は、遮蔽と保護のため、第１の液状封止樹脂３３
ａで樹脂封止される。
ヤ３１は、遮蔽と保護のため、第１の液状封止樹脂３３
ａで樹脂封止される。
【００６５】さらに、回路基板２５の下面側のパッド電
極２１には、半田バンプ３５を有する。半田バンプ３５
は、半導体チップ２９の電極がボンディングワイヤ３１
と、接続電極１９と、スルーホール１３と、パッド電極
２１を通して、液状封止樹脂型ＰＢＧＡ４１の外側に出
た接続端子である。半田バンプ３５には、すずと鉛の比
率が約６：４の組成の半田を用いる。なお半田バンプ３
５は、図示しない液状封止樹脂型ＰＢＧＡ４１を実装す
るマザーボード基板の電極パターン上に実装される。よ
って液状封止樹脂型ＰＢＧＡとマザーボード基板が電気
的に接続される。
極２１には、半田バンプ３５を有する。半田バンプ３５
は、半導体チップ２９の電極がボンディングワイヤ３１
と、接続電極１９と、スルーホール１３と、パッド電極
２１を通して、液状封止樹脂型ＰＢＧＡ４１の外側に出
た接続端子である。半田バンプ３５には、すずと鉛の比
率が約６：４の組成の半田を用いる。なお半田バンプ３
５は、図示しない液状封止樹脂型ＰＢＧＡ４１を実装す
るマザーボード基板の電極パターン上に実装される。よ
って液状封止樹脂型ＰＢＧＡとマザーボード基板が電気
的に接続される。
【００６６】本発明において、半導体チップ２９を回路
基板２５に固定する材料が、半導体チップ２９とボンデ
ィングワイヤ３１とを被覆する液状封止樹脂３３ａと同
一材料の液状封止樹脂である。
基板２５に固定する材料が、半導体チップ２９とボンデ
ィングワイヤ３１とを被覆する液状封止樹脂３３ａと同
一材料の液状封止樹脂である。
【００６７】液状封止材型ＰＢＧＡ４１は加熱すると、
各材料の収縮によって液状封止材型ＰＢＧＡ４１の内部
に歪みを生じる。
各材料の収縮によって液状封止材型ＰＢＧＡ４１の内部
に歪みを生じる。
【００６８】とくに半導体チップ２９は、上面側に液状
封止樹脂３３が、下面側には接着剤２７と、異なった材
料が配置され、加熱時の歪みも大きくなり、この歪みが
原因で液状封止樹脂３３と、半導体チップ２９の界面
に、または半導体チップ２９と接着剤２７の界面に剥離
が生じる。
封止樹脂３３が、下面側には接着剤２７と、異なった材
料が配置され、加熱時の歪みも大きくなり、この歪みが
原因で液状封止樹脂３３と、半導体チップ２９の界面
に、または半導体チップ２９と接着剤２７の界面に剥離
が生じる。
【００６９】そこで半導体チップ２９を第１の液状封止
樹脂３３ａと同一材料の液状封止樹脂で回路基板２５上
に固定する。
樹脂３３ａと同一材料の液状封止樹脂で回路基板２５上
に固定する。
【００７０】半導体チップ２９の周囲を同一部材の液状
封止樹脂で被覆することにより、半導体チップ２９が受
ける歪みが均一化される。
封止樹脂で被覆することにより、半導体チップ２９が受
ける歪みが均一化される。
【００７１】半導体チップ２９が第１の液状封止樹脂３
３ａと同一材料の液状封止樹脂で回路基板２５上に固定
されることによって、液状封止型ＰＢＧＡ４１が加熱さ
れても、第１の液状封止樹脂３３ａと半導体チップ２９
の界面に、または半導体チップ２９と第２の液状封止樹
脂３３ｂの界面に剥離を発生することはない。
３ａと同一材料の液状封止樹脂で回路基板２５上に固定
されることによって、液状封止型ＰＢＧＡ４１が加熱さ
れても、第１の液状封止樹脂３３ａと半導体チップ２９
の界面に、または半導体チップ２９と第２の液状封止樹
脂３３ｂの界面に剥離を発生することはない。
【００７２】つぎに本発明の液状封止樹脂型ＰＢＧＡ４
１における回路基板２５の製造方法を簡単に説明する。
図３〜図６は、本発明の液状封止樹脂型ＰＢＧＡ４１に
おける回路基板２５の製造工程を示す図である。図３〜
図５は、本発明の液状封止樹脂型ＰＢＧＡ４１における
回路基板２５の製造工程を示す断面図である。そして図
６は、本発明の液状封止樹脂型ＰＢＧＡ４１における回
路基板２５の製造工程を示す平面図である。図３〜図６
を用いて、回路基板２５の製造方法について説明する。
１における回路基板２５の製造方法を簡単に説明する。
図３〜図６は、本発明の液状封止樹脂型ＰＢＧＡ４１に
おける回路基板２５の製造工程を示す図である。図３〜
図５は、本発明の液状封止樹脂型ＰＢＧＡ４１における
回路基板２５の製造工程を示す断面図である。そして図
６は、本発明の液状封止樹脂型ＰＢＧＡ４１における回
路基板２５の製造工程を示す平面図である。図３〜図６
を用いて、回路基板２５の製造方法について説明する。
【００７３】樹脂基板１１は四角形で板厚が０．２ｍｍ
から０．４ｍｍのビスマレイミド―トリアジン系樹脂よ
りなり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。この樹脂基板１１には、三菱瓦斯化学株式会社の商
品名 ＣＣＬ−８３２（ＢＴレジン）が、用いられる。
から０．４ｍｍのビスマレイミド―トリアジン系樹脂よ
りなり、その上下両面に厚さ１８μｍ程度の銅箔を有す
る。この樹脂基板１１には、三菱瓦斯化学株式会社の商
品名 ＣＣＬ−８３２（ＢＴレジン）が、用いられる。
【００７４】図３に示すように、樹脂基板１１には複数
個のスルーホール１３とサーマルビアホール１５が、切
削ドリル加工により設けられる。
個のスルーホール１３とサーマルビアホール１５が、切
削ドリル加工により設けられる。
【００７５】スルーホール１３とサーマルビアホール１
５の壁面を含む基板面を洗浄後、樹脂基板１１の全表面
には、無電解銅メッキおよび電解銅メッキにより厚さ１
２〜２２μｍの銅メッキ層４５を設ける。銅メッキ層４
５は、スルーホール１３とサーマルビアホール１５の開
口内面にも形成される。この時のメッキ条件は、電流密
度が５７．８Ａ／ｄｍ2 である。
５の壁面を含む基板面を洗浄後、樹脂基板１１の全表面
には、無電解銅メッキおよび電解銅メッキにより厚さ１
２〜２２μｍの銅メッキ層４５を設ける。銅メッキ層４
５は、スルーホール１３とサーマルビアホール１５の開
口内面にも形成される。この時のメッキ条件は、電流密
度が５７．８Ａ／ｄｍ2 である。
【００７６】つぎに樹脂基板１１の上下両面に感光性ド
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイパターン１
７およびワイヤーボンディング用の接続電極１９を、下
面側には半田バンプを形成するためのパット電極２１が
形成される。なおダイパターン１７とパッド電極２１
は、サーマルビアホール１５の開口面内の銅メッキ層４
５を介して、また接続電極１９とパット電極２１はスル
ーホール１３の開口面内の銅メッキ層４５を介して接続
されている。
ライフィルムを張り付け、露光現像してエッチングレジ
スト膜を形成させる。その後、一般的なエッチング液で
ある塩化第二銅を樹脂基板１１の上下両面に吹き付け、
エッチングレジスト膜のない露出した銅メッキ層を除去
する。この工程によって、図４に示すように、樹脂基板
１１の上面側には、半導体チップ２９のダイパターン１
７およびワイヤーボンディング用の接続電極１９を、下
面側には半田バンプを形成するためのパット電極２１が
形成される。なおダイパターン１７とパッド電極２１
は、サーマルビアホール１５の開口面内の銅メッキ層４
５を介して、また接続電極１９とパット電極２１はスル
ーホール１３の開口面内の銅メッキ層４５を介して接続
されている。
【００７７】さらに樹脂基板１１の銅メッキ層４５の両
面にメッキレジストをラミネート法によって形成し、露
光現像を行うことによって、ソルダーレジスト２３を設
け、ダイパターン１７、接続電極１９、パット電極２１
には、図６に示すようにソルダーレジスト２３の開口部
を設ける。このソルダーレジスト２３には、日立化成工
業株式会社の商品名 ＳＲ２３００Ｇが用いられる。
面にメッキレジストをラミネート法によって形成し、露
光現像を行うことによって、ソルダーレジスト２３を設
け、ダイパターン１７、接続電極１９、パット電極２１
には、図６に示すようにソルダーレジスト２３の開口部
を設ける。このソルダーレジスト２３には、日立化成工
業株式会社の商品名 ＳＲ２３００Ｇが用いられる。
【００７８】つぎに図５に示すように樹脂基板１１の上
下両面の露出している電極の銅メッキ層４５の表面に、
厚さ５〜１５μｍ程度のニッケルメッキ層４７を設け
る。このときのメッキ条件は、電流密度が１．０Ａ／ｄ
ｍ2 である。
下両面の露出している電極の銅メッキ層４５の表面に、
厚さ５〜１５μｍ程度のニッケルメッキ層４７を設け
る。このときのメッキ条件は、電流密度が１．０Ａ／ｄ
ｍ2 である。
【００７９】最後に図５に示すように、ニッケルメッキ
層４７の上にボンディングワイヤーと導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。このときのメッキ条件は、電流密度が０．１６Ａ／
ｄｍ2 である。
層４７の上にボンディングワイヤーと導通性の優れた厚
さ０．３μｍ〜０．７μｍ程度の金メッキ層４９を設け
る。このときのメッキ条件は、電流密度が０．１６Ａ／
ｄｍ2 である。
【００８０】これで図６に示すように、本発明の液状封
止樹脂型ＰＢＧＡ４１における回路基板２５が、完成さ
れる。
止樹脂型ＰＢＧＡ４１における回路基板２５が、完成さ
れる。
【００８１】つぎに本発明における液状封止樹脂型ＰＢ
ＧＡ４１の製造方法を、図１と図２を用いて説明する。
ＧＡ４１の製造方法を、図１と図２を用いて説明する。
【００８２】回路基板２５の外周にダム３７の材料であ
るシリコーンをディスペンスで塗布し、１５０℃で６０
分乾燥させ、シリコーンを完全硬化させ、ダム３７が完
成する。このシリコーンは、信越化学工業株式会社の商
品名 Ｘ−３２−４４１−２（信越シリコーン）が用い
られる。
るシリコーンをディスペンスで塗布し、１５０℃で６０
分乾燥させ、シリコーンを完全硬化させ、ダム３７が完
成する。このシリコーンは、信越化学工業株式会社の商
品名 Ｘ−３２−４４１−２（信越シリコーン）が用い
られる。
【００８３】回路基板２５のダイパターン１７の上に、
第２の液状封止樹脂３３ｂをディスペンスで塗布し、そ
の上に半導体チップ２９をのせ、１００℃で１８０分乾
燥させ、さらに１６０℃で６０分乾燥させる。２段乾燥
させることによって、液状封止樹脂の硬化時における変
形量を小さくし、半導体チップ２９の反りを小さくす
る。これで第２の液状封止樹脂３３ｂが完全に硬化し、
半導体チップ２９は、回路基板２５上に固定される。こ
の第２の液状封止樹脂３３ｂは、ハイソール株式会社の
商品名 ＣＢ０１１Ｒ（半導体液状封止材）が用いられ
る。
第２の液状封止樹脂３３ｂをディスペンスで塗布し、そ
の上に半導体チップ２９をのせ、１００℃で１８０分乾
燥させ、さらに１６０℃で６０分乾燥させる。２段乾燥
させることによって、液状封止樹脂の硬化時における変
形量を小さくし、半導体チップ２９の反りを小さくす
る。これで第２の液状封止樹脂３３ｂが完全に硬化し、
半導体チップ２９は、回路基板２５上に固定される。こ
の第２の液状封止樹脂３３ｂは、ハイソール株式会社の
商品名 ＣＢ０１１Ｒ（半導体液状封止材）が用いられ
る。
【００８４】つぎに半導体チップ２９上面の電極と、回
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続によって、半導体チップ２９と回
路基板２５が、電気的に接続される。
路基板２５上の接続電極１９をボンディングワイヤ３１
で接続する。この接続によって、半導体チップ２９と回
路基板２５が、電気的に接続される。
【００８５】つぎに半導体チップ２９およびボンディン
グワイヤ３１は、第１の液状封止樹脂３３ａで封止され
る。第１の液状封止樹脂３３ａの供給は、ディスペンス
で行う。これを１００℃で１８０分乾燥させ、さらに１
６０℃で６０分乾燥させる。２段乾燥させることによっ
て、液状封止樹脂の硬化時における変形量を小さくし、
完成後の液状封止型ＰＢＧＡ４１全体の反りを小さくす
る。この第１の液状封止樹脂３３ａは、半導体チップ２
９を固定するための第２の液状封止樹脂３３ｂと同一の
ハイソール株式会社の商品名 ＣＢ０１１Ｒ（半導体液
状封止材）が用いられる。
グワイヤ３１は、第１の液状封止樹脂３３ａで封止され
る。第１の液状封止樹脂３３ａの供給は、ディスペンス
で行う。これを１００℃で１８０分乾燥させ、さらに１
６０℃で６０分乾燥させる。２段乾燥させることによっ
て、液状封止樹脂の硬化時における変形量を小さくし、
完成後の液状封止型ＰＢＧＡ４１全体の反りを小さくす
る。この第１の液状封止樹脂３３ａは、半導体チップ２
９を固定するための第２の液状封止樹脂３３ｂと同一の
ハイソール株式会社の商品名 ＣＢ０１１Ｒ（半導体液
状封止材）が用いられる。
【００８６】つぎに回路基板２５の下面側に半田バンプ
３５を設ける。回路基板２５の下面側のパット電極２１
上に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパット電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後、加熱炉で、約２２０〜
２３０℃の温度で加熱することにより、半田ボールがパ
ット電極２１上に接合され、半田バンプ３５が設けられ
る。このときフラックス液は、ロジン系の材料を用い、
半田ボールはすずと鉛が約６：４の組成の半田を使用す
る。
３５を設ける。回路基板２５の下面側のパット電極２１
上に、半田ぬれ性を良くするためにフラックス液を塗布
し、そのパット電極２１上に直径０．６〜０．８ｍｍの
半田ボールを供給する。その後、加熱炉で、約２２０〜
２３０℃の温度で加熱することにより、半田ボールがパ
ット電極２１上に接合され、半田バンプ３５が設けられ
る。このときフラックス液は、ロジン系の材料を用い、
半田ボールはすずと鉛が約６：４の組成の半田を使用す
る。
【００８７】最後に回路基板２５の下面側に残ったフラ
ックス液を、アルコール系の洗浄液で洗浄し、液状封止
樹脂型ＰＢＧＡ４１が完成する。
ックス液を、アルコール系の洗浄液で洗浄し、液状封止
樹脂型ＰＢＧＡ４１が完成する。
【００８８】
【発明の効果】以上の説明で明らかなように、本発明に
おいては、半導体チップを回路基板に固定する材料が、
半導体チップとボンディングワイヤとを被覆する液状封
止樹脂と同一材料の液状封止樹脂である。
おいては、半導体チップを回路基板に固定する材料が、
半導体チップとボンディングワイヤとを被覆する液状封
止樹脂と同一材料の液状封止樹脂である。
【００８９】したがって、従来の半導体装置と異なり、
液状封止樹脂型ＰＢＧＡが加熱されても、液状封止樹脂
と半導体チップの界面で、または半導体チップと接着剤
（ここでは液状封止樹脂）の界面で剥離することなく、
信頼性の高い半導体装置が得られる。
液状封止樹脂型ＰＢＧＡが加熱されても、液状封止樹脂
と半導体チップの界面で、または半導体チップと接着剤
（ここでは液状封止樹脂）の界面で剥離することなく、
信頼性の高い半導体装置が得られる。
【図１】本発明の実施形態における半導体装置を示す断
面図である。
面図である。
【図２】本発明の実施形態における半導体装置を示す平
面図である。
面図である。
【図３】本発明の実施形態における半導体装置の回路基
板構造を得るための製造工程を示す断面図である。
板構造を得るための製造工程を示す断面図である。
【図４】本発明の実施形態における半導体装置の回路基
板構造を得るための製造工程を示す断面図である。
板構造を得るための製造工程を示す断面図である。
【図５】本発明の実施形態における半導体装置の回路基
板構造を得るための製造工程を示す断面図である。
板構造を得るための製造工程を示す断面図である。
【図６】本発明の実施形態における半導体装置の回路基
板構造を得るための製造工程を示す平面図である。
板構造を得るための製造工程を示す平面図である。
【図７】従来技術における半導体装置を示す断面図であ
る。
る。
【図８】従来技術における半導体装置を示す平面図であ
る。
る。
【図９】従来技術における半導体装置の回路基板構造を
得るための製造工程を示す断面図である。
得るための製造工程を示す断面図である。
【図１０】従来技術における半導体装置の回路基板構造
を得るための製造工程を示す断面図である。
を得るための製造工程を示す断面図である。
【図１１】従来技術における半導体装置の回路基板構造
を得るための製造工程を示す断面図である。
を得るための製造工程を示す断面図である。
【図１２】従来技術における半導体装置の回路基板構造
を得るための製造工程を示す平面図である。
を得るための製造工程を示す平面図である。
２５ 回路基板 ２９ 半導体チップ ３３ａ 液状封止樹脂 ３３ｂ 液状封止樹脂 ４１ 液状封止樹脂型ＰＢＧＡ
Claims (2)
- 【請求項１】 回路基板と半導体チップを備える液状封
止樹脂型プラスチック・ボールグリッドアレイであっ
て、 半導体チップは、回路基板の一方の面に搭載し、回路基
板の一方の面に半導体チップを搭載するためのダイパタ
ーンと、半導体チップの電極とボンディングワイヤで接
続する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は接続電極とパッド電極とを電気的に接続する
ためのスルーホールを有し、 回路基板の外周部には、封止樹脂の流れ落ちを防ぐため
のダムを有し、 半導体チップを回路基板に固定するための材料と、半導
体チップとボンディングワイヤとを被覆するように設け
る封止樹脂が同一材料の液状封止樹脂であることを特徴
とする半導体装置。 - 【請求項２】 回路基板と半導体チップを備える液状封
止樹脂型プラスチック・ボールグリッドアレイであっ
て、 半導体チップは回路基板の一方の面に搭載し、回路基板
の一方の面に半導体チップを搭載するためのダイパター
ンと、半導体チップの電極とボンディングワイヤで接続
する接続電極とを有し、 回路基板の他方の面にマザーボードと接続するための半
田バンプを設けるパッド電極を有し、 回路基板は、接続電極とパッド電極とを電気的に接続す
るためのスルーホールと、半導体チップの搭載面内に設
け半導体チップの発熱を放散するためのサーマルビアホ
ールを有し、 回路基板の外周部には、封止樹脂の流れ落ちを防ぐため
のダムを有し、 半導体チップを回路基板に固定するための材料と、半導
体チップとボンディングワイヤとを被覆するように設け
る封止樹脂が同一材料の液状封止樹脂であることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319258A JPH11154717A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319258A JPH11154717A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154717A true JPH11154717A (ja) | 1999-06-08 |
Family
ID=18108196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9319258A Pending JPH11154717A (ja) | 1997-11-20 | 1997-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154717A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
| JP2003533048A (ja) * | 2000-05-11 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置および半導体装置の製造方法 |
| WO2006132151A1 (ja) * | 2005-06-06 | 2006-12-14 | Rohm Co., Ltd. | インタポーザおよび半導体装置 |
| US7825498B2 (en) | 2006-10-03 | 2010-11-02 | Rohm Co., Ltd. | Semiconductor device |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
-
1997
- 1997-11-20 JP JP9319258A patent/JPH11154717A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
| JP2003533048A (ja) * | 2000-05-11 | 2003-11-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置および半導体装置の製造方法 |
| WO2006132151A1 (ja) * | 2005-06-06 | 2006-12-14 | Rohm Co., Ltd. | インタポーザおよび半導体装置 |
| US8022532B2 (en) | 2005-06-06 | 2011-09-20 | Rohm Co., Ltd. | Interposer and semiconductor device |
| US7825498B2 (en) | 2006-10-03 | 2010-11-02 | Rohm Co., Ltd. | Semiconductor device |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739588A (en) | Semiconductor device | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| TW200824060A (en) | Semiconductor package and fabrication method thereof | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JPH11154717A (ja) | 半導体装置 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| TWI387067B (zh) | 無基板晶片封裝及其製造方法 | |
| JP3768653B2 (ja) | 半導体装置 | |
| JP2899956B2 (ja) | 半導体装置及びその製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JP3191617B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2000082760A (ja) | 半導体装置 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH08316360A (ja) | Ｉｃ実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |