TWI414048B - 半導體封裝件與其製造方法 - Google Patents

半導體封裝件與其製造方法 Download PDF

Info

Publication number
TWI414048B
TWI414048B TW098137455A TW98137455A TWI414048B TW I414048 B TWI414048 B TW I414048B TW 098137455 A TW098137455 A TW 098137455A TW 98137455 A TW98137455 A TW 98137455A TW I414048 B TWI414048 B TW I414048B
Authority
TW
Taiwan
Prior art keywords
trace
wafer
sealant
semiconductor package
conductive
Prior art date
Application number
TW098137455A
Other languages
English (en)
Other versions
TW201021181A (en
Inventor
Shoa Siong Lim
Kian Hock Lim
Original Assignee
Advanpack Solutions Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanpack Solutions Pte Ltd filed Critical Advanpack Solutions Pte Ltd
Publication of TW201021181A publication Critical patent/TW201021181A/zh
Application granted granted Critical
Publication of TWI414048B publication Critical patent/TWI414048B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體封裝件與其製造方法
本發明是有關於一種半導體封裝件與其製造方法以及走線元件與其製造方法，且特別是有關於一種具有導電柱的半導體封裝件與其製造方法以及走線元件與其製造方法。
請參照第1圖，其繪示習知的半導體封裝件示意圖。半導體封裝件10包括一晶片12、一導線架14、數個焊線16、一晶片座18、一晶片支撐柱20及一黏膠24。導線架14位於半導體封裝件10的周邊且暴露於半導體封裝件10的底面，作為封裝件10的輸出/輸入接點。晶片12設於晶片座18上，晶座支撐柱20用以支撐晶片座18，以增加封裝件10的強度。
然而，焊線16延伸至封裝件10的周邊，使焊線16有過長而增加短路風險。此外，作為輸出/輸入接點的導線架14被局限於只能在週邊部位，限制了封裝件10的輸出/輸入接點數目。並且，作為輸出/輸入接點的導線架14暴露在大氣環境中，容易受到環境的侵蝕。此外，導電架14的尺寸較大，限制了封裝件10內部其它元件的設置空間。
本發明係有關於一種半導體封裝件與其製造方法以及走線元件與其製造方法。半導體封裝件包括走線接墊、焊線、導電柱及封膠。走線接墊可靠近晶片設置，使焊線以最短距離連接晶片與走線接墊，降低短路風險。此外，半導體封裝件的走線接墊不再被局限於只能設於半導體封裝件的周邊部位，因此半導體封裝件的輸出/入接點的數目可大幅增加。並且，走線接墊及導電柱被保護在封膠內部，不易受到環境的侵蝕。
根據本發明之第一方面，提出一種半導體封裝件。半導體封裝件包括一走線元件、一晶片、數條焊線及一晶片封膠。走線元件包括數條走線、數個導電柱、數個走線接墊及一走線封膠。走線接墊設於走線，導電柱對應地形成於走線，走線接墊與對應的導電柱沿著走線的延伸方向錯開一距離。走線封膠包覆導電柱及走線，並暴露出導電柱之一導電柱表面及走線之一走線表面。晶片設於走線元件中露出走線上表面之表面上。焊線電性連接晶片與走線接墊。晶片封膠設於走線元件上，晶片封膠包覆晶片及焊線。
根據本發明之第二方面，提出一種走線元件。走線元件用以設置一晶片。走線元件包括數條走線、數個導電柱、數個走線接墊及一走線封膠。導電柱對應地形成於走線。走線接墊對應地設於走線，走線接墊與對應的導電柱係沿著走線的延伸方向錯開一距離。走線封膠包覆導電柱及走線，並暴露出導電柱的一導電注表面及走線的一走線表面。
根據本發明之第三方面，提出一種半導體封裝件之製造方法。製造方法包括以下步驟。提供一載具；形成數條走線於載具之一下表面；形成數個走線接墊於走線；形成數個導電柱於走線，其中走線接墊與對應的導電柱係沿著走線的延伸方向錯開一距離；以一走線封膠包覆導電柱及走線；研磨走線封膠之底面，以暴露出導電柱之一導電柱表面；移除載具，以暴露出走線之一走線表面，使導電柱、走線及走線封膠形成一走線元件；設置一晶片於走線元件中露出走線上表面之表面上；以數條焊線電性連接晶片與走線上表面；以及，形成一晶片封膠於走線元件上，晶片封膠包覆晶片及焊線。
根據本發明之第四方面，提出一種走線元件之製造方法。製造方法包括以下步驟。提供一載具；形成數條走線於載具之一下表面；形成數個導電柱於走線；形成數個走線接墊於走線，走線接墊與對應的導電柱係沿著走線的延伸方向錯開一距離；以一走線封膠包覆導電柱及走線；研磨走線封膠之底面，以暴露出導電柱之一導電柱表面；以及，移除載具，以暴露出走線之一走線表面。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
以下係提出較佳實施例作為本發明之說明，然而實施例所提出的內容，僅為舉例說明之用，而繪製之圖式係為配合說明，並非作為限縮本發明保護範圍之用。再者，實施例之圖示亦省略不必要之元件，以利清楚顯示本發明之技術特點。
第一實施例
請參照第2A圖，其繪示依照本發明第一實施例之半導體封裝件示意圖。半導體封裝件200包括一走線元件202、一晶片204、數條焊線206、一晶片封膠208及黏膠236。走線元件202包括數條走線210、走線接墊248、數個導電柱216及走線封膠218。
每條走線210具有相對應之一走線下表面212與一走線上表面214。走線接墊248形成於走線上表面214，導電柱216形成於走線下表面212。走線封膠218包覆導電柱216及走線210，並暴露出導電柱216之導電柱下表面234及走線上表面214。其中，導電柱下表面234及走線上表面214的朝向係彼此反向。
走線210、走線接墊248及導電柱216的材質可以是銅金屬，可用電鍍方式形成。此外，走線上表面214、走線接墊248及導電柱下表面234可以形成一化鎳鈀浸金(ENEPIG)，以作為表面保護及增加與對手件的接合性。
在本實施例中，走線接墊248不與導電柱216重疊，即同一走線210上的走線接墊248與導電柱216沿著走線210的延伸方向，即第2A圖中的水平方向錯開一距離。
走線接墊248靠近晶片204設置，使焊線206以最短距離連接晶片204與走線接墊248，可降低焊線206的短路風險。
如第2A圖所示，半導體封裝件200的走線接墊248不再被局限只能設於半導體封裝件200的周邊部位，走線接墊248可靠近晶片204配置。因此，半導體封裝件200的輸出/入接點的數目可大幅增加。並且，走線接墊248及導電柱216被保護在封膠208的內部，不易受到環境的侵蝕。
此外，走線210及導電柱216可使用電鍍技術形成，與習知的導線架相較，其尺寸、體積可較小。因此，本實施例之半導體封裝件200符合輕薄短小的趨勢。
本實施例中，導電柱216相距走線封膠218的側面222的距離小於走線接墊248相距側面222的距離，以形成扇出型(Fan-out)半導體封裝件。
雖然本實施例之半導體封裝件200以扇出型半導體封裝件為例作說明，然本發明之半導體封裝件亦可為扇入型(Fan-in)半導體封裝件。舉例來說，請參照第2B圖，其繪示依照本發明另一實施例之半導體封裝件示意圖。半導體封裝件240為扇入型半導體封裝件，導電柱216相距走線封膠218的側面222的距離大於走線接墊248相距走線封膠218的側面222的距離，即導電柱216相距走線封膠218的的側面222距離大於走線接墊248相距走線封膠218的側面222的距離，以形成扇入型結構。
請回到第2A圖，黏膠236將晶片204固設於走線元件202上。第2A圖的黏膠236可以是導電性或絕緣性材料，然而當晶片設於具有導電性的晶片座，例如是繪示於第8圖的晶片座302上時，黏膠236較佳地是絕緣性材料。
焊線206電性連接晶片204與走線接墊248。晶片封膠208設於走線封膠218及走線210上並包覆晶片204、黏膠236及焊線206。
以下係詳細介紹第2A圖之半導體封裝件的製造方法。請參照第3A-3J圖及第4圖，第3A-3J圖繪示第2A圖之半導體封裝件之製造方法示意圖，第4圖繪示依照本發明第一實施例之半導體封裝件之製造方法流程圖。
如第3A圖所示，於步驟S402中，提供一載具228。
然後，如第3B圖所示，於步驟S404中，以電鍍製程，形成數條走線210及走線接墊248於載具228之一載具下表面230。每條走線210具有相對應之走線下表面212及走線上表面214，走線接墊248形成於走線上表面214。
然後，如第3C圖所示，於步驟S406中，以電鍍製程，形成數個導電柱216於走線下表面212。
然後，如第3D圖所示，於步驟S408中，以走線封膠218包覆導電柱216及走線210。
然後，如第3E圖所示，於步驟S410中，研磨走線封膠218之底面232(繪示於第3D圖)，以暴露出每個導電柱下表面234。
然後，如第3F圖所示，於步驟S412中，以蝕刻方式，移除第3E圖之載具228，以暴露出走線上表面214及走線接墊248，並使導電柱216、走線210及走線封膠218形成走線元件202。
然後，如第3G圖所示，於步驟S414中，以一黏膠236，固設晶片204於走線元件202中暴露出走線上表面214的表面上。
然後，如第3H圖所示，於步驟S416中，以數條焊線206，電性連接晶片204與走線接墊248。
然後，如第3I圖所示，於步驟S418中，形成晶片封膠208於走線封膠218上，晶片封膠208包覆晶片204、黏膠236及焊線206。
然後，如第3J圖所示，於步驟S420中，沿著切割路徑P，切割晶片封膠208及走線元件202，以形成數個半導體封裝件240。
第二實施例
請參照第5圖，其繪示依照本發明第二實施例之半導體封裝件示意圖。於第二實施例中，與第一實施例相同之處沿用相同標號，在此不再贅述。第二實施例之半導體封裝件300與第一實施例之半導體封裝件200不同之處在於，半導體封裝件300包含晶片座302。
以下詳細介紹第5圖之半導體封裝件之製造示意圖。請參照第6A-6C圖及第7圖，第6A-6C圖繪示第5圖之半導體封裝件之製造方法示意圖，第7圖繪示依照本發明第二實施例之半導體封裝件之製造方法流程圖。
由於步驟S702-步驟S704相似於第4圖之步驟S402-步驟S404，在此不再贅述。以下從步驟S706開始說明。
如第6A圖所示，於步驟S706中，形成晶片座302於載具228的載具下表面230。
於步驟S708中，形成導電柱216於走線下表面212，步驟S708相似於第4圖之步驟S406，在此便不再贅述。
然後，如第6B圖所示，於步驟S710中，以走線封膠218包覆導電柱216、走線210及晶片座302。
於步驟S712-步驟S714中，研磨走線封膠218的底面，以及移除第6A圖的載具228。步驟S712-步驟S714係相似於第4圖之步驟S410-步驟S412，在此便不再贅述。
然後，如第6C圖所示，於步驟S716中，以黏膠236固設晶片204於晶片座302之上表面250。
接下來的步驟S718-步驟S722相似於第4圖之步驟S416-步驟S420，在此便不再贅述。
第三實施例
請參照第8圖，其繪示依照本發明第三實施例之半導體封裝件示意圖。於第三實施例中，與第二實施例相同之處沿用相同標號，在此不再贅述。第三實施例之半導體封裝件400與第二實施例之半導體封裝件300不同之處在於，半導體封裝件400更包含晶座支撐柱402。
請同時參照第9圖，其繪示依照本發明第三實施例之半導體封裝件之製造方法流程圖。於步驟S902-步驟S906相似於第7圖之步驟S702-步驟S706，在此不再贅述。以下從步驟S908開始說明。
於步驟S908中，請同時參照第10圖，其繪示第三實施例之半導體封裝件形成有晶座支撐柱的示意圖。形成數個晶座支撐柱402於晶片座302之下表面404。
接下來的步驟S910-S914相似於第7圖之步驟S708-S712，在此便不再贅述。特別一提的是，於步驟S912中，走線封膠218更包覆晶座支撐柱402。
晶座支撐柱402可連接至外部電路，例如電路板的假(Dummy)接墊上，可強化半導體封裝件與外部電路的結合性，提升可靠度。此外，焊線亦可電性連接晶片與晶座支撐柱，而晶座支撐柱再連接至外部電路，例如電路板的接地(Ground)接墊上，作為接地用途。
接下來的步驟S916-步驟S924相似於第7圖之步驟S714-步驟S722，在此便不再贅述。
第四實施例
請參照第11圖，其繪示依照本發明第四實施例之半導體封裝件示意圖。於第四實施例中，與第三實施例相同之處沿用相同標號，在此不再贅述。第四實施例之半導體封裝件500與第三實施例之半導體封裝件400不同之處在於，半導體封裝件500為扇出型結構且更包括走線支撐柱502。
如第11圖所示，走線支撐柱502與走線接墊248係重疊，提升了走線210的剛性。進一步地說，當焊線206打線於走線210上的走線接墊248時，由於半導體封裝件500設有走線支撐柱502，故可支撐走線210，以抵抗打線工具頭(未繪示)於打線時的施力，避免走線210過度彎曲變形而導致焊線206無法確實與走線接墊248連接。
請同時參照第12圖，其繪示依照本發明第四實施例之半導體封裝件之製造方法流程圖。於步驟S102-步驟S108相似於第9圖之步驟S902-步驟S908，在此不再贅述。以下從步驟S110開始說明。
請同時參照第13圖，其繪示本實施例之半導體封裝件形成有走線支撐柱之示意圖。於步驟S110中，形成數個走線支撐柱502於走線下表面212。
接下來的步驟S112-步驟S116相似於第9圖之步驟S910-步驟S914，在此便不再贅述。特別一提的是，於步驟S114中，走線封膠218更包覆走線支撐柱502。
接下來的步驟S118-步驟S126相似於第9圖之步驟S916-步驟S924，在此便不再贅述。
第五實施例
請參照第14圖，其繪示依照本發明第五實施例之半導體封裝件示意圖。於第五實施例中，與第四實施例相同之處沿用相同標號，在此不再贅述。第五實施例之半導體封裝件100與第四實施例之半導體封裝件500不同之處在於，半導體封裝件100更包括絕緣層134。
絕緣層134可防止晶座支撐柱402及走線支撐柱502受到外部環境的汙染，避免影響半導體封裝件100與外部電子元件的電性連接品質。此外，絕緣層134可電性隔離晶座支撐柱402與外部電路，例如是電路板(未繪示)，避免晶座支撐柱402與外部電路發生短路。
請同時參照第15圖，其繪示依照本發明第五實施例之半導體封裝件之製造方法流程圖。於步驟S202-步驟S224相似於第12圖之步驟S102-步驟S124，在此不再贅述。以下從步驟S226開始說明。
請同時參照第16圖，其繪示本實施例之半導體封裝件的製造過程中形成絕緣層之示意圖。於步驟S226中，形成絕緣層134於走線封膠218中露出導電柱下表面234的表面上，並覆蓋晶座支撐柱402的下表面102及走線支撐柱502的下表面104。較佳地，絕緣層134露出導電柱下表面234，可使導電柱216與外部電路電性連接。
接下來的步驟S228相似於第12圖之步驟S126，在此便不再贅述。
第六實施例
請參照第17圖，其繪示本發明第六實施例之半導體封裝件的示意圖。於第六實施例中，與第五實施例相同之處沿用相同標號，在此不再贅述。第六實施例之半導體封裝件150與第五實施例之半導體封裝件100不同之處在於，半導體封裝件150包括二絕緣層152及154。
請同時參照第18圖，其繪示依照本發明第六實施例之半導體封裝件之製造方法流程圖。
由於步驟S1802-步驟S1818相似於第15圖之步驟S202-步驟S218，在此不再贅述。以下從步驟S1820開始說明。
於步驟S1820中，形成絕緣層152(絕緣層152繪示於第17圖)於走線元件202中露出導電柱216的下表面262上以及絕緣層154於走線元件202中露出走線上表面214的上表面260上。絕緣層152並具有數個開口156，該些開口156對應地露出每個導電柱216的下表面262。絕緣層154並具有數個開口158，該些開口158對應地露出走線接墊248。如此，可節省形成於導電柱216的下表面262以及走線上表面214的化學鎳金(ENIG)的用量、保護走線上表面214以及提升基板強度。
接下來的步驟S1822-步驟S1826相似於第15圖之步驟S220-步驟S224，在此不再贅述。
接下來的步驟S1828相似於第15圖之步驟S228，在此意不再贅述。
第七實施例
請參照第19圖，其繪示第七實施例之半導體封裝件之示意圖。第七實施例之半導體封裝件1100與第一實施例之半導體封裝件200不同之處在於，晶片204設於走線元件1106暴露出導電柱1102的表面。
半導體封裝件1100包括一走線元件1106、一晶片204、數條焊線1110、一晶片封膠1112及黏膠236。
走線元件1106包括數條走線1116、數個導電柱1102及走線封膠1120。每條走線1116具有相對應之一走線上表面1126與一走線下表面1124，導電柱1102具有一導電柱上表面1134。
導電柱1102形成於走線上表面1126。走線封膠1120包覆導電柱1102及走線1116，並暴露出導電柱上表面1134及走線下表面1124。走線1116及導電柱1102的材質可為銅金屬，可用電鍍方式形成。黏膠236將晶片204固設於走線元件1106暴露出導電柱1102的表面上。
請參照第20圖，其繪示依照本發明第七實施例之半導體封裝件之製造方法流程圖。於步驟S302-步驟S312相似於第4圖之步驟S402-步驟S412，在此不再贅述。
在步驟S314中，晶片204設於走線元件1106中露出導電柱上表面1134的表面上。
在步驟S316中，以數條焊線206電性連接晶片204與導電柱1102上的接墊1136。
接下來的步驟S318-步驟S320相似於第4圖之步驟S418-步驟S420，在此便不再贅述。
在另一實施例中，請參照第21圖，其繪示本發明另一實施例之半導體封裝件之示意圖。半導體封裝件1900可包括晶片204、走線1116、數條焊線1110、導電柱1102、走線支撐住1904、接墊1136、晶片座302及晶座支撐柱1902。晶座支撐柱1902設於晶片座302之下表面，黏膠236將晶片204固設於晶座支撐柱1902之下表面。走線封膠(未標示)包覆晶片座302與晶座支撐柱1902，且走線封膠之下表面暴露出晶座支撐柱1902之下表面。
導電柱1102及走線支撐住1904可設於走線1116上。數條焊線1100可電性連接晶片204與導電柱1102上的接墊1136，以及電性連接晶片204與走線支撐住1904上的接墊1906。
第八實施例
請參照第22圖，其繪示第2A圖之半導體封裝件的底視圖。導電柱216沿著第一框線L1排列，即導電柱216排列成單排。而走線接墊248沿著第二框線L2排列，即走線接墊248排列成單排。其中第一框線L1與第二框線L2係環繞晶片。
請參照第23圖，其繪示依照本發明第八實施例之半導體封裝件之底視圖。於第八實施例中，與第一實施例相同之處沿用相同標號，在此不再贅述。第八實施例之半導體封裝件600與第一實施例之半導體封裝件200不同之處在於，半導體封裝件600的導電柱216排列成多排。
半導體封裝件600中該些導電柱216包括數個第一導電柱216(1)及數個第二導電柱216(2)。第一導電柱216(1)沿著一第三框線L3排列，第二導電柱216(2)沿著一第四框線L4排列。第三框線L3相距側面222的距離D7不同於第四框線L4相距側面222的距離D8，使導電柱216排列成二排。其中，第三框線L3及第四框線L4係環繞晶片。
此外，如第23圖所示，第一導電柱216(1)與第二導電柱216(2)可錯開排列。
藉由第一導電柱216(1)及第二導電柱216(2)彼此錯開排列，使得半導體封裝件可容納之導電柱216之數目係大幅增加。也就是說，半導體封裝件之輸出/輸入的接點數目可大幅增加。
此外，第一導電柱216(1)中相鄰二者之間距W1可不同於第二導電柱216(2)中相鄰二者之間距W2。
雖然，本實施例之第一導電柱216(1)中相鄰二者之間距W1不同於第二導電柱216(2)中相鄰二者之間距W2。然而，於其它實施例中，間距W1亦可相同於間距W2。如此，可增加第一導電柱216(1)及第二導電柱216(2)在分佈上的設計彈性。
第九實施例
請參照第24圖，其繪示第九實施例之半導體封裝件之示意圖。於第九實施例中，與第八實施例相同之處沿用相同標號，在此不再贅述。第九實施例之半導體封裝件700與第八實施例之半導體封裝件600不同之處在於，半導體封裝件700的走線接墊248排列成多排。
半導體封裝件700中該些走線接墊248包括數個第一走線接墊248(1)及數個第二走線接墊248(2)。第一走線接墊248(1)沿著一第五框線L5排列，第二走線接墊248(2)沿著一第六框線L6排列。第五框線L5相距走線封膠218的側面222的距離D9不同於第六框線L6相距走線封膠218的側面222的距離D10，使走線接墊248排列成二排。其中第五框線L5及第六框線L6係環繞晶片。
此外，如第24圖所示，第一走線接墊248(1)與第二走線接墊248(2)可錯開排列。
藉由第一走線接墊248(1)及第二走線接墊248(2)彼此錯開排列，使得半導體封裝件700可容納之走線接墊248的數目大幅增加。也就是說，半導體封裝件700之輸出/輸入之接點數目係可大幅增加。
此外，第一走線接墊248(1)中相鄰二者之間距W3可不同於第二走線接墊248(2)中相鄰二者之間距W4。然於其它實施例中，第一走線接墊248(1)中相鄰二者之間距亦可相同於第二走線接墊248(2)中相鄰二者之間距。如此，可增加第一走線接墊248(1)及第二走線接墊248(2)在分佈上的設計彈性。
第十實施例
請參照第25圖，其繪示第十實施例之半導體封裝件之示意圖。於第十實施例中，與第一實施例相同之處沿用相同標號，在此不再贅述。第十實施例之半導體封裝件900與第一實施例之半導體封裝件200不同之處在於，半導體封裝件900的導電柱216及走線接墊248呈不規則排列。
進一步地說，半導體封裝件900之該些導電柱216之一者，例如是導電柱216(3)相距走線封膠218之側面222一第一距離D1。該些導電柱216之另一者，例如是導電柱216(4)相距走線封膠218之側面222一第二距離D2，第一距離D1不同於第二距離D2。亦即，本實施例的導電柱216可不規則排列。
此外，該些走線接墊248之一者，例如是走線接墊248(3)相距走線封膠218之側面222一第三距離D3，該些走線接墊248之另一者，例如是走線接墊248(4)相距側面222一第四距離D4，第三距離D3不同於第四距離D4。亦即，本實施例的走線接墊248可不規則排列。
此外，從上述第六實施例至第九實施例可知，由於導電柱與走線以電鍍方式形成，故走線可以任意延伸而導電柱可以任意排列成多種態樣，使本發明之半導體封裝件增加許多設計彈性。
本發明上述實施例所揭露之半導體封裝件與其製造方法以及走線元件與其製造方法，具有多項優點，以下僅列舉部份優點說明如下：
(1).走線支撐柱之設置，提升走線之剛性。所以當焊線打線於走線上之走線接墊時，不會因為打線工具頭之施力而造成走線之彎曲變形。如此，提升了打線的品質。
(2).導電柱彼此錯開排列，使得半導體封裝件可容納導電柱之數目係大幅增加。也就是說，半導體封裝件之輸出/輸入之接點數目大幅增加。
(3).導電柱與走線接墊係可排列成多排，使得半導體封裝件之輸出/輸入之接點數目係大幅增加。
(4).由於導電柱與走線以電鍍方式形成，故走線可以任意延伸而導電柱可以任意排列成多種態樣，使半導體封裝件增加許多設計彈性。
(5).走線接墊靠近晶片設置，使焊線以最短距離連接晶片與走線接墊，降低焊線的短路風險。
(6).走線接墊不再被局限於只能設於半導體封裝件的周邊部位，因此半導體封裝件的輸出/入接點的數目可大幅增加。
(7).走線接墊及導電柱被保護在封膠內部，不易受到環境的侵蝕。
(8).走線及導電柱以電鍍形成，與習知的導線架相較，其尺寸、體積較小，因此上述實施例的半導體封裝件符合輕薄短小的趨勢。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、100、150、200、240、300、400、450、500、600、700、900、950、1100、1900．．．半導體封裝件
12、204．．．晶片
14．．．導線架
16、206、1110．．．焊線
18、302．．．晶片座
20、402、1902．．．晶座支撐柱
22、220、222、224、226．．．側面
24、236．．．黏膠
102．．．晶座支撐柱之下表面
104．．．走線支撐柱之下表面
134、152、154．．．絕緣層
202、1106．．．走線元件
208、1112．．．晶片封膠
210、1116．．．走線
212、1124．．．走線下表面
214、1126．．．走線上表面
216、216(1)、216(2)、216(3)、216(4)、1102．．．導電柱
218、1120．．．走線封膠
228．．．載具
230．．．載具下表面
232．．．底面
234．．．導電柱下表面
248、248(1)、248(2)、248(3)、248(4)．．．走線接墊
250．．．晶片座之上表面
260．．．走線封膠之上表面
404．．．晶片座之下表面
502、1904．．．走線支撐柱
952．．．覆晶式晶片
1132、262．．．走線封膠之下表面
1134．．．導電柱上表面
1136、1906‧‧‧接墊
L1‧‧‧第一框線
L2‧‧‧第二框線
L3‧‧‧第三框線
L4‧‧‧第四框線
L5‧‧‧第五框線
L6‧‧‧第六框線
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧第三距離
D4‧‧‧第四距離
D7‧‧‧第七距離
D8‧‧‧第八距離
D9‧‧‧第九距離
D10‧‧‧第十距離
S102-S126、S202-S228、S302-S318、S402-S420、S702-S722、S902-S924、S1802-S1828‧‧‧步驟
第1圖繪示習知的半導體封裝件示意圖。
第2A圖繪示依照本發明第一實施例之半導體封裝件示意圖。
第2B圖繪示依照本發明另一實施例之半導體封裝件示意圖。
第3A-3J圖介紹製造第2A圖之半導體封裝件之製造方法流程圖。
第4圖繪示依照本發明第一實施例之半導體封裝件之製造方法流程圖。
第5圖繪示依照本發明第二實施例之半導體封裝件示意圖。
第6A-6C圖繪示第5圖之半導體封裝件之製造方法示意圖。
第7圖繪示依照本發明第二實施例之半導體封裝件之製造方法流程圖。
第8圖繪示依照本發明第三實施例之半導體封裝件示意圖。
第9圖繪示依照本發明第三實施例之半導體封裝件之製造方法流程圖。
第10圖繪示第三實施例之半導體封裝件形成有晶座支撐柱的示意圖。
第11圖繪示依照本發明第四實施例之半導體封裝件示意圖。
第12圖繪示依照本發明第四實施例之半導體封裝件之製造方法流程圖。
第13圖繪示本實施例之半導體封裝件形成有走線支撐柱之示意圖。
第14圖繪示依照本發明第五實施例之半導體封裝件示意圖。
第15圖繪示依照本發明第五實施例之半導體封裝件之製造方法流程圖。
第16圖繪示本實施例之半導體封裝件的製造過程中形成絕緣層之示意圖。
第17圖繪示本發明第六實施例之半導體封裝件的示意圖。
第18圖繪示依照本發明第六實施例之半導體封裝件之製造方法流程圖。
第19圖繪示第七實施例之半導體封裝件之示意圖。
第20圖繪示依照本發明第七實施例之半導體封裝件之製造方法流程圖。
第21圖繪示本發明另一實施例之半導體封裝件之示意圖。
第22圖繪示第2A圖之半導體封裝件的底視圖。
第23圖繪示依照本發明第八實施例之半導體封裝件之底視圖。
第24圖繪示第九實施例之半導體封裝件之示意圖。
第25圖繪示第十實施例之半導體封裝件之示意圖。
200‧‧‧半導體封裝件
202‧‧‧走線元件
204‧‧‧晶片
206‧‧‧焊線
208‧‧‧晶片封膠
210‧‧‧走線
212‧‧‧走線下表面
214‧‧‧走線上表面
216‧‧‧導電柱
218‧‧‧走線封膠
220、222、224、226‧‧‧側面
234‧‧‧導電柱下表面
236‧‧‧黏膠
248‧‧‧走線接墊

Claims (35)

  1. 一種半導體封裝件，包括：複數條走線，各走線具有相對之一走線上表面與一走線下表面，至少一走線接墊形成於各該走線之該走線上表面上；複數個導電柱，各該導電柱具有相對之一導電柱上表面與一導電柱下表面，其中至少一導電柱形成於各該走線之該走線下表面，該導電柱上表面直接連接於該走線下表面；一走線封膠，具有相對之一上表面與一下表面，其中該走線封膠包覆該些走線及該些導電柱，該些走線從該走線封膠之該上表面連續地往該走線封膠之該下表面的方向延伸，而該些導電柱從該走線下表面延伸至該走線封膠之該下表面，該些走線及該些導電柱連接該走線封膠之該上表面與該走線封膠之該下表面；一晶片，具有相對之一晶片上表面與一晶片下表面；一晶片封膠，具有相對之一上表面與一下表面，其中該晶片封膠包覆該晶片，該晶片上表面朝向該晶片封膠之該上表面且面向遠離該晶片封膠之該下表面的方向；以及複數條銲線，從該晶片上表面延伸至該晶片封膠之該下表面；其中，該晶片封膠直接連接該走線封膠，且該晶片封膠與該走線封膠由實質上相同材料製成。
  2. 如申請專利範圍第1項所述之半導體封裝件，其 中該晶片封膠之該下表面直接連接該走線封膠之該上表面，且該些焊線連接於該些走線上表面之該些走線接墊。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中該晶片封膠之該下表面直接連接該走線封膠之該下表面，且該些焊線連接於該些導電柱下表面。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中該些導電柱與對應之該些走線接墊相距一距離。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中該些導電柱與對應之該些走線接墊相對配置。
  6. 如申請專利範圍第1項所述之半導體封裝件，更包括：複數個走線支撐柱，各該走線支撐柱具有相對之一支撐柱上表面與一支撐柱下表面，其中各該走線支撐柱對應至一個該走線接墊且形成在相對於對應之該走線接墊之該走線之該走線下表面上；其中，該走線封膠更包覆該些走線支撐柱，該走線支撐柱上表面直接連接該走線下表面，且延伸至該走線封膠之該下表面。
  7. 如申請專利範圍第6項所述之半導體封裝件，更包括：一絕緣層，設於該走線封膠之該下表面及該些走線支撐柱之該些支撐柱下表面，且透過該絕緣層之複數個開口露出該些導電柱之該些導電柱下表面。
  8. 如申請專利範圍第2項所述之半導體封裝件，更包括： 一晶片座，具有相對之一晶片座上表面與一晶片座下表面；其中，該走線封膠更包覆該晶片座，且該晶片座從該走線封膠之該上表面往該走線封膠之該下表面的方向延伸，該晶片設於該晶片座且該晶片上表面面向遠離該晶片座上表面的方向。
  9. 如申請專利範圍第8項所述之半導體封裝件，更包括：複數個晶座支撐柱，具有相對之一晶座支撐柱上表面與一晶座支撐柱下表面，各該晶座支撐柱設於該晶片座下表面；其中，該走線封膠更包覆該些晶座支撐柱，該晶座支撐柱上表面直接連接該晶片座下表面且延伸至該走線封膠之該下表面。
  10. 如申請專利範圍第9項所述之半導體封裝件，更包括：一絕緣層，設於該走線封膠之該下表面及該晶座支撐柱之該些晶座支撐柱下表面，且透過該絕緣層之複數個開口露出該些導電柱之該些導電柱下表面。
  11. 如申請專利範圍第1項所述之半導體封裝件，更包括：一絕緣層，設於該走線封膠之該上表面及該些走線之該些走線上表面，且透過該絕緣層之複數個開口露出該些走線接墊。
  12. 如申請專利範圍第2項所述之半導體封裝件， 更包括：一絕緣層，設於該晶片封膠之該下表面及該走線封膠之該上表面之間，其中該絕緣層具有複數個開口，該些開口對應且露出該些走線接墊，且該些焊線透過該些開口連接該些走線接墊。
  13. 如申請專利範圍第8項所述之半導體封裝件，更包括：一絕緣層，設於該晶片封膠之該下表面與該走線封膠之該上表面之間，其中該絕緣層具有複數個開口，該些開口對應並露出該些走線接墊及該晶片座，且該些焊線透過該絕緣層之該些開口連接該些走線接墊與該晶片座。
  14. 如申請專利範圍第2項所述之半導體封裝件，其中該些走線接墊環繞該晶片，且該些導電柱配置於該晶片下方，該些走線接墊相距該走線封膠之一側面的距離不同於該些導電柱係相距該走線封膠之該側面的距離。
  15. 如申請專利範圍第2項所述之半導體封裝件，其中該些導電柱沿著一第一框線排列，該第一框線係環繞該晶片，且該些走線接墊沿著一第二框線排列，該第二框線係環繞該晶片；其中，該第一框線與該走線封膠之一側面間的距離不同於該第二框線與該走線封膠之該側面間的距離。
  16. 如申請專利範圍第2項所述之半導體封裝件，其中該些導電柱包括複數第一導電柱及複數第二導電 柱，該些第一導電柱環繞該晶片排列，該些第二導電柱配置於該晶片下方。
  17. 如申請專利範圍第8項所述之半導體封裝件，其中該些走線接墊環繞該晶片配置，且該些導電柱配置於該晶片下方，該些走線接墊相距該走線封膠之一側面的距離不同於該些導電柱相距該側面的距離。
  18. 如申請專利範圍第8項所述之半導體封裝件，其中該些導電柱沿一第一框線排列而環繞該晶片座，些走線接墊沿著一第二框線排列，其中該第二框線係環繞該晶片座；其中，該第一框線相距該走線封膠的一側面的距離不同於該第二框線相距該走線封膠的該側面的距離。
  19. 如申請專利範圍第8項所述之半導體封裝件，其中該些導電柱包括複數第一導電柱及複數第二導電柱，該些第一導電柱環繞該晶片排列且該些第二導電柱配置於該晶片下方。
  20. 一種半導體封裝件，包括：複數條走線，各走線具有相對之一走線上表面與一走線下表面，至少一走線接墊形成於各該走線之該走線上表面上；複數個導電柱，各該導電柱具有相對之一導電柱上表面與一導電柱下表面，至少一導電柱形成於各該走線之該走線下表面，其中，該導電柱上表面直接連接該走線下表面並沿遠離該走線下表面的方向延伸；一晶片，具有相對之一晶片上表面與一晶片下表 面，其中該晶片設於該走線上表面，該晶片上表面面向遠離該走線上表面的方向；複數條銲線，從該晶片上表面延伸至該些走線上表面之該些走線接墊；一封膠，具有相對之一上表面與一下表面，該封膠包覆該晶片、該些導電柱及該些焊線，並暴露出該些導電柱之該些導電柱下表面於該封膠之該下表面。
  21. 一種半導體封裝件之製造方法，包括：提供一載具，該載具具有相對之一載具上表面與一載具下表面；形成複數個走線接墊於該載具下表面；形成複數條走線於該載具下表面，其中各該走線具有相對之一走線上表面與一走線下表面，該走線上表面直接連接該載具下表面且各該走線覆蓋至少一該走線接墊；形成複數個導電柱於該些走線下表面，其中各該導電柱具有相對之一導電柱上表面與一導電柱下表面，其中至少一導電柱形成於各該走線之該走線下表面，該導電柱上表面直接連接於該走線下表面，其中該導電柱上表面直接連接該走線下表面且至少一該導電柱形成於各該走線；形成一走線封膠於該載具下表面上，其中該走線封膠具有相對之一上表面與一下表面，其中該走線封膠之該上表面直接連接該載具下表面、該走線封膠包覆該些走線及該些導電柱，該些導電柱下表面從該走線封膠之 該下表面露出；從該走線封膠之該上表面移除該載具，其中該走線封膠露出該走線上表面及該些走線接墊，且該些走線及該些走線接墊從該走線封膠之該上表面連續地往該走線封膠之該下表面的方向延伸；設置一晶片於該走線封膠，該晶片具有相對之一晶片上表面與一晶片下表面，該晶片上表面面向遠離該走線封膠的方向；形成複數條焊線從該晶片上表面延伸至該走線封膠；以及形成一晶片封膠於該走線封膠上，該晶片封膠具有相對之一上表面與一下表面，其中該晶片封膠包覆該晶片與該些焊線；其中，該晶片封膠直接連接該走線封膠，且該晶片封膠及該走線封膠由實質上相同材料製成。
  22. 如申請專利範圍第21項所述之製造方法，其中該晶片及該晶片封膠設於該走線封膠之該上表面，且該些焊線連接該晶片上表面與該些走線上表面之該些走線接墊。
  23. 如申請專利範圍第21項所述之製造方法，其中該晶片及該晶片封膠設於該走線封膠之該下表面，且該些焊線連接該晶片上表面與該些導電柱上表面。
  24. 如申請專利範圍第21項所述之製造方法，其中該些走線係於該載具下表面以電鍍方式形成。
  25. 如申請專利範圍第21項所述之製造方法，其中 該些導電柱係於該些走線下表面以電鍍方式完成。
  26. 如申請專利範圍第22項所述之製造方法，更包括：形成複數個走線支撐柱於該些走線下表面，各該走線支撐柱具有相對之一走線支撐柱上表面與一走線支撐柱下表面，其中各該走線支撐柱對應一個該走線接墊且形成於相對對應之該走線接墊之該走線下表面，該走線支撐柱上表面直接連接該走線下表面；其中，該走線封膠更包覆該些走線支撐柱，且該些走線支撐柱下表面從該走線封膠之該下表面露出。
  27. 如申請專利範圍第26項所述之製造方法，更包括：形成一絕緣層於該走線封膠之該下表面及該些走線支撐柱下表面，且透過該絕緣層之複數個開口露出該些導電柱下表面。
  28. 如申請專利範圍第22項所述之製造方法，更包括：移除該載具後，形成一絕緣層於該走線封膠之該上表面，其中該絕緣層具有複數個開口，該些開口對應於且露出該些走線接墊，且該些焊線透過該些開口連接於該走線接墊。
  29. 如申請專利範圍第30項所述之製造方法，更包括：移除該載具後，形成一絕緣層於該走線封膠之該下表面，其中該絕緣層具有複數個開口，該些開口對應於 且露出該些走線接墊及該晶片座，該些焊線透過該些開口連接該些走線接墊與該晶片座。
  30. 如申請專利範圍第22項所述之製造方法，更包括：形成一晶片座於該載具之該下表面，各該晶片座具有相對之一晶片座上表面與一晶片座下表面；其中，該走線封膠更包覆該晶片座，在移除該載具之步驟後，該晶片設於該晶片座且該晶片上表面面向遠離該晶片座上表面的方向。
  31. 如申請專利範圍第30項所述之製造方法，更包括：形成複數個晶座支撐柱於該晶片座下表面，其中各該晶座支撐柱具有相對之一晶座支撐柱上表面與一晶座支撐柱下表面，該晶座支撐柱上表面直接連接該晶片座下表面；其中，該走線封膠更包覆該些晶座支撐柱，且該些晶座支撐柱從該走線封膠之該下表面露出。
  32. 如申請專利範圍第31項所述之製造方法，更包括：形成一絕緣層於該走線封膠之該下表面及該些晶座支撐柱下表面，其中該絕緣層透過該絕緣層之複數個開口露出該些導電柱下表面。
  33. 如申請專利範圍第21項所述之製造方法，其中於形成走線封膠之步驟包括：於該載具下表面設置一封膠包覆該些走線及該些導 電柱；研磨該封膠，以露出該走線封膠之該下表面及該些導電柱下表面。
  34. 如申請專利範圍第23項所述之製造方法，更包括：形成一絕緣層於該走線封膠之該上表面及該些走線上表面，並透過該絕緣層之複數個開口露出該些走線接墊。
  35. 一種半導體封裝件之製造方法，包括：提供一載具，該載具具有相對之一載具上表面與一載具下表面；形成複數個走線接墊於該載具下表面；形成複數條走線於該載具下表面，各該走線具有相對之一走線上表面與一走線下表面，該走線上表面直接連接該載具下表面且各該走線覆蓋至少一該走線接墊；形成複數個導電柱於該些走線下表面，其中各該導電柱具有相對之一導電柱上表面與一導電柱下表面，其中導電柱上表面直接連接於該走線下表面，且至少一導電柱形成於各該走線；移除該載具，以露出該些走線上表面及該些走線接墊；設置一晶片於該走線上表面，該晶片具有相對之一晶片上表面與一晶片下表面，該晶片上表面面向遠離該走線上表面的方向；以及形成複數條焊線從該晶片上表面延伸至該些走線上 表面之該些走線接墊；其中，該晶片、該些走線、該些導電柱及該些焊線被至少一封膠包覆，該封膠具有相對之一上表面與一下表面，其中該些導電柱下表面從該封膠之該下表面露出。
TW098137455A 2008-11-07 2009-11-04 半導體封裝件與其製造方法 TWI414048B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11220708P 2008-11-07 2008-11-07

Publications (2)

Publication Number Publication Date
TW201021181A TW201021181A (en) 2010-06-01
TWI414048B true TWI414048B (zh) 2013-11-01

Family

ID=41404278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137455A TWI414048B (zh) 2008-11-07 2009-11-04 半導體封裝件與其製造方法

Country Status (4)

Country Link
US (2) US9136215B2 (zh)
CN (1) CN102132404B (zh)
TW (1) TWI414048B (zh)
WO (1) WO2010053452A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
TWI601250B (zh) 2011-07-22 2017-10-01 先進封裝技術私人有限公司 用於製造半導體封裝元件之半導體結構及其製造方法
CN106711104B (zh) 2011-10-20 2021-01-05 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN103137570B (zh) 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法
US9142530B2 (en) * 2013-03-21 2015-09-22 Stats Chippac Ltd. Coreless integrated circuit packaging system and method of manufacture thereof
CN104064542B (zh) * 2013-03-21 2018-04-27 新科金朋有限公司 无核心集成电路封装系统及其制造方法
US9288905B2 (en) 2013-11-11 2016-03-15 Seagate Technology Llc Shaped internal leads for a printed circuit substrate
US9331029B2 (en) 2014-03-13 2016-05-03 Freescale Semiconductor Inc. Microelectronic packages having mold-embedded traces and methods for the production thereof
CN105097757B (zh) * 2014-04-21 2018-01-16 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及制作方法
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
CN106206331B (zh) * 2015-05-08 2019-02-01 华邦电子股份有限公司 堆叠封装装置及其制造方法
US20170084519A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor package and method of manufacturing same
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
CN109801894A (zh) * 2018-12-28 2019-05-24 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法
CN111863635A (zh) * 2019-04-28 2020-10-30 无锡华润安盛科技有限公司 半导体封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1227965C2 (de) * 1961-08-25 1974-05-22 Telefunken Patent Mikrominiaturisierte Schaltungsanordnung
US3405442A (en) * 1964-02-13 1968-10-15 Gen Micro Electronics Inc Method of packaging microelectronic devices
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
CN1117395C (zh) 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US6140708A (en) * 1996-05-17 2000-10-31 National Semiconductor Corporation Chip scale package and method for manufacture thereof
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
TW554501B (en) * 2002-08-14 2003-09-21 Siliconware Precision Industries Co Ltd Substrate for semiconductor package
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
JP2007509485A (ja) * 2003-08-14 2007-04-12 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体デバイス・パッケージおよびその製造方法
TWI236721B (en) * 2004-06-29 2005-07-21 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
TWI245377B (en) * 2004-11-05 2005-12-11 Advanced Semiconductor Eng Staggered wirebonding configuration
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US7598122B1 (en) * 2006-03-08 2009-10-06 National Semiconductor Corporation Die attach method and microarray leadframe structure
KR100713932B1 (ko) * 2006-03-29 2007-05-07 주식회사 하이닉스반도체 플립 칩 본디드 패키지
TW200843066A (en) * 2007-04-30 2008-11-01 Chipmos Technologies Inc Chip stacked package structure and applications thereof
JP5000540B2 (ja) * 2008-01-31 2012-08-15 新光電気工業株式会社 スイッチング機能付配線基板
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication

Also Published As

Publication number Publication date
US20110210442A1 (en) 2011-09-01
CN102132404B (zh) 2014-03-26
TW201021181A (en) 2010-06-01
US20150287673A1 (en) 2015-10-08
US9136215B2 (en) 2015-09-15
WO2010053452A1 (en) 2010-05-14
CN102132404A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
TWI414048B (zh) 半導體封裝件與其製造方法
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
EP2248161B1 (en) Leadless integrated circuit package having high density contacts
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
US20090127682A1 (en) Chip package structure and method of fabricating the same
TWI441265B (zh) 雙模製之多晶片封裝件系統
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
US6242283B1 (en) Wafer level packaging process of semiconductor
US7002251B2 (en) Semiconductor device
JP2018056369A (ja) 半導体装置の製造方法
US20100219521A1 (en) Window type semiconductor package
CN101814461A (zh) 封装基板结构与芯片封装结构及其制作方法
CN1577824A (zh) 制造一种直接芯片连接装置及结构的方法
US12021041B2 (en) Region shielding within a package of a microelectronic device
US20220344175A1 (en) Flip chip package unit and associated packaging method
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP4497304B2 (ja) 半導体装置及びその製造方法
KR20000006433A (ko) 비지에이형반도체장치의제조방법,비지에이형반도체장치용티에이비테이프,및비지에이형반도체장치
TWI734109B (zh) 封裝結構及其製作方法
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
CN215731589U (zh) 无带引线框封装件和集成电路封装件
KR20080099975A (ko) 반도체 패키지의 제조방법
KR20080084075A (ko) 적층 반도체 패키지
JP2008171962A (ja) 半導体装置および半導体装置の製造方法