CN104064542B - 无核心集成电路封装系统及其制造方法 - Google Patents

Abstract

一种用于制造集成电路封装系统的系统和方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线施加到所述金属板，在所述顶部迹线上形成导电柱，在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件来包封所述集成电路器件和所述基础衬底。

Description

无核心集成电路封装系统及其制造方法

相关申请的交叉引用

本申请要求2013年3月21日递交的、序号为No.61/804,158的美国临时专利申请的权益，并且该美国临时专利申请的主题内容通过应用被并入本文。

技术领域

本发明一般地涉及集成电路封装系统（integrated circuit packagingsystem），并且更具体地，涉及无核心（coreless）集成电路封装系统。

背景技术

集成电路封装是用于高性能电子系统中以提供应用来在这样的产品中使用的基础构件（building block），例如机动车辆、口袋型个人电脑、手机、智能便携式军事设备、航空航天器有效载荷以及需要支持许多复杂功能的小型紧凑电子装置的众多其他相似的产品。

小型产品（例如手机）可以包括许多集成电路封装，每个集成电路封装具有不同的尺寸和形状。装置（例如手机）中的集成电路封装中的每个可以包括大量复杂电路。集成电路封装中的每个中的电路使用电连接与其他集成电路封装的其他电路一起工作和通信。

产品必须要参加全球市场的竞争并且吸引大量消费者或购买者才能算是成功的。在降低产品成本、减小产品尺寸的同时在特征、性能和可靠性方面的不断改进以及快速地可获得以供消费者或购买者购买对产品来说是非常重要的。

产品内部的电路数量和电连接数量对改进任何产品的特征、性能以及可靠性来说是至关重要的。此外，电路和电连接实现的方式可以确定封装尺寸、封装方法以及各个封装设计。提供这样的完整方案的尝试尚未获得成功，所述完整方案由于设计灵活性、增加的功能、杠杆能力（leveragability）以及增加的IO连接能力，解决简化制造工艺、更小的尺寸、更低的成本的问题。

因此，仍存在对集成电路系统提高的产率、热冷却、低轮廓（low profile）、改进的制造以及改进的可靠性的需求。鉴于持续增加的商业竞争压力连同增长的消费者预期以及市场中获得有意义的产品差异机会的逐渐减少，找到这些问题的解决办法是越来越关键的。鉴于持续增加的商业竞争压力连同增长的消费者预期以及市场中获得有意义的产品差异机会的逐渐减少，找到这些问题的解决办法是越来越关键的。

另外，对于降低成本、提高效率和改善性能以及满足竞争压力的需要为找到这些问题的答案的关键必要性增添了更大的紧迫性。长久以来一直在寻求对于这些问题的解决方案，但是之前的发展尚未教导或建议任何解决方案，因此，对于这些问题的解决方案长久以来一直困惑本领域的技术人员。

发明内容

本发明提供用于制造集成电路封装系统的方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线（top trace）施加到所述金属板，在所述顶部迹线上形成导电柱（conductive stud），在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件（base encapsulation），所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件（top encapsulation）来包封（encapsulate）所述集成电路器件和所述基础衬底。

本发明提供集成电路封装系统，所述系统包括：基础衬底，所述基础衬底包括：基础包封件、嵌入所述基础包封件的顶部迹线以及所述顶部迹线上的导电柱，所述顶部迹线与所述基础包封件的顶面共面，所述导电柱嵌入所述基础包封件，所述导电柱与所述顶部迹线共面；所述基础衬底上的集成电路器件；以及包封所述基础衬底和所述集成电路器件的顶部包封件。

除了以上提及的步骤或元件之外或者替代以上提及的步骤或元件，本发明的某些实施方案具有其他步骤或元件。当参照附图进行以下详细描述时，通过阅读该详细描述，这些步骤或元件对于本领域的技术人员将变得清楚。

附图说明

图1是本发明的第一实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图2是集成电路封装系统的顶视图。

图3是本发明的第二实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图4是本发明的第三实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图5是本发明的第四实施方案中的集成电路封装系统沿图2的线1-1的截面图。

图6是在制造的沉积阶段中的图1的基础衬底的一部分。

图7是在制造的基础包封阶段中的图6的结构。

图8是在制造的载体移除阶段中的图7的结构。

图9是在制造的蚀刻阶段中的图8的结构。

图10是在制造的管芯附接阶段中的图9的结构。

图11是在制造的互连件附接阶段中的图10的结构。

图12是在制造的顶部包封阶段中的图11的结构。

图13是在制造的研磨阶段中的图11的结构。

图14是在制造的系统互连阶段中的图13的结构。

图15是用于集成电路封装系统100和集成电路封装系统500的可替换的制造流程的实施例。

图16是带或晶片级规模（on a strip or wafer-level scale）的集成电路封装系统的部分视图的实施例。

图17是带或晶片级规模的集成电路封装系统的部分视图的实施例。

图18是图1的导电柱的图1的顶部凹陷的详细视图。

图19是本发明的进一步实施方案中的集成电路封装系统的制造方法的流程图。

具体实施方式

充分详细地描述以下实施方案，以使得本领域的技术人员能够实现并使用本发明。要理解的是，其他实施方案基于本公开将是显而易见的，并且可以在不脱离本发明的范围的情况下改变系统、处理或机械。

在以下描述中，给出了许多特定细节，以提供本发明的透彻理解。然而，将显而易见的是，可以在没有这些特定细节的情况下实施本发明。为了避免模糊本发明，不详细公开一些公知的电路、系统构造和处理步骤。

示出所述系统的实施方案的附图是半图解式的，并且不按比例绘制，特别是，一些尺寸在附图中为了呈现的清晰度被放大示出。类似地，尽管附图中的视图为了易于描述通常示出类似的方位，但是附图中的这一描绘对于大部分是任意的。一般来讲，可以以任意方位操作本发明。

其中，多个实施方案被公开和描述为具有某些共同的特征，为了清楚和便于所述多个实施方案的图示说明、描述以及理解，类似和相同的特征将会通常逐个以类似的方式来描述。

为了说明的目的，本文中所使用的术语“水平面”被定义为与大地的平面或表面平行的平面，而不管大地的平面或表面的方位如何。术语“垂直”是指垂直于刚才定义的水平面的方向。如图所示，诸如“在…上面”、“在…下面”、“底部”、“顶部”、“侧”（如“侧壁”中）、“高于”、“低于”、“上部”、“在…上/上方（over）”以及“在…下方”的术语是相对于水平面定义的。术语“在…上（on）”意味着在元件之间存在直接接触。

如本文中所使用的术语“处理”包括根据形成所描述的结构所需要的进一步的处理步骤、材料或光阻材料的沉积、图形化、曝光、显影、蚀刻、清洁和/或材料或光阻材料的去除。

本发明的实施方案具有有机或金属板或者这二者组合的牺牲载体，所述牺牲载体用作底侧封装保护。载体顶部上的引线指（leadfinger）或迹线材料（trace material）可以为标准的镍钯金（Ni Pd Au）或与柱等同。柱下的电镀直径（plated diameter）小于为引线指或迹线提供更多空间的柱直径。柱的露出的或未被电镀的区域可以具有或可以不具有部分蚀刻。

柱可以是铜、铜合金或者其他高度导电金属。对于导线连结（wirebond）类型版本，引线指或迹线可以在连结指上具有可选的选择性镀层（plating）。对于倒装芯片（flipchip）类型，引线指或迹线可以具有铜、铜合金、锡、锡合金或者其他高度导电材料。在有机保焊剂（OSP）或者在与焊盘上的焊料（SOP）一起的有机保焊剂（OSP）或者在焊盘上的焊料（SOP）上的铜是可选的。层压或丝印选项可以是简化的工艺替代方式并且可以在露出的柱上为LGA版本提供镍-钯-金或等同物的镀层。

针对多层选项或重新分布层创建选项，通路（via）创建可以是机械的、激光或光刻，其中在多层之间具有介电隔离材料。在金属或引线指或迹线侧可以存在可选的层。底侧保护可以具有阻焊剂（solder resist）、塑封材料（mold compound）或者其他包封材料。

本发明的实施方案可以具有这样的混合配置，所述混合配置具有导线互连件和倒装芯片半导体器件二者。无轨或无载体方法可以用于翘曲控制。

现在参照图1，其中示出本发明的第一实施方案中的集成电路封装系统100沿图2的线1-1的截面图。作为实施例，集成电路封装系统100可以包括半导体封装。尽管只示出焊料球封装互连件，截面图包括本发明的倒装芯片（flip chip）实施例，包括焊料球和连接盘网格阵列（LGA）封装互连件二者。

集成电路封装系统100可以包括基础衬底102。基础衬底102可以提供对集成电路封装系统100的结构的支撑。基础衬底102可以包括顶面106和与顶面106相对的底面108。

基础衬底102可以包括不具有半导体核心（semiconductor core）或介电膜核心（dielectric film core）的无核心衬底（coreless substrate）。例如，基础衬底102包括基础包封件104作为支撑平台。基础包封件104可以包括用于容置或支撑基础衬底102中的结构的材料。例如，基础包封件104可以包括包封膜、环氧树脂塑封料（EMC）、稳固导线材料（wire-in-firm material）、包封材料、层压材料、丝印材料或者等同材料。

基础衬底102可以包括导电柱110。导电柱110或带有凹陷的柱可以提供从顶面106到底面108的电连接。作为实施例，导电柱110可以包括通路、柱形件（pillar）以及桩（post）。导电柱110被嵌入基础衬底102中。基础衬底102将导电柱110与另一个导电柱110隔离。

用于导电柱110的凹陷量可以取决于基础包封件104的厚度或垂直高度。例如，凹陷高度可以为7-17μm。导电柱110的直径可以为250-300μm。

导电柱110可以包括底部凹陷130和顶部凹陷132。底部凹陷130减少在底面108被安装在导电柱110上的焊料球或其他互连件的高度。顶部凹陷132可以与形成在基础衬底102上的包封部分（encapsulations）一起提供塑封锁合（mold locking）的益处。

基础衬底102可以包括顶部迹线112，所述顶部迹线112被限定为用于提供电信号和功率重新分布的导电结构。作为实施例，顶部迹线112可以包括重新分布层、可布线的迹线（routable traces）以及嵌入的导线。顶部迹线112被嵌入基础包封件104中并且从基础衬底102的顶面106被露出。

顶部迹线112的顶侧可以与基础衬底102的顶面106共面，这为顶部迹线112提供结构上的支撑和保护。顶部迹线112可以包括镍（Ni）、钯（Pd）、金（Au）或等同的导电金属或合金。集成电路封装系统100可以包括顶部迹线112的多个实例。

集成电路封装系统100可以包括安装在顶部迹线112和基础衬底102上的集成电路器件114。集成电路器件114被限定为具有用于实现有源电路的一个或更多个集成晶体管的半导体器件。

例如，集成电路器件114可以包括互连件、无源器件或者它们的组合。例如，在当前实施例以倒装芯片配置示出集成电路器件114时，倒装芯片或晶片级芯片可以是集成电路器件114的表征。然而，集成电路器件114还可以具有导线连结配置或者堆叠的器件的混合或组合。

集成电路器件114可以包括互连侧116以附接到基础衬底102的顶部迹线112。集成电路器件114的互连侧116可以包括在所述互连侧116上装配的接触件。集成电路器件114还可以包括惰性侧（inactive side）118，所述惰性侧118是与互连侧116相对的侧。

集成电路封装系统100可以包括芯片互连件120。芯片互连件120提供电连接并且作为实施例，可以包括焊料球、连结导线或者焊料。芯片互连件120在集成电路器件114和基础衬底102之间提供电连接。芯片互连件120可以被附接到集成电路器件114的互连侧116。

集成电路封装系统100可以包括顶部包封件122，所述顶部包封件122被限定为用于气密密封半导体器件并且用于提供机械和环境保护的罩（cover）。顶部包封件122可以被形成为遮盖集成电路器件114、芯片互连件120、顶部迹线112以及导电柱110，或者被形成为在集成电路器件114、芯片互连件120、顶部迹线112以及导电柱110上。顶部包封件122可以填充顶部凹陷132，这提供顶部包封件122和基础衬底102之间的塑封锁合。

集成电路封装系统100可以包括在底面108被安装到导电柱110的系统互连件124。系统互连件124提供电连接并且作为实施例，可以包括焊料球、焊料凸块或者焊料接合部。系统连接件124在顶部迹线112和外部部件或系统（未示出）之间提供电连接。

已经发现具有基础包封件104的基础衬底102的结构和组成比起由单个半导电材料构成的衬底简化构造并且减少材料成本。例如，对于基础包封件104使用层压材料、环氧树脂或丝印材料可以简化构造并且为顶部迹线112和导电柱110提供保护。具有基础包封件104和嵌入的迹线以及柱的基础衬底102消除对耗时的半导体印刷方法的需要。

已经发现具有底部凹陷130的导电柱110减少整体封装高度，导致更薄和更纤小的封装。已经发现具有顶部凹陷132的导电柱110与顶部包封件122一起提供塑封锁合特征。塑封锁合特征防止顶部包封件122与基础衬底102的剥离（peal way）、分离和翘曲。

已经发现具有基础包封件104、顶部迹线112以及导电柱110的基础衬底102在不利用破坏性方法（例如钻孔和激光烧蚀）的情况下提供导电支撑结构。在包封之前导电结构被安置，这消除在后续处理步骤中对钻孔的需要。构造材料被保持而清洁步骤被消除，这减少整体制造步骤并且提高产品产率。

已经发现具有嵌入基础包封件104中的导电柱110的基础衬底102在几乎没有改动的情况下为球栅阵列（BGA）配置和连接盘网格阵列（LGA）配置提供多功能性。集成电路封装系统100提供可兼容于LGA和BGA配置二者的通用封装。

现在参照图2，其中示出集成电路封装系统100的顶视图。顶部包封件122的顶侧被示出。

现在参照图3，其中示出本发明的第二实施方案中的集成电路封装系统300沿图2的线1-1的截面图。截面图包括本发明的导线连结实施方案。尽管只示出焊料球封装互连件，实施方案可以具有焊料球和LGA封装互连件二者。

集成电路封装系统300类似于图1的集成电路封装系统100，除了集成电路封装系统300不包括图1的芯片互连件120。集成电路封装系统300可以包括基础衬底102、导电柱110、顶部迹线112、顶部包封件122以及系统互连件124。

集成电路器件114以导线连结配置被示出，然而理解的是，集成电路器件114可以具有如图1所示的倒装芯片配置。集成电路器件114的互连侧116面向与基础衬底102相反的方向。集成电路封装系统300可以包括导线互连件302。

导线互连件302可以为安装在基础衬底102上的器件提供电连接。例如，导线互连件302可以被附接到集成电路器件114，来在集成电路器件114和顶部迹线112之间提供电连接。顶部迹线112在连结指（bond finger）处可以包括选择性的镀层以附接到导线互连件302。

已经发现具有基础包封件104的基础衬底102的结构和组成比起由单个半导电材料构成的衬底简化构造并且减少材料成本。例如，对于基础包封件104使用层压材料、环氧树脂或丝印材料可以简化构造并且为顶部迹线112和导电柱110提供保护。具有基础包封件104和嵌入的迹线以及柱的基础衬底102消除对耗时的半导体印刷方法的需要。

已经发现具有底部凹陷130的导电柱110减少整体封装高度，导致更薄和更纤小的封装。已经发现具有顶部凹陷132的导电柱110与顶部包封件122一起提供塑封锁合特征。塑封锁合特征防止顶部包封件122与基础衬底102的剥离、分离和翘曲。

已经发现具有基础包封件104、顶部迹线112以及导电柱110的基础衬底102在不利用破坏性方法（例如钻孔和激光烧蚀）的情况下提供导电支撑结构。在包封之前导电结构被安置，这消除在后续处理步骤中对钻孔的需要。构造材料被保持而清洁步骤被消除，这减少整体制造步骤并且提高产品产率。

已经发现具有嵌入基础包封件104中的导电柱110的基础衬底102在几乎没有改动的情况下为球栅阵列（BGA）配置和连接盘网格阵列（LGA）配置提供多功能性。集成电路封装系统300提供可兼容于LGA和BGA配置二者的通用封装。

现在参照图4，其中示出本发明的第三实施方案中的集成电路封装系统400沿图2的线1-1的截面图。截面图包括本发明的倒装芯片和导线连结配置二者或者混合配置。尽管仅示出焊料球封装互连件，实施方案可以具有焊料球和连接盘网格阵列（LGA）封装互连件二者。

集成电路封装系统400可以包括图1的部件，包括基础衬底102、导电柱110、顶部迹线112、顶部包封件122、集成电路器件114、芯片互连件120以及系统互连件124。

集成电路封装系统400类似于图1的集成电路封装系统100，除了集成电路封装系统400包括安装在集成电路器件114的顶部上的堆叠的器件402。堆叠的器件402被限定为具有用于实现有源电路的一个或更多个集成晶体管的半导体器件。

堆叠的器件402以导线连结配置被示出，然而理解的是，集成电路器件114可以具有倒装芯片配置。堆叠的器件402利用粘合剂被附接到集成电路器件114。堆叠的器件402包括比集成电路器件114的横向尺寸小的横向尺寸或宽度，这允许堆叠的器件402装在集成电路器件114的顶部上。

集成电路封装系统400包括堆叠的互连件404，所述堆叠的互连件404为安装在基础衬底102上的器件提供电连接。堆叠的互连件404可以包括导线连结来将堆叠的器件402附接到基础衬底102。顶部迹线112在连结指处可以包括选择性的镀层以附接到堆叠的互连件404。

已经发现具有基础包封件104的基础衬底102的结构和组成比起由单个半导电材料构成的衬底简化构造并且减少材料成本。例如，对于基础包封件104使用层压材料、环氧树脂或丝印材料可以简化构造并且为顶部迹线112和导电柱110提供保护。具有基础包封件104和嵌入的迹线以及柱的基础衬底102消除对耗时的半导体印刷方法的需要。

已经发现具有底部凹陷130的导电柱110减少整体封装高度，获得更薄和更纤小的封装。已经发现具有基础包封件104、顶部迹线112以及导电柱110的基础衬底102在不利用破坏性方法（例如钻孔和激光烧蚀）的情况下提供导电支撑结构。在包封之前导电结构被安置，这消除在后续处理步骤中对钻孔的需要。构造材料被保持而清洁步骤被消除，这减少整体制造步骤并且提高产品产率。

已经发现具有嵌入基础包封件104中的导电柱110的基础衬底102在几乎没有改动的情况下为球栅阵列（BGA）配置和连接盘网格阵列（LGA）配置提供多功能性。集成电路封装系统400提供可兼容于LGA和BGA配置二者的通用封装。

现在参照图5，其中示出本发明的第四实施方案中的集成电路封装系统500沿图2的线1-1的截面图。截面图包括本发明的导线连结实施方案。尽管只示出焊料球封装互连件，实施方案可以具有焊料球和连接盘网格阵列（LGA）封装互连件二者。

集成电路封装系统500类似于图3的集成电路封装系统300，除了集成电路封装系统500包括重新分布层502。集成电路封装系统500可以包括图1的基础衬底102、导电柱110、顶部迹线112、顶部包封件122以及图1的系统互连件124。

集成电路器件114以导线连结配置被示出，然而理解的是，集成电路器件114可以具有如图1所示的倒装芯片配置。集成电路封装系统500可以包括导线互连件302。

导线互连件302可以为安装在基础衬底102上的器件提供电连接。例如，导线互连件302可以被附接到集成电路器件114，来在集成电路器件114和顶部迹线112之间提供电连接。顶部迹线112在连结指处可以包括选择性的镀层以附接到导线互连件302。

重新分布层502或多层可以包括由介电材料包围的迹线。重新分布层502可以被直接安装在基础衬底102上，其中顶部迹线112嵌入介电材料中。来自重新分布层502的迹线可以被直接附接到顶部迹线112并且可以被嵌入基础包封件104中。导电柱110可以与重新分布层502的迹线直接接触并且导线互连件302可以被附接到顶部迹线112。

已经发现具有基础包封件104的基础衬底102的结构和成分比起由单个半导电材料构成的衬底简化构造并且减少材料成本。例如，对于基础包封件104使用层压材料、环氧树脂或丝印材料可以简化构造并且为顶部迹线112和导电柱110提供保护。具有基础包封件104和嵌入的迹线以及柱的基础衬底102消除对耗时的半导体印刷方法的需要。已经发现具有底部凹陷130的导电柱110减少整体封装高度，获得更薄和更纤小的封装。

已经意外地发现具有基础包封件104、顶部迹线112以及导电柱110的基础衬底102在不利用破坏性方法（例如钻孔和激光烧蚀）的情况下提供导电支撑结构。在包封之前导电结构被安置，这消除在后续处理步骤中对钻孔的需要。构造材料被保持而清洁步骤被消除，这减少整体制造步骤并且提高产品产率。

已经发现具有嵌入基础包封件104中的导电柱110的基础衬底102在几乎没有改动的情况下为球栅阵列（BGA）配置和连接盘网格阵列（LGA）配置提供多功能性。集成电路封装系统500提供可兼容于LGA和BGA配置二者的通用封装。

现在参照图6，其中示出在制造的沉积阶段图1的基础衬底102的一部分。牺牲载体602和金属板604被提供。作为实施例，牺牲载体602可以包括金属载体、SUS板、FR4板或聚合物加强板。

金属板604可以包括导电材料，例如铜。金属板604被提供在牺牲载体602的顶部上。金属板604提供用于安装导电结构（例如图1的顶部迹线112和图1的导电柱110）的平台。

金属板604还可以包括有机材料。具有有机材料的金属板604可以用作沉积于其上的顶部迹线112和导电柱110的保护。有机材料可以由碳构成并且为安装在其上的部件提供刚性和结构支撑。

顶部迹线112可以直接形成在金属板604上。导电柱110可以形成在顶部迹线112的一部分和金属板604上。导电柱110可以由与金属板604相同的材料且与顶部迹线112的材料不同的材料构成。顶部迹线112面向金属板604的表面与导电柱110面向金属板604的表面共面。

已经发现由相同导电材料构成的金属板604和导电柱110通过同时允许图1的顶部凹陷132的创建来减少制造步骤。例如，当金属板604被移除来露出顶部迹线112时，单个工艺还可以创建顶部凹陷132而不是使用分开的蚀刻工艺来创建顶部凹陷132。

现在参照图7，其中示出在制造的基础包封阶段中的图6的结构。图1的基础衬底102通过以基础包封件104来包封导电柱110、顶部迹线112和金属板604而被形成。基础衬底102可以使用环氧树脂塑封料（EMC）、丝印材料、膜、层压材料或等同包封材料来形成。导电柱110的面向与金属板604相反方向的表面可以被基础包封件104遮盖。

现在参照图8，其中示出在制造的载体移除阶段中的图7的结构。图7的牺牲载体602被移除，露出金属板604。

现在参照图9，其中示出在制造的蚀刻阶段中的图8的结构。图8的金属板604被移除。在该阶段期间，顶部凹陷132也可以在同一蚀刻工艺中创建。此外，顶部凹陷132可以被进一步处理到封装系统的规格所需的特定深度和形状。

顶部凹陷132的凹陷量可以取决于基础包封件104的厚度或垂直高度。例如，顶部凹陷132的凹陷高度或深度可以为10-25μm。

现在参照图10，其中示出在制造的管芯附接阶段中的图9的结构。图3的集成电路器件114可以被附接到基础衬底102。粘合剂902（例如，胶带或粘接膏）可以被用来将集成电路器件114附接到基础衬底102。

现在参照图11，其中示出在制造的互连件附接阶段中图10的结构。图3的导线互连件302可以被用来提供从互连侧116到顶部迹线112的电连接。顶部迹线112可以选择性地被电镀来形成连结指以附接到导线互连件302。

现在参照图12，其中示出在制造的顶部包封阶段中的图11的结构。顶部包封件122被形成在图3的基础衬底102、图3的导电柱110、图3的顶部迹线112、图3的集成电路器件114以及图3的导线互连件302上。

顶部包封件122可以使用环氧树脂塑封料、膜或等同包封材料形成。顶部包封件122可以填充在被蚀刻到导电柱110中的顶部凹陷132中，所述导电柱110在基础衬底102的顶面之下。已经发现导电柱110的顶部凹陷132中的顶部包封件122提供塑封锁合的优点，这防止顶部包封件122和基础衬底102被拉开。

现在参照图13，其中示出在制造的研磨阶段中的图11的结构。图3的基础衬底102的底面108可以被研磨或者抛光来使高度减小并且使导电柱110从基础衬底102的底面露出。通过研磨或抛光来形成底部凹陷130。导电柱110是从底面108凹陷的。

现在参照图14，其中示出在制造的系统互连阶段中的图13的结构。系统互连件124可以在底部凹陷130中被附接到导电柱110。可替换地，图13的结构可以通过在不具有图3的底部凹陷130的情况下将连接盘（land）附接到导电柱110来被用于LGA配置中。连接盘可以被附接到导电柱110以用于LGA配置。

现在参照图15，其中示出用于集成电路封装系统100和集成电路封装系统500的可替换的制造流程的实施例。所述制造流程可以包括针对图6-14中所示的步骤的改变。

为了解释上简单，来自图6-14的制造流程的处理步骤中的一些被省略来突出显示改变之处，然而理解的是，这些改变之处可以包括相同处理步骤的组合。实施例可以示出牺牲载体602。

在一个实施例中，图1的集成电路器件114被示出为安装到图1的基础衬底102。不是图3的导线互连件302而是芯片互连件120以倒装芯片配置被用在集成电路器件114上。包封和研磨的处理步骤可以与图12-14中所见的步骤相同。

实施例可以包括连接盘接触表面1501。连接盘接触表面1501是导电柱110的底面。连接盘接触表面1501可以被用于LGA配置中的连接盘附接。

该实施例还包括集成电路封装系统500的详细视图。重新分布层502可以包括介电层1502和底部迹线1504。介电层1502被直接形成在顶部迹线112和金属板604上，其中介电层1502的表面与顶部迹线112和金属板604共面。

介电层1502可以被处理、印刷或图形化来插入底面迹线1504。包括导电结构来提供电信号和功率重新分布的底部迹线1504可以被形成在介电层1502上并且通过形成在介电层1502中的孔直接接触顶部迹线112。在以基础包封件进行的包封之后，底部迹线1504被嵌入基础包封件104中并且顶部迹线112通过介电层1502与基础包封件104隔离。

重新分布层502还可以为多层。集成电路封装系统500还可以包括安装在集成电路器件114上的堆叠的器件402。集成电路封装系统500的制造流程还可以包括层压或丝印来形成集成电路封装系统500的基础包封件104。

已经意外地发现介电层1502和底部迹线1504可以被直接形成在金属板604和顶部迹线112上，这提供简化的制造工艺和共面表面。这一简化的过程消除分开的制造步骤并且允许顶部迹线112和重新分布层502在同一制造阶段期间被形成。

已经发现重新分布层502可以为具有有限横向尺寸的封装提供更多布线（routing）选项和布线表面面积。重新分布层502为包括在封装中或安装在集成电路器件114的顶部上的多个管芯提供更多布线表面面积和路径。

现在参照图16，其中示出带或晶片级规模的集成电路封装系统1600的部分视图的实施例。集成电路封装系统1600可以类似于集成电路封装系统300，除了集成电路封装系统300是预先被分割的（pre-singulated）。

实施例包括用于在制造的稍后阶段分割的集成电路封装系统300的多个实例。所述多个实例可以被形成在大的基础载体上。例如，来自图6-14的制造步骤可以针对如在集成电路封装系统1600的实施例中可见的大的带规模来执行。集成电路封装系统1600可以包括带1602、重叠边缘（rim）1604以及塑封重叠（mold overlap）部分1606。

重叠边缘1604被限定为用于在料盒（magazine）上加强或支撑带1602的突出的缘（edge）、领（collar）或肋（rib）。重叠边缘1604被附接到基础包封件104或者从基础包封件104延伸并且可以由与基础包封件104相同的材料构成。

重叠边缘1604横向延伸超过顶部包封件122的横向尺寸。重叠边缘1604通过在多个封装的分割期间提供抓握点来提供结构支撑和翘曲控制。重叠边缘1604减少对容置在顶部包封件122中的结构和部件的损坏和冲击。

已经发现重叠边缘1604可以提供用于被保持在料盒上的接触点以进行后续处理，这允许带1602使用无轨系统。重叠边缘1604还可以提供带级的（strip level）无轨或无载体制造。重叠边缘1604提供单元级翘曲控制的益处并且节省要用于轨的构造材料。

塑封重叠部分1606是顶部包封件122的与基础衬底102相交的缘。塑封重叠部分1606可以通过在基础包封件104中提供凹陷来形成。顶部包封件122被形成在基础包封件104上并且基础包封件104的一部分在塑封重叠部分围绕顶部包封件122的横向侧壁的一部分。已经发现塑封重叠部分1606为封装提供塑封锁合的益处并且防止顶部包封件122和基础包封件104的分离。

现在参照图17，其中示出带或晶片级规模的集成电路封装系统1700的部分视图的实施例。集成电路封装系统1700可以类似于集成电路封装系统1600，除了集成电路封装系统1700包括凸缘1702。集成电路封装系统1700可以包括塑封重叠部分1606。

集成电路封装系统1700可以包括附接到基础包封件104的凸缘1702。凸缘1702由与基础包封件104相同的材料构成并且凸缘1702横向延伸超过顶部包封件122。凸缘1702被限定为用于在料盒上加强或支撑带1602的突出的边缘、领或肋。

凸缘1702被附接到基础包封件104或者从基础包封件104延伸并且可以由与基础包封件104相同的材料构成。凸缘1702从顶面106延伸而在底面处被底切（undercut），形成比基础包封件104的宽度薄的边缘。凸缘1702通过在多个封装的分割期间提供抓握点来提供结构支撑和翘曲控制。凸缘1702减少对容置在顶部包封件122中的结构和部件的损坏和冲击。

已经发现凸缘1702可以提供用于被保持在料盒上的接触点以进行后续处理，这允许带1602使用无轨系统。凸缘1702还可以提供带级的无轨或无载体制造。凸缘1702提供单元级翘曲控制的益处并且节省要用于轨的构造材料。

现在参照图18，其中示出图1的导电柱110的图1的顶部凹陷132的详细视图。所述详细示图包括导电柱110和顶部迹线112的等距视图和顶视图。所述等距视图包括顶部球焊盘1816、周边凹槽1820、顶部迹线112以及导电柱110。所述详细视图是沿线A-A和B-B从基础包封件102的截面图获得的。

在图6的金属板604的蚀刻之后，顶部球焊盘1816可以从导电柱110上的顶部迹线112的一部分形成。导电柱110的表面可以围绕顶部球焊盘1816并且顶部球焊盘1816可以被部分地嵌入导电柱110中。

导电柱110围绕顶部球焊盘1816的表面可以被进一步蚀刻来形成周边凹槽1820。顶部凹陷132可以包括周边凹槽1820。周边凹槽1820通过对导电柱110围绕顶部球焊盘1816的区域挖沟来形成。根据系统的制造需要，导电柱110可以包括周边凹槽1820或者导电柱110可以保持为未被挖沟的。

已经发现周边凹槽1820可以提供结构益处，例如适合的端子直径和更多的迹线空间。此外，周边凹槽1820或顶部凹陷132可以与图1的顶部包封件122一起提供塑封锁合机构。已经发现周边凹槽1820的部分蚀刻防止在顶部球焊盘1816的创建期间顶部球焊盘1816的底切。

现在参照图19，其中示出本发明的进一步的实施方案中的集成电路封装系统100的制造的方法1900的流程图。所述方法1900包括：在框1902中形成基础衬底，这包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线施加到所述金属板，在所述顶部迹线上形成导电柱，在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；在框1904中将集成电路器件安装在基础衬底上；以及在框1906中以顶部包封件来包封所述集成电路器件和所述基础衬底。

所得的方法、处理、设备、装置、产品和/或系统是简单的、成本有效的、不复杂的、高度通用且有效的，可以通过改动已知技术来令人惊讶地、不明显地实现，因此容易适合于高效率地、经济地操作与常规制造方法或处理和技术完全兼容的装置编程系统。

本发明的另一重要方面是，它有价值地支持并服务于降低成本、简化系统和提高性能的历史趋势。

本发明的这些和其他有价值的方面因此将本技术的状态至少推进到下一个水平。

尽管已经结合特定最佳模式对本发明进行了描述，但是要理解，鉴于前述描述，许多替代方式、修改方式和变化方式对于本领域的技术人员将是显而易见的。因此，意图是涵盖落在所包括的权利要求书的范围内的所有这样的替代方式、修改方式和变化方式。在本文中到目前为止所阐述的或者在附图中所示出的所有内容都要从说明性而非限制性的意义上进行解释。

Claims (10)

1.一种用于制造集成电路封装系统的方法，所述方法包括：

形成基础衬底，所述形成基础衬底的步骤包括：

提供牺牲载体，

将金属板安装在所述牺牲载体上，

将顶部迹线施加到所述金属板，

在所述顶部迹线上形成导电柱，

在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及

移除所述牺牲载体和所述金属板；

在所述导电柱上形成顶部凹陷，所述顶部凹陷具有围绕所述顶部迹线与所述导电柱接触的部分的周边凹槽；

将集成电路器件安装在所述基础衬底上；以及

以顶部包封件来包封所述集成电路器件和所述基础衬底，所述顶部包封件在所述顶部凹陷中。

2.如权利要求1所述的方法，其中形成所述导电柱的步骤包括在所述导电柱上形成底部凹陷。

3.如权利要求1所述的方法，其中形成所述导电柱的步骤包括形成与所述顶部迹线共面的所述导电柱。

4.如权利要求1所述的方法，还包括在所述集成电路器件和所述基础衬底之间形成重新分布层。

5.如权利要求1所述的方法，其中安装所述集成电路器件的步骤包括在所述集成电路器件和所述基础衬底之间附接芯片互连件。

6.一种用于制造半导体封装的方法，所述方法包括：

形成基础衬底，所述形成基础衬底的步骤包括：

提供牺牲载体，

将金属板安装在所述牺牲载体上，

将顶部迹线施加到所述金属板，

在所述顶部迹线上形成导电柱，

在所述金属板、所述顶部迹线以及所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及

移除所述牺牲载体和所述金属板；以及

在所述导电柱上形成顶部凹陷，所述顶部凹陷具有围绕所述顶部迹线与所述导电柱接触的部分的周边凹槽；

将集成电路器件安装在所述基础衬底上；

以顶部包封件来包封所述集成电路器件和所述基础衬底，所述顶部包封件在所述顶部凹陷中；

处理所述基础衬底的底面来露出所述导电柱；以及

在所述底面将系统互连件附接到所述导电柱。

7.如权利要求6所述的方法，其中形成所述导电柱的步骤包括在所述导电柱上形成底部凹陷和顶部凹陷。

8.如权利要求6所述的方法，其中安装所述集成电路器件的步骤包括将所述集成电路器件直接安装在所述顶部迹线上。

9.如权利要求6所述的方法，其中形成所述导电柱的步骤包括在所述导电柱上形成周边凹槽，所述周边凹槽在所述基础包封件的顶面之下。

10.如权利要求6所述的方法，其中形成所述基础包封件的步骤包括：

在基础包封件上形成凸缘，所述凸缘横向延伸超过所述顶部包封件；以及

形成遮盖所述顶部包封件的横向侧的塑封重叠部分。