CN102903680A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN102903680A
CN102903680A CN2011102295615A CN201110229561A CN102903680A CN 102903680 A CN102903680 A CN 102903680A CN 2011102295615 A CN2011102295615 A CN 2011102295615A CN 201110229561 A CN201110229561 A CN 201110229561A CN 102903680 A CN102903680 A CN 102903680A
Authority
CN
China
Prior art keywords
semiconductor package
electric contact
package part
part according
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102295615A
Other languages
English (en)
Other versions
CN102903680B (zh
Inventor
萧惟中
林俊贤
白裕呈
洪良易
孙铭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN102903680A publication Critical patent/CN102903680A/zh
Application granted granted Critical
Publication of CN102903680B publication Critical patent/CN102903680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体封装件及其制法，该半导体封装件包括：具有相对的第一与第二表面的介电层、设于第一表面上的芯片、埋设于第一表面且电性连接芯片的至少二个电性接触垫、设于第二表面上的多个植球垫、以及设于介电层中且两端分别结合电性接触垫与植球垫的导电柱，以借导电柱的设计，使得植球垫的位置与电性接触垫的位置无需相互配合，因而可依需求调整植球垫的植球面积，使布线更弹性化。

Description

半导体封装件及其制法
技术领域
本发明有关一种半导体封装件，尤指一种使布线更弹性化的半导体封装件及其制法。
背景技术
随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种四方平面无引脚(Quad Flat No leads，QFN)的封装技术，其特征在于导脚不凸出该胶体表面。
如图1所示，其为第7,795,071号美国专利揭示的QFN封装件的线路结构，其通过于具有贯穿的开口100的承载板10上形成覆盖该开口100一侧的绝缘层14，该绝缘层14具有外露于该开口100的置晶侧14a与相对的植球侧14b，于该置晶侧14a上埋设多个电性接触垫12及导电迹线11，且于该植球侧14b中埋设多个植球垫15。其中，该导电迹线11位于各该电性接触垫12之间，且该植球垫15与该电性接触垫12相接合于该绝缘层14中，又该电性接触垫12用于电性连接芯片(图未示)，而该植球垫15结合焊球(图未示)以接置电路板(图未示)。
然而，现有线路结构中，该植球垫15与该电性接触垫12的位置相同(中心对齐)，使得焊球布设(solder ball layout)与电性接触垫12的位置需相互配合，造成相互牵制，所以使该植球垫15的植球面积A’受到限制(其宽度约230μm)而无法增加，因而降低焊球的结合力。
此外，各该植球垫15之间的植球间距b’约500μm，且该电性接触垫12的位置需配合该植球垫15，所以各该电性接触垫12(径长d’约290μm)的间距也需配合各该植球垫15的植球间距b’，而无法增加各该电性接触垫12的间距，导致该导电迹线11的数量受限(导电迹线11的线宽w’与线距t’均约40μm)，如图所示的最多两条导电迹线11，因而难以提升布线密度。
因此，如何克服现有技术于提升布线密度上的瓶颈，实为一重要课题。
发明内容
为克服现有技术的问题，本发明提出一种布线弹性化的半导体封装件及其制法，可依需求调整植球垫的植球面积，使布线更弹性化。
本发明所提供的半导体封装件，包括：具有相对的第一与第二表面的介电层；置于该介电层的第一表面上的半导体芯片；埋设且外露于该介电层的第一表面，并电性连接该半导体芯片的至少二个电性接触垫；设于该介电层的第二表面上的多个植球垫；以及设于该介电层中的多个导电柱，且各该导电柱具有相对的第一端与第二端，该第一端结合该电性接触垫，而第二端结合该植球垫，以电性连接该植球垫与该电性接触垫。
本发明还提供一种半导体封装件的制法，其包括：于一基板上形成至少二个电性接触垫；形成至少二个导电柱于该电性接触垫上；形成介电层于该基板上，以包覆该导电柱与电性接触垫，且该介电层外露该导电柱；形成多个植球垫于该介电层与该导电柱上，以电性连接该导电柱；形成绝缘保护层于该介电层上，且该绝缘保护层外露该植球垫；贯穿该基板以形成开口，以令该开口外露该些电性接触垫；以及置放半导体芯片于该开口中，使该半导体芯片电性连接该些电性接触垫。
本发明的半导体封装件及其制法中，通过先于电性接触垫上形成导电柱，再于导电柱上形成植球垫，使植球垫的布设与电性接触垫的位置无需相互配合，所以该植球垫的位置及植球面积可任意调整，以增加焊球布设的设计弹性。
此外，因各该电性接触垫的间距不需配合各该植球垫的间距，所以可依需求调整各该电性接触垫的间距，以增加电性接触垫布设的设计弹性，使各该电性接触垫之间可弹性化设计导电迹线的数量，进而可调整布线密度。
另外，依前述的本发明的半导体封装件及其制法，本发明还提供其更具体的技术，详如后述。
附图说明
图1为现有QFN封装件的线路结构的剖面示意图；以及
图2A至图2G为本发明半导体封装件的制法的剖面示意图；其中，图2E’至图2F’为图2E至图2F的另一实施例。
主要组件符号说明
10 承载板
100，200 开口
11，21 导电迹线
12，22 电性接触垫
14 绝缘层
14a 置晶侧
14b 植球侧
15，25，25’ 植球垫
2 半导体封装件
20 基板
210，230 光阻
23 导电柱
23a 第一端
23b 第二端
24 介电层
24a 第一表面
24b 第二表面
250，250’ 表面处理层
251 金属层
26 绝缘保护层
27 半导体芯片
270 电性连接垫
28 焊线
29 封装胶体
A，A’ 植球面积
b，b’ 植球间距
d，d’ 径长
w，w’ 线宽
t，t’ 线距。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
图2A至图2G为绘示本发明半导体封装件2的制法的剖面示意图。
如图第2A所示，提供一基板20，且进行图案化制程，以借由光阻210外露部分基板20表面，以电镀形成多个导电迹线21及至少二个电性接触垫22于该基板20上，且该些导电迹线21位于该至少二个电性接触垫22之间。
如图2B所示，进行另一图案化制程，以于每一电性接触垫22上借由另一光阻230而电镀形成一导电柱23，且该导电柱23具有相对的第一端23a与第二端23b，该第一端23a结合该电性接触垫22上。
如图2C所示，移除所有的光阻210，230，再形成具有相对的第一表面24a及第二表面24b的介电层24于该基板20上，以包覆该导电迹线21、电性接触垫22与导电柱23。于本实施例中，该介电层24的第一表面24a结合该基板20，且该介电层24的第二表面24b外露该导电柱23的第二端23b。
如图2D所示，进行图案化制程，以借由光阻(图未示)而电镀形成多个植球垫25于该介电层24的第二表面24b与该导电柱23的第二端23b上，以电性连接该导电柱23；再移除该光阻。接着，形成绝缘保护层26于该介电层24的第二表面24b上，且借由整平制程，使该绝缘保护层26的表面与该植球垫25的表面齐平，令该绝缘保护层26外露该些植球垫25。
于本实施例中，该绝缘保护层26与介电层24为相同材质，例如：封装胶体；然而，于其它实施例中，该绝缘保护层26与介电层24可为不同材质，并无特别限制。
如图2E所示，借由蚀刻制程，贯穿该基板20以形成开口200，且该开口200外露该些电性接触垫22及该介电层24的部分第一表面24a。
此外，也借由蚀刻制程，使该植球垫25’微凹，令该植球垫25’的表面低于该绝缘保护层26的表面。但于其它实施例中，仍可使该绝缘保护层26的表面与该植球垫25的表面保持齐平，并无限制植球垫的高度。
如图2F所示，借由预镀引脚框架(pre-plated lead frame，PPF)方式，形成表面处理层250于该电性接触垫22与该植球垫25’上，且形成该表面处理层250的材料为电镀镍、钯及金材(Ni/Pd/Au)的合金。
如图2E’及图2F’所示，于另一实施例中，是先以无电电镀(Electroless plating)铜材的方式形成金属层251于该绝缘保护层26与该植球垫25’上，再形成该开口200；接着，形成该表面处理层250于该电性接触垫22上，再移除该金属层251。接着，形成另一表面处理层250’于该植球垫25’上，且形成该另一表面处理层250’的材料为有机可焊保护材(Organic Solderability Preservatives，OSP)。
如图2G所示，接续图2F的制程，置放半导体芯片27于该开口200中的介电层24的第一表面24a上，再进行打线制程，使该半导体芯片27的电性连接垫270以焊线28电性连接该些电性接触垫22。
接着，形成封装胶体29于该开口200中的介电层24的第一表面24a上，以覆盖该半导体芯片27、焊线28、该些电性接触垫22与其上的表面处理层250。
于后续使用本发明的半导体封装件2中，可形成导电组件(如焊球，图未示)于该植球垫25’(或其上的表面处理层250，250’)上，以结合电子装置(图未示)，如电路板。
本发明的制法通过先于电性接触垫22上形成导电柱23，再于导电柱23上形成植球垫25’，使该植球垫25’的位置及植球面积A可依需求调整，以增加焊球布设的设计弹性，如图2E所示。所以与现有技术相比，本发明的植球垫25的植球面积A(其宽度约350μm)不受限制电性接触垫22的位置影响而可大幅增加，因而有效提高焊球的结合力，进而提高组装后的产品可靠度。
此外，借由该导电柱23连接该电性接触垫22与植球垫25’，使各该电性接触垫22的间距不需配合各该植球垫25的植球间距b，因而可依需求调整各该电性接触垫22的间距及径长，以增加电性接触垫22布设的设计弹性。因此，当植球间距b如现有技术的约500μm时，可使该导电柱23相对该植球垫25’中心偏移而令各该电性接触垫22(其径长d约220μm)的间距增加，所以与现有技术相比，本发明的导电迹线21的数量可弹性化，例如：增加该导电迹线21的数量(导电迹线21的线宽w与线距t均约40μm)，如图所示的四条导电迹线21，以提升布线密度。
本发明还提供一种半导体封装件2，其包括：具有相对的第一表面24a与第二表面24b的介电层24、置于该介电层24的第一表面24a上的半导体芯片27、埋设于该介电层24的第一表面24a，并电性连接该半导体芯片27的至少二个电性接触垫22、埋设于该介电层24的第一表面24a，且位于该至少二个电性接触垫22之间的多个导电迹线21、设于该介电层24的第二表面24b上的多个植球垫25，25’、以及设于该介电层24中的多个导电柱23。
所述的电性接触垫22外露于该介电层24的第一表面24a，以借焊线28电性连接该半导体芯片27的电性连接垫270。
所述的导电柱23具有相对的第一端23a与第二端23b，该第一端23a结合该电性接触垫22，而该第二端23b结合该植球垫25，25’，以电性连接该植球垫25，25’与该电性接触垫22。
所述的半导体封装件2还包括形成于该介电层24的第一表面24a上的封装胶体29，以覆盖该半导体芯片27、焊线28与电性接触垫22。也包括设于该介电层24的第二表面24b上的绝缘保护层26，外露该植球垫25，25’。
又，所述的半导体封装件2还包括形成于该电性接触垫22上的表面处理层250，且形成该表面处理层250的材料为电镀镍、钯及金材的合金。也包括形成于该植球垫25，25’上的表面处理层250，250’，且形成该表面处理层250，250’的材料为电镀镍、钯及金材的合金或有机可焊保护材。
另外，所述的半导体封装件2还包括具有贯穿开口200的基板20，且该介电层24的第一表面24a设于该基板20上以封盖该开口200的一侧，并使该半导体芯片27与该电性接触垫22均位于该开口200中。
综上所述，本发明的半导体封装件及其制法，主要借由导电柱的两端连接电性接触垫与植球垫，使得焊球布设与电性接触垫的位置无需相互配合，所以可依需求调整该植球垫的位置与植球面积、及各该电性接触垫的间距与导电迹线的数量，以达到布线弹性化的目的。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (26)

1.一种半导体封装件，其包括：
介电层，其具有相对的第一表面与第二表面；
半导体芯片，其置于该介电层的第一表面上；
至少二个电性接触垫，其埋设且外露于该介电层的第一表面，并电性连接该半导体芯片；
多个植球垫，其设于该介电层的第二表面上；以及
多个导电柱，其设于该介电层中，且各该导电柱具有相对的第一端与第二端，该第一端结合该电性接触垫，而第二端结合该植球垫，以电性连接该植球垫与该电性接触垫。
2.根据权利要求1所述的半导体封装件，其特征在于，该半导体芯片是以打线方式电性连接该电性接触垫。
3.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括形成于该电性接触垫上的表面处理层。
4.根据权利要求3所述的半导体封装件，其特征在于，形成该表面处理层的材料为镍、钯及金。
5.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括形成于该植球垫上的表面处理层。
6.根据权利要求5所述的半导体封装件，其特征在于，形成该表面处理层的材料为镍、钯及金或有机可焊保护材。
7.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括形成于该介电层的第一表面上的封装胶体，以覆盖该半导体芯片与该电性接触垫。
8.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括具有贯穿开口的基板，且该介电层的第一表面设于该基板上以封盖该开口的一侧。
9.根据权利要求8所述的半导体封装件，其特征在于，该半导体芯片位于该开口中，且该电性接触垫外露于该开口。
10.根据权利要求1所述的半导体封装件，其特征在于，还包括绝缘保护层，其设于该介电层的第二表面上，且外露该植球垫。
11.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括多个导电迹线，其埋设于该介电层的第一表面，且位于该至少二个电性接触垫之间。
12.一种半导体封装件的制法，其包括：
于一基板上形成至少二个电性接触垫；
形成多个导电柱于该至少二个电性接触垫上；
形成介电层于该基板上，以包覆该导电柱与电性接触垫，且该介电层外露该导电柱；
形成多个植球垫于该介电层与该导电柱上，以电性连接该导电柱；
形成绝缘保护层于该介电层上，且该绝缘保护层外露该植球垫；
贯穿该基板以形成开口，以令该开口外露该些电性接触垫；以及
置放半导体芯片于该开口中，使该半导体芯片电性连接该些电性接触垫。
13.根据权利要求12所述的半导体封装件的制法，其特征在于，该电性接触垫是以电镀方式形成。
14.根据权利要求12所述的半导体封装件的制法，其特征在于，该导电柱是以电镀方式形成。
15.根据权利要求12所述的半导体封装件的制法，其特征在于，该植球垫是以电镀方式形成。
16.根据权利要求12所述的半导体封装件的制法，其特征在于，该开口是以蚀刻方式形成。
17.根据权利要求12所述的半导体封装件的制法，其特征在于，该半导体芯片是以打线方式电性连接该电性接触垫。
18.根据权利要求12所述的半导体封装件的制法，其特征在于，该制法还包括于形成该开口后，形成表面处理层于该电性接触垫与该植球垫上。
19.根据权利要求18所述的半导体封装件的制法，其特征在于，形成该表面处理层的材料为镍、钯及金。
20.根据权利要求12所述的半导体封装件的制法，其特征在于，该制法还包括于形成该开口前，形成金属层于该绝缘保护层与该植球垫上，且于形成该开口后，再形成表面处理层于该电性接触垫上，接着，移除该金属层。
21.根据权利要求20所述的半导体封装件的制法，其特征在于，该金属层为以无电电镀方式形成的铜材。
22.根据权利要求20所述的半导体封装件的制法，其特征在于还包括于移除该金属层后，形成另一表面处理层于该植球垫上。
23.根据权利要求22所述的半导体封装件的制法，其特征在于，形成该表面处理层的材料为镍、钯及金或有机可焊保护材。
24.根据权利要求12所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该开口中，以覆盖该半导体芯片与该电性接触垫。
25.根据权利要求12所述的半导体封装件的制法，其特征在于，形成该电性接触垫的步骤，还包括于该基板上形成多个导电迹线，且该多个导电迹线位于该至少二个电性接触垫之间。
26.根据权利要求25所述的半导体封装件的制法，其特征在于，该导电迹线是以电镀方式形成。
CN201110229561.5A 2011-07-27 2011-08-09 半导体封装件及其制法 Active CN102903680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100126529A TWI497668B (zh) 2011-07-27 2011-07-27 半導體封裝件及其製法
TW100126529 2011-07-27

Publications (2)

Publication Number Publication Date
CN102903680A true CN102903680A (zh) 2013-01-30
CN102903680B CN102903680B (zh) 2015-11-25

Family

ID=47575858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110229561.5A Active CN102903680B (zh) 2011-07-27 2011-08-09 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US20130026657A1 (zh)
CN (1) CN102903680B (zh)
TW (1) TWI497668B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779306A (zh) * 2014-01-26 2014-05-07 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
CN104064542A (zh) * 2013-03-21 2014-09-24 新科金朋有限公司 无核心集成电路封装系统及其制造方法
CN104253092A (zh) * 2013-06-27 2014-12-31 新科金朋有限公司 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
CN105405835A (zh) * 2014-09-10 2016-03-16 恒劲科技股份有限公司 中介基板及其制法
CN105470230A (zh) * 2014-09-26 2016-04-06 矽品精密工业股份有限公司 封装结构及其制法
CN105575942A (zh) * 2014-08-29 2016-05-11 恒劲科技股份有限公司 中介基板及其制法
CN105633055A (zh) * 2014-11-12 2016-06-01 矽品精密工业股份有限公司 半导体封装结构及其制法
CN105655303A (zh) * 2014-12-03 2016-06-08 恒劲科技股份有限公司 中介基板及其制法
CN105720031A (zh) * 2014-12-03 2016-06-29 恒劲科技股份有限公司 中介基板及其制法
CN106158819A (zh) * 2015-09-21 2016-11-23 胡迪群 具有横向导通电路的封装基材
CN106229309A (zh) * 2016-07-20 2016-12-14 日月光半导体(上海)有限公司 封装基板及其制造方法
CN107845600A (zh) * 2017-10-12 2018-03-27 太极半导体（苏州）有限公司 一种键合式晶圆级封装结构及其工艺流程
CN109411432A (zh) * 2017-08-18 2019-03-01 财团法人工业技术研究院 半导体封装重布线层结构
CN109830469A (zh) * 2013-08-05 2019-05-31 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI550791B (zh) * 2014-01-16 2016-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI581386B (zh) * 2014-06-16 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
US9355983B1 (en) 2014-06-27 2016-05-31 Stats Chippac Ltd. Integrated circuit packaging system with interposer structure and method of manufacture thereof
WO2019133015A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Zero-misalignment two-via structures
WO2019133016A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Zero-misalignment two-via structures using photoimageable dielectric, buildup film, and electrolytic plating
CN113594334B (zh) * 2021-07-15 2023-10-27 福建天电光电有限公司 新型半导体支架

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139981A1 (en) * 2003-12-24 2005-06-30 Fujitsu Limited High-frequency device
US20080145967A1 (en) * 2006-12-14 2008-06-19 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
US20110169147A1 (en) * 2010-01-13 2011-07-14 Via Technologies, Inc. Chip package structure and package substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
TW544784B (en) * 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
DE10245945A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Lichtquellenmodul sowie Verfahren zu dessen Herstellung
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
DE102005034011B4 (de) * 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
TWI389220B (zh) * 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI407534B (zh) * 2008-06-03 2013-09-01 Unimicron Technology Corp 具雙面線路之封裝基板及其製法
DE102009001969A1 (de) * 2009-03-30 2010-10-07 Robert Bosch Gmbh Sensormodul
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8304296B2 (en) * 2010-06-23 2012-11-06 Stats Chippac Ltd. Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
US8796137B2 (en) * 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139981A1 (en) * 2003-12-24 2005-06-30 Fujitsu Limited High-frequency device
US20080145967A1 (en) * 2006-12-14 2008-06-19 Advanpack Solutions Pte Ltd. Semiconductor package and manufacturing method thereof
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
US20110169147A1 (en) * 2010-01-13 2011-07-14 Via Technologies, Inc. Chip package structure and package substrate

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064542A (zh) * 2013-03-21 2014-09-24 新科金朋有限公司 无核心集成电路封装系统及其制造方法
CN104064542B (zh) * 2013-03-21 2018-04-27 新科金朋有限公司 无核心集成电路封装系统及其制造方法
CN104253092A (zh) * 2013-06-27 2014-12-31 新科金朋有限公司 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
CN104253092B (zh) * 2013-06-27 2019-02-12 新科金朋有限公司 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
US10134664B2 (en) 2013-06-27 2018-11-20 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
CN109830469A (zh) * 2013-08-05 2019-05-31 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104733334A (zh) * 2013-12-20 2015-06-24 星科金朋有限公司 具有无过孔衬底的集成电路封装系统及其制造方法
CN103779306B (zh) * 2014-01-26 2016-11-23 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
CN103779306A (zh) * 2014-01-26 2014-05-07 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
CN105575942A (zh) * 2014-08-29 2016-05-11 恒劲科技股份有限公司 中介基板及其制法
CN105405835A (zh) * 2014-09-10 2016-03-16 恒劲科技股份有限公司 中介基板及其制法
CN105470230A (zh) * 2014-09-26 2016-04-06 矽品精密工业股份有限公司 封装结构及其制法
CN105633055A (zh) * 2014-11-12 2016-06-01 矽品精密工业股份有限公司 半导体封装结构及其制法
CN105633055B (zh) * 2014-11-12 2020-02-21 矽品精密工业股份有限公司 半导体封装结构的制法
CN105720031A (zh) * 2014-12-03 2016-06-29 恒劲科技股份有限公司 中介基板及其制法
CN105655303A (zh) * 2014-12-03 2016-06-08 恒劲科技股份有限公司 中介基板及其制法
CN106158819A (zh) * 2015-09-21 2016-11-23 胡迪群 具有横向导通电路的封装基材
CN106229309A (zh) * 2016-07-20 2016-12-14 日月光半导体(上海)有限公司 封装基板及其制造方法
CN106229309B (zh) * 2016-07-20 2019-05-07 日月光半导体(上海)有限公司 封装基板及其制造方法
CN109411432A (zh) * 2017-08-18 2019-03-01 财团法人工业技术研究院 半导体封装重布线层结构
CN109411432B (zh) * 2017-08-18 2020-09-18 财团法人工业技术研究院 半导体封装重布线层结构
CN107845600A (zh) * 2017-10-12 2018-03-27 太极半导体（苏州）有限公司 一种键合式晶圆级封装结构及其工艺流程

Also Published As

Publication number Publication date
US20130026657A1 (en) 2013-01-31
TW201306207A (zh) 2013-02-01
TWI497668B (zh) 2015-08-21
CN102903680B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN102903680B (zh) 半导体封装件及其制法
US8497159B2 (en) Method of manufacturing leadless integrated circuit packages having electrically routed contacts
US8053349B2 (en) BGA package with traces for plating pads under the chip
US9510453B2 (en) Package carrier
US20050127492A1 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN102456648B (zh) 封装基板的制法
CN103021969B (zh) 基板、半导体封装件及其制法
CN102867799A (zh) 封装基板及其制造方法
CN105990268B (zh) 电子封装结构及其制法
KR20170079381A (ko) 반도체 패키지 및 제조 방법
CN102867801A (zh) 半导体承载件暨封装件及其制法
TW200849536A (en) Semiconductor package and fabrication method thereof
CN104134641A (zh) 半导体封装件及其制法
CN102456649A (zh) 封装基板及其制法
TWI473221B (zh) 封裝基板及其製法
CN101740408B (zh) 开窗型半导体封装件的制法
CN104064530B (zh) 半导体封装件及其制法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN102034786A (zh) 印刷电路板、凸点阵列封装件及其制造方法
KR20210045876A (ko) 반도체 패키지
CN105870025A (zh) 电子封装结构的制法
CN103390598A (zh) 半导体封装件及其制法
CN102208355B (zh) 四方平面无导脚半导体封装件及其制造方法
CN101335215A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant