DE102005034011B4 - Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005034011B4
DE102005034011B4 DE102005034011A DE102005034011A DE102005034011B4 DE 102005034011 B4 DE102005034011 B4 DE 102005034011B4 DE 102005034011 A DE102005034011 A DE 102005034011A DE 102005034011 A DE102005034011 A DE 102005034011A DE 102005034011 B4 DE102005034011 B4 DE 102005034011B4
Authority
DE
Germany
Prior art keywords
wall structure
semiconductor
plastic housing
lid
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005034011A
Other languages
English (en)
Other versions
DE102005034011A1 (de
Inventor
Klaus Pressel
Jochen Dangelmaier
Horst Dr. Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005034011A priority Critical patent/DE102005034011B4/de
Priority to US11/488,872 priority patent/US7659618B2/en
Publication of DE102005034011A1 publication Critical patent/DE102005034011A1/de
Application granted granted Critical
Publication of DE102005034011B4 publication Critical patent/DE102005034011B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Halbleiterbauteil für Hochfrequenzen über 10 GHz mit einem Halbleiterchip (4) auf einem Verdrahtungssubstrat (17), der auf seiner aktiven Oberseite (5) einen Hochfrequenzbereich (6) und einen niederfrequenten und/oder einen gleichspannungsversorgten Bereich (7) aufweist, wobei der Halbleiterchip (4) mit seinem niederfrequenten bzw. gleichspannungsversorgten Bereich (7) in eine Kunststoffgehäusemasse (8) eingebettet ist und die Kunststoffgehäusemasse (8) von dem Hochfrequenzbereich (6) auf der aktiven Oberseite (5) des Halbleiterchips (4) durch einen Hohlraum (27) beabstandet angeordnet ist, dadurch gekennzeichnet, dass der Hochfrequenzbereich (6) mindestens eine Kontaktfläche (14) mit einem Bonddraht (15) aufweist, der teilweise in dem Hohlraum (27) und teilweise in der Kunststoffgehäusemasse (8) angeordnet ist zur Verbindung mit Kontaktanschlussflächen (16) auf dem Verdrahtungssubstrat (17).

Description

  • Die Erfindungen betreffen ein Halbleiterbauteil für Hochfrequenzen über 10 GHz gemäß dem Oberbegriff des Anspruchs 1, wie es aus der DE 103 10 617 A1 bekannt ist und ein Verfahren zur Herstellung desselben. Dazu weist das Halbleiterbauteil einen Halbleiterchip auf, der auf seiner aktiven Oberseite einen Hochfrequenzbereich und einen niederfrequenten und/oder einen gleichspannungsversorgten Bereich aufweist. Dabei kann der Halbleiterchip mit seinem niederfrequenten bzw. gleichspannungsversorgten Bereich ohne Probleme in eine Kunststoffgehäusemasse mit einer relativen Dielektrizitätszahl von 3 bis 5 eingebettet werden. Bei elektronischen Bauelementen, die mit Hochfrequenz beaufschlagt werden, beeinflussen derartige Materialien einer Kunststoffgehäusemasse der direkten Umgebung der Leiterbahnen die elektrischen Eigenschaften des Hochfrequenzbauteils, und schränken die Verarbeitbarkeit und die Integrität hochfrequenter Signale deutlich ein.
  • Dabei beeinflusst die Dielektrizitätskonstante ε mit ε = εr·ε0 – wobei ε0 die absolute Dielektrizitätskonstante im Vakuum und εr die relative Dielektrizitätskonstante sind – die Signalausbreitungsgeschwindigkeit, die proportional zu ε–1/2 ist. Deshalb werden für Hochfrequenzhalbleiterbauelemente niedrige Werte der relativen Dielektrizitätskonstanten εr angestrebt, um hohe Ausbreitungsgeschwindigkeiten und somit geringe Verzögerungszeiten zu erreichen. Darüber hinaus beeinflusst die Dielektrizitätskonstante die Wechselstromwiderstände der Leiterbahnen, da die Impedanzen etwa proportional zu ε zunehmen. Ein weiterer physikalischer Faktor, der von dem umgebenden Material abhängig ist, ist der so genannte Verlustfaktor tanδ. Der Verlustfaktor tanδ bestimmt die Dispersion bzw. die Verzerrung eines Signals. Ein hoher Verlustfaktor bewirkt ein Auseinanderlaufen des Signals, sodass ein Rechteckimpuls seine Form nicht beibehält. Deshalb besteht auch hier der Bedarf eines niedrigen Verlustfaktors für Hochfrequenzbauteile, da bspw. dann die Rechteckimpulse ihre Form während der Laufzeit über eine vorgegebene Strecke nahezu unverzerrt beibehalten.
  • Die gegenwärtigen Kunststoffgehäusemassen aus gefüllten Kunststoffen, wie Duroplasten oder Thermoplasten, weisen einen typischen Wert für die Dielektrizitätszahl bzw. die relative Dielektrizitätskonstante εr von ungefähr 3 bis 5 auf und einen Verlustfaktor tanδ von ungefähr 0,01. Dabei sind diese Werte sowohl temperatur- als auch frequenzabhängig, wobei sich die obigen Werte auf Hochfrequenzen von etwa 1 GHz beziehen, und die Wechselwirkung mit dem umgebenden Material sowie die Rückwirkung auf die elektrischen Eigenschaften mit zunehmender Frequenz immer kritischer werden. Andererseits kann auf ein Kunststoffmaterial zum Schutz der Oberfläche der Hochfrequenzhalbleiterchips und der integrierten Schaltkreise auf diesen Halbleiterchips nicht verzichtet werden, um die Zuverlässigkeit und Lebensdauer derartiger Halbleiterbauteile zu gewährleisten. Die oben erwähnten Materialeigenschaften in Bezug auf die Dielektrizitätszahl εr und auf den Verlustfaktor tanδ begrenzen die Anwendbarkeit üblicher Gehäusetechnologien auf bestimmte Hochfrequenzanwendungen, wobei sich die Hochfrequenzeigenschaften der Halbleiterbauelemente ab einer bestimmten Grenzfrequenz stark einschränken und verschlechtern.
  • Diese Grenzfrequenzen liegen bisher bei einigen GHz, sodass ein Bedarf besteht, diese Grenzfrequenzen weiter hinauszuschieben in den Bereich von mehreren 10 GHz bis zu wenigen 100 GHz. Um diese Grenzen hinauszuschieben, werden bevorzugt Hohlraumgehäuse eingesetzt, bei denen die internen elektrischen Verbindungselemente, wie Drahtverbindungen, nun nicht mehr von Kunststoff eingehüllt werden, mit dem Nachteil, dass derartige freiliegende Drahtverbindungen die Zuverlässigkeit der Halbleiterbauelemente stark herabsetzen. Andere Lösungsansätze arbeiten mit Flip-Chip-Kontakten, um die Drahtverwehung zu vermeiden und die Länge der Verbindungselemente zu verkürzen. Doch auch diese stoßen in Abhängigkeit der Größe der Flip-Chip-Kontakte an Grenzfrequenzen, wenn es um Hochfrequenzsignale über 10 GHz geht.
  • Aus der Druckschrift US 6,446,316 B1 ist das Einkapseln von SAW-Komponenten, so genannten "Surface Akustic Wave"-Filtern, bekannt. Dabei wird beim Einkapseln eine Kappe auf das Halbleitersubstrat gesetzt, um die Hochfrequenzkomponenten vor einem Kontakt mit der Kunststoffgehäusemasse zu schützen. Die Kappe weist die Form einer Abdeckung auf und hat Aussparungen, in denen die Hochfrequenzkomponenten des SAW-Filters angeordnet sind. Um eine derartige mit Aussparungen strukturierte Abdeckung herzustellen, wird auf die Abdeckung eine photolithographisch strukturierbare Schicht aufgetragen, die anschließend durch Belichten und Entwickeln strukturiert und auf das Substrat aus Halbleitermaterial aufgebracht wird. Eine derartig mit Aussparungen strukturierte Abdeckung erfordert ein Fertigungsverfahren, das mit hohen Kosten verbunden ist, zumal auch die Justage der Abdeckung auf dem Substrat Probleme bereitet.
  • Aus der DE 103 10 617 A1 ist ein elektronisches Bauteil mit auf der Oberseite des Chips angeordneten Schaltungsstrukturen bekannt, wobei die Schaltungsstrukturen den Bodenbereich eines Hohlraums bilden. Dabei ist nachteilig, dass Außenkontakte des Halbleiterchips nur außerhalb des Hohlraums angeordnet sein können.
  • Aufgabe der Erfindungen ist es, ein Halbleiterbauteil für Hochfrequenzen über 10 GHz anzugeben, das kostengünstig mit einfachen Mitteln herstellbar ist und zuverlässig die Grenzfrequenzen herkömmlicher hochfrequenter Halbleiterbauteile in einer Kunststoffgehäusemasse deutlich heraufsetzt und zugleich die Bonddrähte optimal schützt.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindungen ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil für Hochfrequenzen über 10 GHz mit einem Halbleiterchip, der auf seiner aktiven Oberseite einen Hochfrequenzbereich und einen niederfrequenten und/oder einen gleichspannungsversorgten Bereich aufweist, geschaffen. Dabei ist der Halbleiterchip mit seinem niederfrequenten bzw. gleichspannungsversorgten Bereich in eine Kunststoffgehäusemasse eingebettet. Andererseits ist die Kunststoffgehäusemasse von dem Hochfrequenzbereich auf der aktiven Oberseite des Halbleiterchips durch einen Hohlraum beabstandet angeordnet.
  • Dieses Halbleiterbauteil hat den Vorteil, dass die hochfrequenz-sensitiven Bereiche nicht von der Kunststoffgehäusemasse berührt werden, sondern dass zwischen der Kunststoffgehäusemasse und den hochfrequenz-sensitiven Bereichen ein Abstand besteht. Dieses hat den Vorteil, dass in unmittelbarer Umgebung der hochfrequenzleitenden Leiterbahnen und Strukturen die relative Dielektrizitätskonstante ε etwa 1 ist, und damit den niedrigsten in der Natur vorkommenden Wert einnimmt.
  • Der Hochfrequenzbereich weist mindestens eine Kontaktfläche mit einem Bonddraht auf, wobei der Bonddraht teilweise in dem Hohlraum und teilweise in der Kunststoffgehäusemasse angeordnet ist. Dazu ist der Bonddraht vorteilhafter Weise zwischen einem Deckel und einer Wandstruktur des Hohlraums in einer Klebstoffschicht fixiert. Die Klebstoffschicht weist eine Dicke auf, die größer oder gleich dem Durchmesser des Bonddrahtes ist.
  • Dadurch wird gewährleistet, dass nach dem Fixieren des Bonddrahtes zwischen dem Deckel und der Wandstruktur in der Klebstoffschicht, ein Verwehen des Bonddrahtes beim Aufbringen und Einbetten in eine Kunststoffgehäusemasse nicht möglich ist, und somit eine zuverlässige Einbettung eines Teils des Bonddrahtes in dem Kunststoffgehäuse erfolgt.
  • Bei dieser Lösung sind hochfrequenzbelastete Kontaktanschlussflächen nicht unmittelbar in Kunststoffgehäusemasse eingebettet, sondern die Kontaktflächen in hochfrequenzsensiblen Bereichen sind frei von der Kunststoffgehäusemasse. Eine Kunststoffgehäusemasse ist erst dann vorgesehen, wenn der Bonddraht z. B. durch die Klebstoffschicht vorzugsweise zwischen Deckel und Wandstruktur nach außen zu einer entsprechenden Kontaktanschlussfläche auf dem Verdrahtungssubstrat geführt wird, wodurch der Bonddraht in vorteilhafter Weise in seiner Lage fixiert ist.
  • Die Wandstruktur sorgt für eine präzise Abgrenzung zwischen der Kunststoffgehäusemasse, die beabstandet von der aktiven Oberseite des Halbleiterchips in hochfrequenzsensiblen Bereichen angeordnet ist, und der Kunststoffgehäusemasse, die unmittelbar auf der aktiven Oberseite des Halbleiterchips in den niederfrequenten bzw. den gleichspannungsversorgten Bereichen aufliegt. Diese Wandstruktur kann vorzugsweise ein photolithographisch strukturiertes und ausgehärtetes Material aufweisen. Dieses hat den Vorteil, dass die Wandstruktur bereits bei der Herstellung der Halbleiterchips auf der Basis von Halbleiterwafern auf diese Halbleiterwafer für eine Vielzahl von Halbleiterchips aufgebracht werden kann und eine Höhe von einigen zehntel Mikrometern bis wenige Millimeter erreichen kann. Durch die Höhe der Wandstruktur wird gleichzeitig auch der Abstand der Kunststoffgehäusemasse von der aktiven Oberseite des Halbleiterchips definiert.
  • Weiterhin ist es vorgesehen, dass die Wandstruktur von einem in seiner flächigen Erstreckung angepassten Deckel abgeschlossen ist. Ein derartiger Deckel sorgt dafür, dass beim Aufbringen einer Kunststoffgehäusemasse der Hochfrequenzbereich geschützt bleibt, sodass keine Kunststoffgehäusemasse unmittelbar den Hochfrequenzbereich berührt. Durch die Anpassung des Deckels an die flächige Erstreckung der Wandstruktur kann gleichzeitig sichergestellt werden, dass eine entsprechend gute Abdichtung zu der Wandstruktur erreicht wird.
  • In einer Ausführungsform des erfindungsgemäßen Halbleiterbauteils für Hochfrequenzen über 10 GHz ist die Wandstruktur und auch teilweise der Deckel von der Kunststoffgehäusemasse umgeben. Das hat den Vorteil, dass die Kunststoffmasse und der Deckel in Position und gegeneinander abgedichtet gehalten werden.
  • In einer weiteren Ausführungsform der Erfindungen ist die Oberseite des Deckels frei von Kunststoffgehäusemasse. Dies ist dann besonders von Vorteil, wenn der Deckel aus einem metallischen Material besteht, sodass die freie Oberseite des Deckels zur Anbringung von weiteren Kühlelementen oder Wärmesenken genutzt werden kann. Des Weiteren ist es vorgesehen, dass der Deckel eine Siliziumplatte aufweist. Dies ist besonders von Vorteil, da die Grundsubstanz der Halbleiterchips üblicherweise Silizium ist und somit der Ausdehnungskoeffi zient der Siliziumplatte dem Ausdehnungskoeffizienten des Halbleiterchips angepasst ist.
  • In einer weiteren Ausbildung des Deckels ist dieser aus einer Metallplatte hergestellt. Das wiederum hat den oben bereits erwähnten Vorteil, dass weitere Kühlelemente und/oder Wärmesenken auf der Oberseite des Deckels angebracht bzw. aufgelötet sein können. Weiterhin ist es auch möglich, dass der Deckel eine Glasplatte und/oder eine Keramikplatte aufweist. Diese Glasplatten bzw. Keramikplatten sind einerseits beabstandet von dem Hochfrequenzbereich auf der aktiven Oberseite des Halbleiterchips angeordnet und haben andererseits den weiteren Vorteil, dass ihre relative Dielektrizitätskonstante er kleiner ist als der oben genannte Bereich zwischen 3 und 5 und dass auch der tanδ durch diese Materialien weiter verringert werden kann.
  • Schließlich ist es möglich, dass der Deckel eine polymere Kunststoffplatte aufweist. Eine derartige polymere Kunststoffplatte kann bspw. aus einem glasfaserverstärkten Harz hergestellt sein, wobei dieses den Vorteil hat, dass sich eine derartige Kunststoffplatte ohne große Probleme in die umgebende Kunststoffgehäusemasse einbetten lässt, zumal der thermische Ausdehnungskoeffizient durchaus an die Kunststoffgehäusemasse angeglichen sein kann und eine größere Affinität zu der umgebenden Kunststoffgehäusemasse aufweist, als es bei anderen Materialien der Fall ist.
  • In einer weiteren Ausführungsform der Erfindungen ist zwischen dem Deckel und der Wand eine Klebstoffschicht angeordnet. Dieses hat den Vorteil, dass die Dicke der Klebstoffschicht gegenüber einer doppelseitig klebenden Folie variiert werden kann, um sie an bestimmte Komponenten des Hochfrequenzhalbleiterbauteils anzupassen.
  • In einer weiteren Ausführungsform der Erfindungen weist die aktive Oberseite des Halbleiterchips Kontaktflächen auch außerhalb der Wandstruktur auf. Diese Kontaktflächen sind über Bonddrähte durch Kontaktanschlussflächen auf einem Verdrahtungssubstrat elektrisch verbunden. Die Bonddrähte sind dabei in die Kunststoffgehäusemasse vollständig eingebettet, sodass sie nicht frei im Raum verlaufen und somit keine Gefahr eines Kurzschlusses besteht. Dabei sind nur solche Kontaktflächen und Bonddrähte in eine Kunststoffgehäusemasse eingebettet, die niederfrequente Signale transportieren müssen und/oder die für eine Gleichstromversorgung vorgesehen sind.
  • Das bedeutet, dass in der Ausführungsform der Erfindungen die aktive Oberseite des Halbleiterchips Kontaktflächen sowohl außerhalb als auch innerhalb der Wandstruktur aufweist. Dabei sind diese Kontaktflächen, sowohl innerhalb als auch außerhalb der Wandstruktur über Bonddrähte mit Kontaktanschlussflächen auf einem Verdrahtungssubstrat elektrisch verbunden. Das Besondere ist nun, dass die Bonddrähte zu den Kontaktflächen innerhalb der Wandstruktur in eine Klebstoffschicht zwischen Deckel und Wandstruktur wie oben erwähnt eingebracht sind, wobei die Klebstoffschicht eine Dicke aufweist, die größer oder gleich dem Durchmesser der Bonddrähte ist.
  • Um einen vorgegebenen Abstand zwischen der Kunststoffgehäusemasse und der aktiven Oberseite des Halbleiterchips im Hochfrequenzbereich einzuhalten, kann die Höhe der Wandstruktur zwischen mehreren hundert Nanometern und einigen Millimetern eingestellt werden, je nach Höhe der aufgebrachten Wandstruktur. Diese Hochfrequenzbauelemente mit Hochfrequenzen über 10 GHz sind insbesondere für die Abstandsradarsensorik für Straßen- und/oder Schienenfahrzeuge, sowie für Luftfahrzeuge im Roll- und Abstellverkehr auf Flugfeldern, vorgesehen, die bei einer Betriebsfrequenz von 24 GHz oder im Bereich von 77 bis 80 GHz arbeiten.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils für Hochfrequenzen über 10 GHz weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchips hergestellt, die auf ihren aktiven Oberseiten Hochfrequenzbereiche und niederfrequente und/oder gleichspannungsversorgte Bereiche aufweisen. Anschließend wird jeweils eine Wandstruktur, welche die Hochfrequenzbereiche umgibt, auf den Halbleiterwafer aufgebracht. Danach wird der Halbleiterwafer in eine Vielzahl von Halbleiterchips aufgetrennt. Die einzelnen Halbleiterchips werden mit ihrer Wandstruktur auf einen Träger mit mehreren Halbleiterbauteilpositionen aufgebracht. Anschließend werden die Halbleiterchips über Verbindungselemente mit einer Verdrahtungsstruktur des Trägers verbunden, indem Bonddrähte von Kontaktflächen innerhalb des Hochfrequenzbereichs pro Chip über die jeweilige Wandstruktur geführt werden.
  • Schließlich wird auf die jeweilige Wandstruktur ein angepasster Deckel aufgebracht und anschließend werden die Halbleiterchips, die Verbindungselemente, die Wandstruktur und mindestens teilweise der Deckel und teilweise der Träger in einer Kunststoffgehäusemasse verpackt bzw. eingebettet. Anschließend wird der Träger in einzelne Halbleiterbauteile aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass die jeweilige Wandstruktur, welche die Hochfrequenzbereiche auf den aktiven Oberseiten der Halbleiterchips umgibt, bereits auf dem Waferlevel für eine Vielzahl von in Zeilen und Spalten angeordneten Halbleiterchippositionen mit einem einzigen Verfahrensschritt eingebracht werden. Dabei kann in einer bevorzugten Ausführungsform der Erfindungen das Aufbringen einer Wandstruktur, welche die Hochfrequenzbereiche umgibt, mittels Photolithographie erfolgen. Dabei wird die Wandstruktur von einem photolithographisch strukturierten gehärteten Photolack gebildet. Die Höhe der Wandstruktur hängt dann von der Dicke der aufgebrachten Photolackschicht ab und bestimmt gleichzeitig den Abstand der noch aufzubringenden Kunststoffgehäusemasse von der aktiven Oberseite des Halbleiterchips in den Hochfrequenzbereichen.
  • In einer alternativen Ausführungsform der Erfindungen wird die Wandstruktur, welche die Hochfrequenzbereiche umgibt, mittels Photolacklithographie durchgeführt, wobei die Wandstruktur von einer photolithographisch strukturierten geätzten Metallbeschichtung gebildet wird. Dieses Verfahren hat den Vorteil, dass eine Wandstruktur aus einer Metallschicht entsteht und somit eine zusätzliche Abschirmung gegenüber elektromagnetischen Störfeldern für den Hochfrequenzbereich gebildet wird. Wenn dann zusätzlich auch der an die Wandstruktur angepasste Deckel aus einem Metallmaterial hergestellt wird, so ist der Hochfrequenzbereich vollständig von einer Metallstruktur umgeben und somit optimal vor Streufeldern geschützt. Dazu kann zusätzlich der metallische Deckel auf ein Massepotenzial gelegt werden, um sicher zu stellen, dass induzierte Ströme unmittelbar über den Deckel abgeführt werden.
  • Die Vielzahl von Halbleiterchips mit Wandstruktur kann durch Auftrennen des Halbleiterwafers mittels Sägetechnik hergestellt werden. Dieses ist ein bewährtes Verfahren und kann auch durch Auftrennen mittels Laserablation ersetzt werden. Das Aufbringen der nun einzelnen Halbleiterchips mit Wandstruktur auf einem Träger in Halbleiterbauteilpositionen eines Trägers kann mittels eines Bestückungsautomaten erfolgen, wobei die Klebstofffolie der Sägetechnik für ein Diebonden beibehalten werden kann.
  • Zum elektrischen Verbinden der Halbleiterchips über Verbindungselemente mit einer Verdrahtungsstruktur auf dem Träger wird eine Bonddrahttechnik eingesetzt. Da der Bonddraht zu einem großen Teil in einer Kunststoffgehäusemasse geführt wird, ist sichergestellt, dass keine freien Bonddrähte in dem Halbleiterbauteil vorhanden sind, wie es sonst bei Hohlraumgehäusen der Fall ist. Um hochfrequenzempfindliche Kontaktflächen innerhalb eines Hochfrequenzbereichs mit Kontaktanschlussflächen auf einer Verdrahtungsstruktur des Trägers zu verbinden, werden die Bonddrähte z. B. über die Wandstruktur geführt und mit einer Klebstoffschicht zwischen dem Deckel und der Wandstruktur in eine Klebstoffschicht eingebettet, um damit einerseits die Bonddrähte zu fixieren und andererseits die Bonddrähte vor Verschiebungen zu schützen. Gleichzeitig wird dadurch sichergestellt, dass die hochfrequenzsensitive Kontaktfläche auf der aktiven Oberseite des Halbleiterchips nicht von einer Kunststoffgehäusemasse bedeckt wird.
  • Zum Verpacken bzw. Einbetten der Halbleiterchips, der Verbindungselemente, der Wandstruktur und mindestens teilweise des Deckels sowie des Trägers in eine Kunststoffgehäusemasse kann ein Spritzgussverfahren oder ein Dispensverfahren eingesetzt werden. Beide Verfahren haben ihre Vor- und Nachteile. Wäh rend das Spritzgussverfahren mit hohem Druck arbeitet und deshalb eine hoch präzise Abdichtung des Deckels auf der Wandstruktur erfordert, wird beim Dispensverfahren lediglich eine Kunststoffgehäusemasse aufgetragen, die sich dann über Kapillarkräfte und Schwerkraft auf dem Träger derart verteilt, dass die Halbleiterchips, die Verbindungselemente sowie die Wandstruktur und teilweise der Deckel sowie teilweise der Träger von einer Kunststoffgehäusemasse bedeckt werden. Das Auftrennen der Halbleiterbauteilpositionen des Trägers in einzelne Halbleiterbauteile kann dann schließlich mit Sägetechnik oder mit einer Lasertrenntechnik durchgeführt werden.
  • Zusammenfassend ist festzustellen, dass bei den vorliegenden Erfindungen ein Teil des Halbleiterchips, welcher besonders hochfrequenzsensitive Bereiche enthält, mit einem Hohlraum mit nach außen führenden Kontakten versehen wird, sodass die direkte Umgebung oberhalb der betroffenen Leitungen und Strukturen im Prinzip aus Luft mit einer relativen Dielektrizitätskonstanten εr von ungefähr 1,0 besteht. Der Hohlraum wird so erzeugt, dass zunächst eine Wand aus photostrukturierbarem Material wie einem Metall oder einem Kunststoffmaterial um die relevante Chipfläche herumgebildet wird, und in einem weiteren Schritt wird der Hohlraum durch Aufbringen eines Deckels vervollständigt. Der so erzeugte Hohlraum wird mit Kunststoff umspritzt, sodass ein robustes Plastikgehäuse aus einer Kunststoffgehäusemasse entsteht.
  • Durch diese Erfindungen wird eine Verbesserung der Hochfrequenzfähigkeit von Halbleitergehäusen durch Realisieren eines Volumens mit einer relativen Dielektrizitätskonstanten εr von 1,0 oberhalb von besonders hochfrequenzempfindlichen Halbleiterchipbereichen erreicht und trotzdem die empfindlichen Kontakte geschützt. Bei einer alternativen Ausführungsform der Erfindungen wird der Hohlraum auf der Waferebene dadurch erreicht, dass ein Opfermaterial dort abgeschieden wird, wo später ein Hohlraum entstehen soll, und dieses Opfermaterial sich dann bei entsprechenden Prozesstemperaturen derart zersetzt, dass die Zersetzungsprodukte durch den verbleibenden Kunststoff ausdiffundieren können.
  • Die Erfindungen werden nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines herkömmlichen Halbleiterbauteils;
  • 2 zeigt eine auseinander gezogene perspektivische Ansicht eines anderen Halbleiterbauteils;
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer Ausführungsform der Erfindungen.
  • 1 zeigt einen schematischen Querschnitt eines herkömmlichen Halbleiterbauteils 1. Dieses Halbleiterbauteil 1 ist für die Anwendung in Frequenzbereichen oberhalb von 10 GHz bestimmt. Dazu weist der Halbleiterchip 4 einen Hochfrequenzbereich 6 auf seiner aktiven Oberseite 5 auf. Dieser Hochfrequenzbereich 6 ist von einer Wandstruktur 9 umgeben, die entweder aus einem Photolack hergestellt ist oder vorzugsweise aus einer mittels Photolack strukturierbaren Metallschicht unter anschließendem Ätzen hergestellt wird. Diese Wandstruktur 9 umgibt den Hochfrequenzbereich 6 des Halbleiterchips 4 vollständig und ist von einem Deckel 10 abgedeckt, der vorzugsweise ebenfalls aus Metall sein kann oder aus Keramikmaterial, einem Glasmaterial oder einem Kunststoffmaterial gebildet ist. Dieser Deckel 10 ist an die Größe und die flächi ge Erstreckung des Hochfrequenzbereichs 6 angepasst und überragt in dieser Ausführungsform der Erfindung die Wandstruktur 9, wobei seine Oberseite 11 vollständig in die umgebende Kunststoffgehäusemasse 8 eingebettet ist.
  • Wenn der Deckel 10 und die Wandstruktur 9 aus Metall sind, so bilden sie gleichzeitig eine Abschirmung gegenüber elektromagnetischen Streufeldern. Dazu kann die metallische Wandstruktur über einen entsprechenden Kontakt mit einem Bonddraht zu einem Masseanschluss elektrisch verbunden sein. Es sind außerhalb des Bereichs der Wandstruktur 9 auf der aktiven Oberseite 5 des Halbleiterchips 4 Kontaktflächen 13 angeordnet, die über Bonddrähte 15 mit Kontaktanschlussflächen 16 auf dem Träger 20 in Form eines Verdrahtungssubstrats 17 verbunden sind. Die Kontaktanschlussflächen 16 sind über eine Verdrahtungsstruktur 19 auf der Oberseite 21 des Verdrahtungssubstrats 17 mit Durchkontakten 22 verbunden, die ihrerseits mit Außenkontaktflächen 23 auf der Unterseite 24 der Verdrahtungsstruktur 17 verbunden sind. Diese Außenkontaktflächen 23 können bereits für eine Oberflächenmontage auf einer übergeordneten Schaltungsplatine dienen oder können mit Außenkontakten bestückt werden, um dann als Außenkontakte des Halbleiterbauteils 1 auf der Unterseite 24 des Verdrahtungssubstrats 17 für eine Oberflächenmontage zur Verfügung zu stehen.
  • Sowohl der Hochfrequenzbereich 6, der durch die Wandstruktur 9 und durch den Deckel 10 vor dem Eindringen einer Kunststoffgehäusemasse 8 geschützt ist, als auch der Niederfrequenzbereich 7 bzw. der Bereich für Gleichspannungsversorgungsanschlüsse sind in die Kunststoffgehäusemasse 8 eingebettet, wobei der Niederfrequenzbereich 7 unmittelbar die Kunststoffgehäusemasse 8 berührt, während der Hochfrequenzbe reich 6 beabstandet von der Kunststoffgehäusemasse 8 angeordnet ist. Außerdem sind die Verbindungselemente 18 vollständig und die Oberseite 21 des Verdrahtungssubstrats 17 teilweise in die Kunststoffgehäusemasse 8 eingebettet.
  • 2 zeigt eine auseinander gezogene perspektivische Ansicht eines weiteren Halbleiterbauteils 2, in welchem zwei unterschiedliche Arten der Verbindungselemente 18 vorgesehen sind. Auf der einen Seite sind Bonddrähte 15 vorgesehen, die im Niederfrequenzbereich 7 des Halbleiterchips 4 in einer Randzone angeordnet sind und dort auf Kontaktflächen 13 außerhalb der Wandstruktur 9 angeordnet sind. Ein einzelner Bonddraht 25 ist auf dem gegenüberliegenden Randbereich angeordnet und von einer metallischen Wandstruktur 9 umgeben, die auf ihrer Oberseite eine Isolationsschicht 26 aufweist. Diese Isolationsschicht 26 wird von einer doppelseitig klebenden Isolationsfolie gebildet, wobei der Bonddraht 25 innerhalb des Hochfrequenzbereichs 6 auf einer Kontaktfläche 14 angeordnet ist.
  • Durch die Isolationsschicht 26 wird der Bonddraht 25 vor einem Kurzschluss mit der metallischen Wandstruktur 9 geschützt. Im Zentrum der aktiven Oberseite 5 des Halbleiterchips 4 ist ein weiterer Hochfrequenzbereich 6 vorgesehen, der ebenfalls von einer metallischen Wandstruktur 9 umgeben ist, wobei die Wandstruktur 9 auf ihrer Oberseite eine Isolationsschicht 26 aufweist. Der Deckel 10, der aufgrund der auseinander gezogenen Darstellung oberhalb des Halbleiterchips 4 angeordnet ist, ist aus Metall und weist auf seiner Unterseite eine dicke Klebstoffschicht 12 auf, die in ihrer Dicke mindestens dem Durchmesser des Bonddrahtes 25 entspricht, sodass dieser in die Klebstoffschicht 12 auf der Unterseite des Deckels 10 eingebettet werden kann. Die Obersei te 11 des metallischen Deckels 10 ist frei zugänglich, sodass auf der metallischen Oberseite 11 eine Wärmesenke bzw. ein Anschluss zu einem Massepotenzial angeschlossen werden kann. Durch diese metallische Konstruktion der Wandstruktur 9 als auch des Deckels 10 werden die Hochfrequenzbereiche 6 vor elektromagnetischen Störfeldern geschützt.
  • 3 zeigt einen schematischen Querschnitt durch eine Ausführungsform eines erfindungsgemäßen Halbleiterbauteils 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied dieser Ausführungsform der Erfindung zum herkömmlichen Bauteil gemäß 1 besteht darin, dass innerhalb des Hochfrequenzbereichs 6 eine hochfrequenz-sensitive Kontaktanschlussfläche 14 angeordnet ist, auf der ein Bonddraht 15 gebondet ist, der von der Klebstoffschicht 12 zwischen dem Deckel 10 und der Wandstruktur 9 fixiert wird und zu einer niederfrequenten Kontaktanschlussfläche 16 auf der Oberseite 21 des Trägers 20 geführt wird. In diesem Falle ist die Wandstruktur 9 aus einer Photolackschicht, sodass eine zusätzliche Isolierung, wie sie im Beispiel der 2 zu sehen ist, nicht erforderlich wird, um das Verbindungselement 18 aus dem Hochfrequenzbereich 6 an die niederfrequente Kontaktanschlussfläche 16 zu führen. Ferner zeigt die Ausführungsform gemäß 3 eine Kontaktfläche 13 auf der aktiven Oberseite 5 des Halbleiterchips 4 in dem Niederfrequenzbereich 7 außerhalb der Wandstruktur 9, die wie im Bauteil gemäß 1 über einen Bonddraht 15 durch die Kunststoffgehäusemasse 8 hindurch mit einer Kontaktanschlussfläche 16 der Verdrahtungsstruktur 19 auf der Oberseite 21 des Verdrahtungssubstrats 17 elektrisch in Verbindung steht. Sämtliche Drähte, die aus dem Hohlraum heraus führen und Drähte, die außerhalb des Hohlraums angeordnet sind, werden durch die Kunststoffmasse besonders geschützt.
    • 1
    Halbleiterbauteil (1. herkömmlich)
    2
    Halbleiterbauteil (2. herkömmlich)
    3
    Halbleiterbauteil (3. erfindungsgemäß)
    4
    Halbleiterchip
    5
    aktive Oberseite des Halbleiterchips
    6
    Hochfrequenzbereich
    7
    Niederfrequenzbereich
    8
    Kunststoffgehäusemasse
    9
    Wandstruktur
    10
    Deckel
    11
    Oberseite des Deckels
    12
    Klebstoffschicht
    13
    Kontaktflächen (außerhalb)
    14
    Kontaktflächen (innerhalb)
    15
    Bonddraht
    16
    Kontaktanschlussflächen
    17
    Verdrahtungssubstrat
    18
    Verbindungselement
    19
    Verdrahtungsstruktur
    20
    Träger
    21
    Oberseite des Verdrahtungssubstrats
    22
    Durchkontakt
    23
    Außenkontaktfläche
    24
    Unterseite des Verdrahtungssubstrats
    25
    einzelner Bonddraht
    26
    Isolationsschicht
    27
    Hohlraum

Claims (26)

  1. Halbleiterbauteil für Hochfrequenzen über 10 GHz mit einem Halbleiterchip (4) auf einem Verdrahtungssubstrat (17), der auf seiner aktiven Oberseite (5) einen Hochfrequenzbereich (6) und einen niederfrequenten und/oder einen gleichspannungsversorgten Bereich (7) aufweist, wobei der Halbleiterchip (4) mit seinem niederfrequenten bzw. gleichspannungsversorgten Bereich (7) in eine Kunststoffgehäusemasse (8) eingebettet ist und die Kunststoffgehäusemasse (8) von dem Hochfrequenzbereich (6) auf der aktiven Oberseite (5) des Halbleiterchips (4) durch einen Hohlraum (27) beabstandet angeordnet ist, dadurch gekennzeichnet, dass der Hochfrequenzbereich (6) mindestens eine Kontaktfläche (14) mit einem Bonddraht (15) aufweist, der teilweise in dem Hohlraum (27) und teilweise in der Kunststoffgehäusemasse (8) angeordnet ist zur Verbindung mit Kontaktanschlussflächen (16) auf dem Verdrahtungssubstrat (17).
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Bonddraht (15) zwischen einem Deckel (10) und einer Wandstruktur (9) des Hohlraums (27) in einer Klebstoffschicht (12) fixiert ist, wobei die Klebstoffschicht (12) eine Dicke, die größer oder gleich dem Durchmesser des Bonddrahtes (15) ist, aufweist.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Wandstruktur (9) einen photolithographisch strukturierbaren und aushärtbaren Photolack aufweist.
  4. Halbleiterbauteil nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, dass die Wandstruktur (9) von einem in seiner flächigen Erstreckung angepassten Deckel (10) abgeschlossen ist.
  5. Halbleiterbauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Wandstruktur (9) und mindestens teilweise der Deckel (10) von der Kunststoffgehäusemasse (8) umgeben sind.
  6. Halbleiterbauteil nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass eine Oberseite (11) des Deckels (10) frei von Kunststoffgehäusemasse (8) ist.
  7. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Deckel (10) eine Siliziumplatte aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Deckel (10) eine Metallplatte aufweist.
  9. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Deckel (10) eine Glasplatte aufweist.
  10. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Deckel (10) eine Keramikplatte aufweist.
  11. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Deckel (10) eine polymere Kunststoffplatte aufweist.
  12. Halbleiterbauteil nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass zwischen dem Deckel (10) und der Wandstruktur (9) eine Klebstoffschicht (12) angeordnet ist.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die aktive Oberseite (5) des Halbleiterchips (4) Kontaktflächen (13) außerhalb der Wandstruktur (9) aufweist, wobei die Kontaktflächen (13) über Bonddrähte (15) mit den Kontaktanschlussflächen (16) auf dem Verdrahtungssubstrat (17) elektrisch in Verbindung stehen, und von der Kunststoffgehäusemasse (8) eingebettet sind.
  14. Halbleiterbauteil nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, dass die aktive Oberseite (5) des Halbleiterchips (4) Kontaktflächen (13, 14) außerhalb und innerhalb der Wandstruktur (9) aufweist, wobei die Kontaktflächen (13, 14) über Bonddrähte (15) mit Kontaktanschlussflächen (16) auf einem Verdrahtungssubstrat (17) elektrisch in Verbindung stehen.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Wandstruktur (9) eine Höhe h zwischen mehreren hundert Nanometern und wenigen Millimetern mit 0,1 μm ≤ h ≤ 2000 μm aufweist.
  16. Verwendung des Halbleiterbauteils (3) nach einem der Ansprüche 1 bis 15 in der Abstandsradarsensorik für Straßen- und/oder Schienenfahrzeuge sowie für Luftfahrzeuge im Roll- und Abstellverkehr auf Flugfeldern.
  17. Verfahren zur Herstellung eines Halbleiterbauteils (3) für Hochfrequenzen über 10 GHz, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchips (4), die auf ihren aktiven Oberseiten (5) Hochfrequenzbereiche (6) und niederfrequente und/oder gleichspannungsversorgte Bereiche (7) aufweisen; – Aufbringen jeweils einer Wandstruktur (9) auf dem Halbleiterwafer, welche die Hochfrequenzbereiche (6) umgibt; – Auftrennen des Halbleiterwafers in eine Vielzahl von Halbleiterchips (4); – Aufbringen einzelner Halbleiterchips (4) mit jeweiliger Wandstruktur (9) auf einen Träger (20) mit mehreren Halbleiterbauteilpositionen; – elektrisches Verbinden der Halbleiterchips (4) über Verbindungselemente (18) mit einer Verdrahtungsstruktur (19) des Trägers (20), indem Bonddrähte (15) von Kontaktflächen (14) innerhalb des Hochfrequenzbereichs (6) über die jeweilige Wandstruktur (9) zu Kontaktanschlussflächen (16) einer Verdrahtungsstruktur (19) des Trägers (20) geführt werden; – Aufbringen eines angepassten Deckels (10) auf die jeweilige Wandstruktur (9) und Bilden eines den Hochfrequenzbereich (6) und die Kontaktflächen (14) beinhaltenden Hohlraums (27); – Einbetten der Halbleiterchips (4), der Verbindungselemente (18), der jeweiligen Wandstruktur (9) und mindestens teilweise des jeweiligen Deckels (10) und des Trägers (20) in einer Kunststoffgehäusemasse (8); – Auftrennen der Halbleiterbauteilpositionen des Trägers (20) in einzelne Halbleiterbauteile (3).
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Aufbringen einer Wandstruktur (9), welche die Hochfrequenzbereiche (6) umgibt, mittels Photolithographie erfolgt, wobei die Wandstruktur (9) von einem photolithographisch strukturierten, gehärteten Photolack gebildet wird.
  19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Aufbringen einer Wandstruktur (9), welche die Hochfrequenzbereiche (6) umgibt, mittels Photolithographie erfolgt, wobei die Wandstruktur (9) von einer photolithographisch strukturierten, geätzten Metallbeschichtung gebildet wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass das Auftrennen des Halbleiterwafers in eine Vielzahl von Halbleiterchips (4) mittels Sägetechnik erfolgt.
  21. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass das Auftrennen des Halbleiterwafers in eine Vielzahl von Halbleiterchips (4) mittels Laserablation erfolgt.
  22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass das Aufbringen einzelner Halbleiterchips (4) mit Wandstruktur (9) auf einen Träger (20) in den Halbleiterbauteilpositionen mittels eines Bestückungsautomaten erfolgt, wobei die Klebstofffolie der Sägetechnik für ein Diebonden beibehalten wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass zum elektrischen Verbinden der Halbleiterchips (4) über Verbindungselemente (18) mit einer Verdrahtungsstruktur (19) des Trägers (20) eine Bonddrahttechnik eingesetzt wird.
  24. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass der Deckel (10) mit einer entsprechend an den Durchmesser der Bonddrähte (15) angepassten dicken Klebstoffschicht (12) auf die Wandstruktur (9) unter teilweiser Einbettung der Bonddrähte (15) in die Klebstoffschicht aufgebracht wird.
  25. Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass zum Einbetten der Halbleiterchips (4), der Verbindungselemente (18), der Wandstruktur (9) und mindestens teilweise des Deckels (10) und des Trägers (20) in einer Kunststoffgehäusemasse ein Spritzgussverfahren oder ein Dispensverfahren eingesetzt werden.
  26. Verfahren nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, dass zum Auftrennen der Halbleiterbauteilpositionen des Trägers (20) in einzelne Halbleiterbauteile (3) eine Sägetechnik oder eine Lasertrenntechnik eingesetzt wird.
DE102005034011A 2005-07-18 2005-07-18 Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben Expired - Fee Related DE102005034011B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005034011A DE102005034011B4 (de) 2005-07-18 2005-07-18 Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
US11/488,872 US7659618B2 (en) 2005-07-18 2006-07-18 Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005034011A DE102005034011B4 (de) 2005-07-18 2005-07-18 Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005034011A1 DE102005034011A1 (de) 2007-02-01
DE102005034011B4 true DE102005034011B4 (de) 2009-05-20

Family

ID=37650111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005034011A Expired - Fee Related DE102005034011B4 (de) 2005-07-18 2005-07-18 Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7659618B2 (de)
DE (1) DE102005034011B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518880B1 (en) * 2006-02-08 2009-04-14 Bi-Link Shielding arrangement for electronic device
US8436450B2 (en) * 2008-02-01 2013-05-07 Viasat, Inc. Differential internally matched wire-bond interface
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
US8059425B2 (en) * 2008-05-28 2011-11-15 Azurewave Technologies, Inc. Integrated circuit module with temperature compensation crystal oscillator
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US20100257732A1 (en) * 2009-04-14 2010-10-14 Ziberna Frank J Shielding Arrangement for Electronic Device
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI471989B (zh) * 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構
US20160240448A1 (en) * 2015-02-12 2016-08-18 Ampleon Netherlands B.V. RF Package
US10928501B2 (en) * 2018-08-28 2021-02-23 Infineon Technologies Ag Target detection in rainfall and snowfall conditions using mmWave radar
DE102022118264A1 (de) 2022-07-21 2024-02-01 Infineon Technologies Ag Hochfrequenzvorrichtung mit hochfrequenzabsorbierenden Merkmalen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446316B1 (en) * 1994-05-02 2002-09-10 Siemens Matsushita Components Gmbh & Co. Kg Method for producing an encapsulation for a SAW component operating with surface acoustic waves
EP1311072A1 (de) * 2000-08-17 2003-05-14 Hitachi, Ltd. Sender- und empfängermodul
DE10205127A1 (de) * 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
DE10310617A1 (de) * 2003-03-10 2004-09-30 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501157B1 (en) * 1998-04-15 2002-12-31 Micron Technology, Inc. Substrate for accepting wire bonded or flip-chip components
JP2000209006A (ja) 1999-01-14 2000-07-28 Hitachi Ltd 高周波回路モジュ―ルおよび携帯通信機器
JP2002057253A (ja) * 2000-08-10 2002-02-22 Nec Corp 半導体装置およびその製造方法
US6561627B2 (en) * 2000-11-30 2003-05-13 Eastman Kodak Company Thermal actuator
KR100359079B1 (ko) 2000-12-29 2002-10-31 삼성전기주식회사 무선 통신기기용 송신주파수 증폭장치
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
DE10310615B3 (de) 2003-03-10 2004-11-04 Infineon Technologies Ag Verfahren zur Herstellung eines Biochips und Biochip
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446316B1 (en) * 1994-05-02 2002-09-10 Siemens Matsushita Components Gmbh & Co. Kg Method for producing an encapsulation for a SAW component operating with surface acoustic waves
EP1311072A1 (de) * 2000-08-17 2003-05-14 Hitachi, Ltd. Sender- und empfängermodul
DE10205127A1 (de) * 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
DE10310617A1 (de) * 2003-03-10 2004-09-30 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US20070023896A1 (en) 2007-02-01
US7659618B2 (en) 2010-02-09
DE102005034011A1 (de) 2007-02-01

Similar Documents

Publication Publication Date Title
DE102005034011B4 (de) Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
EP2422367B1 (de) Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben
DE102007001706A1 (de) Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
DE102016106311A1 (de) Kavitätspackage mit kompositsubstrat
DE102008057297A1 (de) Elektrische Anordnung und Verfahren
DE102010022204B4 (de) Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
EP1917509A1 (de) Sensoranordnung mit einem substrat und mit einem gehäuse und verfahren zur herstellung einer sensoranordnung
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102007005630B4 (de) Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls
DE102014109609A1 (de) Stromsensorvorrichtung
DE102007052630B4 (de) Leistungshalbleitermodul mit Temperatursensor
DE102018114426A1 (de) Stromsensorpackage mit kontinuierlicher Isolation
DE102016110659B4 (de) Mold-Gehäusestruktur mit Klebstoff-Auslaufstopper zum Abdichten eines MEMS-Bauelements und Verfahren zum Verpacken eines MEMS-Bauelements
DE102006056361B4 (de) Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
DE102009001969A1 (de) Sensormodul
WO2008009524A1 (de) Elektronikanordnung
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee