DE102013219833A1 - Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte - Google Patents

Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte Download PDF

Info

Publication number
DE102013219833A1
DE102013219833A1 DE201310219833 DE102013219833A DE102013219833A1 DE 102013219833 A1 DE102013219833 A1 DE 102013219833A1 DE 201310219833 DE201310219833 DE 201310219833 DE 102013219833 A DE102013219833 A DE 102013219833A DE 102013219833 A1 DE102013219833 A1 DE 102013219833A1
Authority
DE
Germany
Prior art keywords
circuit board
metallization
semiconductor module
recess
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310219833
Other languages
English (en)
Other versions
DE102013219833B4 (de
Inventor
Olaf Hohlfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102013219833.7A priority Critical patent/DE102013219833B4/de
Priority to US14/500,041 priority patent/US9609748B2/en
Priority to CN201410516578.2A priority patent/CN104517909B/zh
Publication of DE102013219833A1 publication Critical patent/DE102013219833A1/de
Application granted granted Critical
Publication of DE102013219833B4 publication Critical patent/DE102013219833B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Aspekt der Erfindung betrifft ein Halbleitermodul. Das Halbleitermodul umfasst eine Leiterplatte (4), ein Keramiksubstrat (2) und einen Halbleiterchip (25). Die Leiterplatte (4) weist ein Isoliermaterial (40) auf, eine in dem Isoliermaterial (40) ausgebildete Aussparung (44), sowie eine erste Metallisierungsschicht (41, 42), die teilweise in das Isoliermaterial (40) eingebettet ist. Die erste Metallisierungsschicht (41, 42) weist einen Leiterbahnvorsprung (411, 421) auf, der in die Aussparung (44) hinein ragt. Das Keramiksubstrat (2) weist einen dielektrischen, keramischen Isolationsträger (20) auf, sowie eine obere Substratmetallisierung (21), die auf eine Oberseite (20t) des Isolationsträgers (20) aufgebracht ist. Der Halbleiterchip (25) ist auf der oberen Substratmetallisierung (21) angeordnet und die erste Metallisierungsschicht (41, 42) ist an dem Leiterbahnvorsprung (411, 421) mechanisch und elektrisch leitend mit der oberen Substratmetallisierung (21) verbunden

Description

  • Die vorliegende Erfindung betrifft Halbleitermodule. Viele herkömmliche Halbleitermodule weisen ein in Spritzgießtechnik hergestelltes, vorgefertigtes Gehäuse auf, das als Gehäuserahmen ausgebildet ist, in dem die Halbleiterchips angeordnet sind. Das Innere des Gehäuserahmens kann dabei mit einer Silikonvergussmasse vergossen sein. Derartige vorgefertigte Halbleitermodule werden zur weiteren Verschaltung häufig an Hochstromleiterplatten montiert. Optional kann auf der Hochstromleiterplatte dann noch eine Treiberplatine zur Ansteuerung der in dem Halbleitermodul befindlichen Halbleiterchips angebracht werden. Das Halbleitermodul und die Hochstromleiterplatte werden zunächst unabhängig voneinander hergestellt und erst später miteinander verbunden.
  • Bei anderen herkömmlichen Halbleitermodulen werden die Halbleiterchips direkt in die Leiterplatte eingearbeitet. Hierzu muss die Verbindung der Halbleiterchips mit der Leiterplatte beim Leiterplattenhersteller erfolgen, der jedoch normalerweise nicht auf die hierzu erforderlichen Erfahrungen zurückgreifen kann, die jedoch wegen der meist großflächigen Halbleiterchips für die Herstellung qualitativ hochwertiger Verbindungen unbedingt erforderlich ist. Alternativ kann die Verbindung zwischen den Halbleiterchips und der Leiterplatte auch beim Hersteller des Halbleitermoduls erfolgen. Dann aber muss die Leiterplatte zur Weiterverarbeitung mit den darauf befindlichen, ungeschützten Halbleiterchips wieder zum Leiterplattenhersteller geschickt werden, wo zum Beispiel noch eine oder mehrere Prepreg-Lagen aufgebracht werden. Außerdem müssen die noch nicht mit der Leiterplatte verbundenen Anschlüsse der Halbleiterchips galvanisch beschichtet werden, um eine Kontaktierung der Halbleiterchips mit einer aufzubringenden weiteren Metallisierungslage der Leiterplatte zu ermöglichen. Bei der Bearbeitung der bereits mit dem Halbleiterchip bestückten, teilfertigen Leiterplatte beim Leiterplattenhersteller besteht jedoch die Gefahr einer Beschädigung der ungeschützten Halbleiterchips. Außerdem ist das Aufbringen einer galvanischen Beschichtung auf Anschlüsse der bereits auf der teilfertigen Leiterplatte montierten Halbleiterchips aufgrund der erforderlichen Abscheidedicken sehr teuer.
  • Eine weitere Problematik besteht darin, dass die Halbleiterchips sehr hohe Wärmedichten, beispielsweise bis zu 200 W/cm2, aufweisen können, so dass die anfallende Wärme aufgrund der geringen Wärmeleitfähigkeit der in der Leiterplattentechnik eingesetzten Epoxidharze (typischerweise < 1 W/mK) nur unzureichend abgeführt wird.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleitermodul sowie ein Verfahren zur Herstellung eines Halbleitermoduls bereitzustellen, das einen einfachen und damit kostengünstigen Aufbau besitzt und bei dem die in den Halbleiterchips anfallende Verlustwärme gut abgeführt werden kann.
  • Diese Aufgabe wird durch ein Halbleitermodul gemäß Patentanspruch 1 bzw. durch ein Verfahren zur Herstellung eines Halbleitermoduls gemäß Patentanspruch 17 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Halbleitermodul umfasst eine Leiterplatte und ein Keramiksubstrat. Die Leiterplatte weist ein Isoliermaterial auf, eine in dem Isoliermaterial ausgebildete Aussparung, sowie eine erste Metallisierungsschicht, die teilweise in das Isoliermaterial eingebettet ist und die einen Leiterbahnvorsprung aufweist, der in die Aussparung hineinragt. Dabei kann die erste Metallisierungsschicht optional im gesamten Bereich des Leiterbahnvorsprungs von dem Isoliermaterial abgelöst sein. Das Keramiksubstrat enthält einen dielektrischen, keramischen Isolationsträger, sowie eine obere Substratmetallisierung, die auf eine Oberseite des Isolationsträgers aufgebracht ist. Auf der oberen Substratmetallisierung und damit auch auf dem Keramiksubstrat ist ein Halbleiterchip angeordnet. Die erste Metallisierungsschicht ist an dem Leiterbahnvorsprung mit der oberen Substratmetallisierung elektrisch leitend verbunden.
  • Bei einem Verfahren zur Herstellung eines Halbleitermoduls werden eine Leiterplatte und ein Keramiksubstrat bereitgestellt. Die Leiterplatte weist ein Isoliermaterial auf, eine in dem Isoliermaterial ausgebildete Aussparung, sowie eine erste Metallisierungsschicht, die teilweise in das Isoliermaterial eingebettet ist und die einen Leiterbahnvorsprung aufweist, der in die Aussparung hineinragt. Ebenfalls bereitgestellt wird ein Keramiksubstrat, das einen dielektrischen keramischen Isolationsträger aufweist, und eine obere Substratmetallisierung, die auf eine Oberseite des Isolationsträgers aufgebracht ist. Das Keramiksubstrat ist mit einem Halbleiterchip bestückt, der auf der oberen Substratmetallisierung angeordnet ist. Zwischen der ersten Metallisierungsschicht und der oberen Substratmetallisierung wird eine elektrisch leitende Verbindung hergestellt, indem die erste Metallisierungsschicht an dem Leiterbahnvorsprung elektrisch leitend mit der oberen Substratmetallisierung verbunden wird.
  • Die vorliegende Erfindung sieht also vor, dass ein in eine Aussparung der Leiterplatte hineinragender Leiterbahnvorsprung einer Leiterbahn der Leiterplatte mit einer oberen Substratmetallisierung des Keramiksubstrats verbunden ist. Hierdurch entsteht die Möglichkeit, den Halbleiterchip vollständig oder teilweise in der Aussparung anzuordnen, so dass die Leiterplatte ein Gehäuse bildet, in dem der Halbleiterchip angeordnet ist.
  • Eine "obere Substratmetallisierung" ist im Sinne der vorliegenden Erfindung oberhalb der Oberseite des Isolationsträgers angeordnet. Dabei kann, aber muss es sich nicht zwingend um die oberste Substratmetallisierung des Substrats handeln.
  • Ein derartiges Halbleitermodul umfasst also einen Verbund mit einer Leiterplatte und einem mit einem Halbleiterchip bestückten Keramiksubstrat. Durch die Anordnung des Halbleiterchips kann eine während des Betriebs des Halbleitermoduls in dem Halbleiterchip anfallende Verlustwärme hervorragend über das Keramiksubstrat abgeführt werden, da Keramiken eine wesentlich höhere Wärmeleitfähigkeit aufweisen als herkömmliche Leiterplatten auf Epoxidharzbasis.
  • Weiterhin ist das Keramiksubstrat aufgrund seiner Montage an einem oder mehreren Leiterbahnvorsprüngen relativ zur Leiterplatte beweglich gelagert, so dass es bei der Montage der Leiterplatte an einem Kühlkörper in Richtung der Aussparung gepresst wird, wobei der oder die Leiterbahnvorsprünge vorgespannt werden und eine Anpresskraft des Keramiksubstrats in Richtung des Kühlkörpers bewirken.
  • Bei einer Leiterplatte im Sinne der vorliegenden Erfindung kann es sich optional um eine Hochstrom-Leiterplatte handeln, d. h. um eine Leiterplatte, bei der wenigstens eine Leiterbahn, die in einer der Metallisierungsschichten der Leiterplatte ausgebildet ist, eine Dicke von wenigstens 105 µm aufweist. Insbesondere die obere Metallisierungsschicht kann aber muss nicht zwingend eine Dicke von wenigstens 105 µm besitzen.
  • Bei der vorliegenden Erfindung kann ein Verbund, der ein Keramiksubstrat und den Halbleiterchip aufweist, zumindest teilweise in der Aussparung der Leiterplatte angeordnet sein.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
  • 1 eine Explosionsdarstellung eine Anordnung mit einem Halbleitermodul gemäß der vorliegenden Erfindung, sowie mit weiteren optionalen Komponenten.
  • 2A einen Vertikalschnitt durch die Leiterplatte gemäß 1.
  • 2B eine Draufsicht auf die Leiterplatte gemäß 2A.
  • 3A einen Vertikalschnitt durch das mit einem Halbleiterchip bestückten Keramiksubstrat.
  • 3B eine Draufsicht auf das bestückte Keramiksubstrat gemäß 3A.
  • 4 die Explosionsdarstellung gemäß 1 nach der Montage des bestückten Keramiksubstrats an einem Leiterbahnvorsprung einer Leiterbahn der Leiterplatte.
  • 5A einen Vertikalschnitt durch an das stoffschlüssig mit der Leiteplatte verbundene, bestückte Keramiksubstrat gemäß 4.
  • 5B eine Draufsicht auf die Anordnung gemäß 5A.
  • 6A die Anordnung gemäß 5A nach dem Aufbringen mehrerer Bonddrähte, von denen jeder sowohl an eine obere Substratmetallisierung als auch an eine Metallisierungsschicht der Leiterplatte gebondet ist.
  • 6B eine Draufsicht auf die Anordnung gemäß 6A.
  • 7 die Anordnung gemäß 6A nach deren Montage an einem Kühlkörper.
  • 8 die Anordnung gemäß 7 nach dem Einfüllen einer Vergussmasse zumindest in die Aussparung.
  • 9A ein weiteres Ausführungsbeispiel eines an einer Leiterplatte montierten, mit einem oder mehreren Halbleiterchips bestückten Keramiksubstrat, wobei ein Spalt zwischen dem Keramiksubstrat und der Leiterplatte mittels einer Kleberaupe abgedichtet ist.
  • 9B eine Draufsicht auf die Anordnung gemäß 9A.
  • 10A die Anordnung gemäß 9A nach dem Einfüllen einer Vergussmasse zumindest in die Aussparung.
  • 10B eine Draufsicht auf die Anordnung gemäß 10A.
  • 11 die Anordnung gemäß 10A mit weiteren optionalen Komponenten.
  • 12 die in 11 dargestellten Komponenten nach deren Montage, sowie nach der Montage einer optionalen Steuerplatine oberhalb der Aussparung.
  • 13 eine Anordnung, die sich von der Anordnung gemäß 12 dadurch unterscheidet, dass die Steuerplatine mit Hilfe elektrischer Steckverbindungen an der Leiterplatte befestigt und dadurch elektrisch an die Leiterplatte angeschlossen ist.
  • 14 eine weitere Ausgestaltung einer Halbleitermodulanordnung, bei der die Aussparung der Leiterplatte durch einen elektrisch leitenden Deckel abgedeckt ist, der elektrisch leitend mit einer Leiterbahn der Leiterplatte verbunden ist.
  • 15 eine Ausgestaltung eines Halbleitermoduls, das einen Kühlkörper aufweist, der an der Leiterplatte montiert ist und bei der ein Spalt zwischen der Leiterplatte und dem Kühlkörper mittels eines Dichtrings abgedichtet ist.
  • 16 eine Ausgestaltung eines Halbleitermoduls, bei dem der Isolationsträger teilweise innerhalb der Aussparung der Leiterplatte angeordnet ist.
  • 17 eine Ausgestaltung eines Halbleitermoduls, bei dem der Isolationsträger vollständig innerhalb der Aussparung der Leiterplatte angeordnet ist.
  • 18 ein Halbleitermodul, das gemäß einer der 16 oder 17 ausgebildet ist, nach der Montage an einem Kühlkörper.
  • Die anhand der verschiedenen Ausführungsbeispielen erläuterten Merkmale können auf beliebige Weise miteinander kombiniert werden, sofern nichts anderes angegeben ist oder sofern eine Kombination verschiedener Merkmale miteinander nicht technisch ausgeschlossen sind.
  • 1 zeigt eine Explosionsdarstellung einer Halbleitermodulanordnung. Die Anordnung umfasst ein Keramiksubstrat 2, das mit einem oder mehreren Halbleiterchips 25 bestückt ist, sowie eine Leiterplatte 4. Alle weiteren dargestellten Komponenten sind, unabhängig voneinander, jeweils optional. Bei dem oder den Halbleiterchips 25 kann es sich beispielsweise um MOSFETs, IGBTs, Sperrschicht-Feldeffekttransistoren, Thyristoren, Dioden oder beliebige andere Halbleiterbauelemente handeln.
  • Das Keramiksubstrat 2 weist einen dielektrischen keramischen Isolationsträger 20 mit einer Oberseite 20t und einer der Oberseite entgegengesetzten Unterseite 20b auf. Der Isolationsträger 20 kann beispielsweise als flaches Keramikplättchen ausgebildet sein, bei dem die Oberseite 20t und die Unterseite 20b die flächenmäßig größten Seiten darstellen.
  • Bei dem Isolationsträger 20 kann es sich beispielsweise um ein flaches, ebenes Keramikplättchen handeln. Beispiele für geeignete Keramikmaterialien sind Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Berylliumoxid (BeO).
  • Das Keramiksubstrat 2 umfasst weiterhin eine obere Substratmetallisierung 21, die auf die Oberseite 20t aufgebracht ist, sowie eine optionale, auf die Unterseite 20b aufgebrachte untere Substratmetallisierung 22. Die obere Substratmetallisierung 21 kann unstrukturiert oder – wie dargestellt – zu Leiterbahnen mit prinzipiell beliebigem Verlauf strukturiert sein. Auch die untere Substratmetallisierung kann strukturiert oder – wie dargestellt – unstrukturiert sein. Weiterhin kann die obere Substratmetallisierung 21 durch den keramischen Isolationsträger 2 elektrisch gegenüber der unteren Substratmetallisierung 22 isoliert sein.
  • Die vertikale Richtung v verläuft dabei wie bereits erläutert in einer Richtung senkrecht zur Unterseite 20b des keramischen Isolationsträgers 20 von der Unterseite 20b zur Oberseite 20t.
  • Die obere Substratmetallisierung 21 und/oder die untere Substratmetallisierung 22 kann Kupfer aufweisen oder aus Kupfer bestehen, oder aus einer Kupferlegierung mit einem hohen Kupferanteil. Ebenso kann die obere Substratmetallisierung 21 und/oder die untere Substratmetallisierung 22 Aluminium aufweisen oder aus Aluminum bestehen, oder aus einer Aluminiumlegierung mit einem hohen Aluminiumanteil. Bei dem Keramiksubstrat 2 kann es sich, ohne hierauf beschränkt zu sein, beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding) oder ein DAB-Substrat (DAB = Direct Aluminum Bonding) oder ein AMB-Substrat (AMB = Active Metal Brazing) handeln.
  • Einer oder mehrere Halbleiterchips 25 sind jeweils mittels einer stoffschlüssigen Verbindung, die durch eine erste Verbindungsschicht 31 realisiert wird, fest mit der oberen Substratmetallisierung 21 verbunden. Die jeweiligen Verbindungen können dabei auch elektrisch leitend sein, so dass der betreffende Halbleiterchip 25 elektrisch an die obere Substratmetallisierung 21 angeschlossen ist.
  • Die Leiterplatte 4 weist eine beliebige Anzahl von Metallisierungsschichten 41, 42, 43 auf. Eine jede dieser Metallisierungsschichten 41, 42, 43 kann, unabhängig von der Ausgestaltung der anderen der Metallisierungsschichten, als zusammenhängende Metallisierungsschicht ausgebildet sein, oder aber zwei oder mehr voneinander beabstandete Abschnitte aufweisen. In zumindest einer der Metallisierungsschichten 41, 42, 43 kann eine Leiterbahn ausgebildet sein, deren Schichtdicke wenigstens 105 µm beträgt.
  • In jedem Fall weist die Leiterplatte 4 wie bei sämtlichen Ausgestaltungen der Erfindung eine Aussparung 44 auf, in der der oder die Halbleiterchips 25 ganz oder teilweise angeordnet sind, so dass die Leiterplatte 4 auch die Funktion eines Gehäuses für den oder die Halbleiterchips 25 übernimmt. Die Aussparung 44 kann, wie in 1 dargestellt ist, als Durchgangsöffnung der Leiterplatte 4 ausgebildet sein. Das bedeutet, dass sich die Aussparung 44 durchgehend zwischen zwei entgegengesetzten Seiten der Leiterplatte 4 erstreckt.
  • Bei der Leiterplatte 4 kann es sich um eine herkömmliche Leiterplatte mit einem nicht-keramischen Isolationsträger 40 handeln. Beispielsweise kann das Isoliermaterial z. B. Epoxidharz und/oder Polyimid aufweisen, oder es kann aus Epoxidharz und/oder Polyimid bestehen. Grundsätzlich könnte der Isolationsträger 40 jedoch auch ein keramisches Material aufweisen oder aus einem keramischen Material bestehen. Unabhängig von der Art des Isoliermaterials kann der Isolationsträger 40 optional auch Glasfasern aufweisen, die in das Isoliermaterial, also beispielsweise ein Epoxidharz oder ein Polyimid oder ein keramisches Material, eingebettet sind. Der Isolationsträger 40 weist weiterhin eine Unterseite 40b auf, sowie eine der Unterseite 40b entgegengesetzte Oberseite 40t, die bei dem fertig gestellten Halbleitermodul in der vertikalen Richtung von der Unterseite 40b beabstandet ist.
  • Weiterhin weist zumindest eine der Metallisierungsschichten 41, 42, 43 der Leiterplatte 4 eine Leiterbahn mit einem Leiterbahnvorsprung 411 auf, der sich in die Aussparung 44 hinein erstreckt. Einer oder mehrere derartige Leiterbahnvorsprünge 411 werden dazu verwendet, eine stoffschlüssige und elektrisch leitende Verbindung mit dem mit einem oder mehreren Halbleiterchips 25 bestückten Keramiksubstrat 2 herzustellen, was mittels einer zweiten Verbindungsschicht 32 erfolgt, und/oder mittels Schweißverbindungen. Die erste Metallisierungsschicht 41 ist dabei im gesamten Bereich eines jeden Leiterbahnvorsprungs 411 vollständig von dem Isoliermaterial abgelöst. Das bedeutet anders ausgedrückt, dass zwischen der ersten Metallisierungsschicht 41 und dem Isolationsträger 40 an keinem der Leiterbahnvorsprünge eine mechanische Verbindung besteht.
  • Durch die Montage des oder der Halbleiterchips 25 auf einem Keramiksubstrat 2 kann die in dem oder den Halbleiterchips 25 anfallende Verlustwärme über das Keramiksubstrat 2 in Richtung eines Kühlkörpers 1 abgeführt werden. Die spätere Montage des Kühlkörpers 1 an der Leiterplatte 4 kann mit Hilfe einer Verbindungsvorrichtung, beispielsweise einer oder mehreren Verbindungsschrauben 77, erfolgen. Hierzu wird eine jede der Verbindungsschrauben 77 durch eine in der Leiterplatte 4 ausgebildete Montageöffnung 47 hindurchgeführt und in ein in dem Kühlkörper 1 ausgebildetes Gewindeloch 17 eingeschraubt. Anstelle einer Schraubverbindung kann die Verbindung zwischen der Leiterplatte 4 und dem Kühlkörper 1 jedoch mit beliebigen anderen Verbindungstechniken erfolgen.
  • Optional kann das Halbleitermodul eine Treiberplatine 53 aufweisen, die eine weitere Leiterplatte 5 enthält, welche mit einer Bestückung 55 versehen ist. Die Treiberplatine 53 kann dazu dienen, den oder die auf dem Keramiksubstrat 2 montierten Halbleiterchips 25 elektrisch anzusteuern.
  • Die Leiterplatte 4 kann weiterhin dazu verwendet werden, einen Kondensator 9, beispielsweise einen Zwischenkreiskondensator, elektrisch leitend mit den Halbleiterchips 25 zu verbinden. Hierzu kann der Zwischenkreiskondensator 9 elektrische Anschlüsse 96 aufweisen, die als Anschlusspins ausgebildet sind und die jeweils in eine elektrische Anschlussöffnung 46 der Leiterplatte 4 eingesetzt werden können. Die Befestigung der elektrischen Anschlüsse 96 kann beispielsweise mittels einer Schraubenmutter 86 erfolgen, die auf den betreffenden Anschlusspin 96 aufgeschraubt wird.
  • Anstelle als einfache Anschlusspins können die elektrischen Anschlüsse 96 auch als Schraubanschlüsse mit Anschrauböffnungen ausgebildet sein, die jeweils mittels einer Schraube, die sowohl durch die Anschrauböffnung als auch durch eine der Anschlussöffnungen 46 hindurchgeführt und dann mittels einer Schraubenmutter 86 mit der Leiterplatte 4 verschraubt wird.
  • Eine solche Verbindungstechnik ist beispielsweise für eine elektrische Last 6 gezeigt, die einen Anschluss 61 mit einer Anschrauböffnung 65 aufweist. Zur Herstellung einer elektrisch leitenden Verbindung des Anschlusses 61 mit der Leiterplatte 4 wird eine Verbindungsvorrichtung 75 verwendet, die beispielsweise als Schraube ausgebildet sein kann, dir durch die Anschrauböffnung 65 und durch die Anschlussöffnung 45 hindurchgeführt wird. Auf die Verbindungsschraube 75 wird danach eine Schraubenmutter 85 aufgeschraubt, so dass der Anschluss 61 fest mit der Leiterplatte 4 verbunden ist.
  • 2A zeigt nochmals die Leiterplatte 4 gemäß 1, 2B eine Draufsicht auf die Leiterplatte 4. Wie aus den 2A und 2B hervorgeht, kann die Leiterplatte 4 auch mehrere, prinzipiell eine beliebige Anzahl von Leiterbahnvorsprüngen 411 aufweisen, die jeweils in die Aussparung 44 hinein ragen. Ein jeder dieser Leiterbahnvorsprünge 411 kann später stoffschlüssig und elektrisch leitend mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrate 2 verbunden werden. Durch diese Verbindungen kann das bestückte Keramiksubstrat 2 sowohl mechanisch als auch elektrisch mit der Leiterplatte verbunden werden. Beim Betrieb des Halbleitermoduls können unterschiedliche Vorsprünge 411 auf unterschiedlichen oder aber auf gleichen elektrischen Potentialen liegen, oder es können zwei oder mehr unterschiedliche Vorsprünge auf einem ersten elektrischen Potential liegen, während wenigstens ein weiterer Vorsprung auf einem von dem ersten elektrischen Potential verschiedenen zweiten elektrischen Potential liegen kann.
  • Wie weiterhin aus 2B hervorgeht, kann eine der Metallisierungsschichten 41, 42, 43 der Leiterpatte 4 eine Leiterbahn 432 aufweisen, die ringförmig geschlossen ist und die um die Aussparung 44 herum verläuft. Optional kann eine ringförmig geschlossene Oberfläche der Leiterbahn 432 freiliegen.
  • Weiterhin kann die Leiterplatte 4 eine oder mehrere Leiterbahnen 433 aufweisen, die in derselben oder in verschiedenen der Metallisierungsschichten 41, 42, 43 der Leiterplatte 4 ausgebildet sind und an die später Bonddrähte durch Drahtbonden gebondet werden können.
  • 3A zeigt nochmals das mit dem oder den Halbleiterchips 25 bestückte Keramiksubstrat 2 im Querschnitt. 3B zeigt die Anordnung gemäß 3A in Draufsicht. Bei einem jedem der Halbleiterchips 25 kann es sich optional um ein vertikales Bauelement handeln, d. h. um einen Bauelement, bei dem der Laststrom den Halbleiterchip 25 zwischen einander entgegengesetzten Seiten seines Halbleiterkörpers durchfließt. Hierzu kann der Halbleiterchip 25 einen ersten Lastanschluss 251 aufweisen, der an der dem Keramiksubstrat 2 abgewandten Oberseite des Halbleiterkörpers des betreffenden Halbleiterchips 25 ausgebildet ist, sowie einen zweiten Lastanschluss 252, der an der dem Keramiksubstrat 2 zugewandten Seite des Halbleiterkörpers des betreffenden Halbleiterchips 25 ausgebildet ist. Bei einem derartigen vertikalen Halbleiterchip 25 wird der zweite Lastanschluss 252 mit Hilfe der ersten Verbindungsschicht 31 stoffschlüssig und elektrisch leitend mit der oberen Substratmetallisierung 21 fest verbunden.
  • Sofern es sich bei einem Halbleiterchip 25 um ein steuerbares Halbleiterbauelement handelt, kann optional ein Steueranschluss 253, beispielsweise ein Gateanschluss oder ein Basisanschluss, vorhanden sein. Ein derartiger Steueranschluss 253 kann sich wie gezeigt an der dem Keramiksubstrat 2 abgewandten Seite des betreffenden Halbleiterchips 25 befinden, alternativ auch an der dem Keramiksubstrat 2 zugewandten Seite des Halbleiterchips 25.
  • Die auf dem Keramiksubstrat 2 realisierte Schaltung ist grundsätzlich beliebig. Beispielsweise kann die Schaltung eine Halbbrücke aufweisen, bei der die Laststrecken, beispielsweise die Drain-Source-Strecken, von zwei oder mehr steuerbaren Halbleiterchips 25 elektrisch in Reihe geschaltet sind. Als Laststrecke wird dabei die elektrische Strecke zwischen dem ersten Lastanschluss 251 und dem zweiten Lastanschluss 252 angesehen. Die Laststrecke kann jeweils über den zugehörigen Steueranschluss 253, beispielsweise ein Gateanschluss oder ein Basisanschluss, gesteuert, z. B. ein- und/oder ausgeschaltet werden.
  • 4 zeigt nochmals die Darstellung gemäß 1 mit dem Unterschied, dass die Leiterplatte 4 an dem oder den Leiterbahnvorsprüngen 411 mit Hilfe der elektrisch leitenden zweiten Verbindungsschicht 32 stoffschlüssig und elektrisch leitend mit der oberen Substratmetallisierung 21 verbunden ist. Die elektrisch leitende zweite Verbindungsschicht 32 kann dabei nach der Fertigstellung der elektrisch leitenden Verbindung sowohl den betreffenden Leiterbahnvorsprung 411 als auch die obere Substratmetallisierung 21 unmittelbar kontaktieren. Alternativ zu der zweiten Verbindungsschicht 32 könnten der oder die Leiterbahnvorsprünge 411 jeweils auch mit der oberen Substratmetallisierung 21 verschweißt sein. In diesem Zusammenhang wird darauf hingewiesen, dass es sich zwar bei der oberen Substratmetallisierung 21 wie dargestellt um die oberste Metallisierung handeln kann, dass dies aber nicht zwingend der Fall sein muss. Der Ausdruck "obere Substratmetallisierung" besagt lediglich, dass es sich um eine Metallisierung handelt, die sich auf der Oberseite 20t des keramischen Isolationsträger 20 befindet. Im Übrigen besteht im Fall von zwei oder mehr Leiterbahnvorsprüngen 411 sowie im Fall eines Keramiksubstrates 2 mit zwei oder mehr oberen Substratmetallisierungen die Möglichkeit, verschiedene dieser Leiterbahnvorsprünge 411 jeweils mit einer anderen der oberen Substratmetallisierungen elektrisch leitend zu verbinden, und zwar mit einer beliebigen der genannten Verbindungstechniken (stoffschlüssige Verbindung mit Verbindungsschicht 32 oder durch Schweißen).
  • Sobald ein Verbund vorliegt, bei dem die Leiterplatte 4 an dem oder den Leiterbahnvorsprüngen 411 mit Hilfe der elektrisch leitenden zweiten Verbindungsschicht 32 oder durch Schweißen wie erläutert stoffschlüssig und elektrisch leitend dem Keramiksubstrat 2 verbunden ist, bildet die Leiterplatte 4 wie erläutert ein Gehäuse für wenigstens einen der Halbleiterchips 25.
  • Das bedeutet, dass der betreffende Halbleiterchip 25, unabhängig davon, ob der Verbund an einem Kühlkörper 1 montiert ist oder nicht, zumindest teilweise, optional auch vollständig, innerhalb der Aussparung 44 der Leiterplatte 4 angeordnet ist. Wenn der Halbleiterchip 25 nur teilweise in der Aussparung 44 angeordnet ist, durchschneidet eine (virtuelle) Ebene E-E, die senkrecht zur vertikalen Richtung v verläuft und die an die Unterseite 40b des Isolationsträgers 40 angelegt ist, den Halbleiterchip 25. Wenn der Halbleiterchip 25 anderenfalls vollständig in der Aussparung 44 angeordnet ist, befindet er sich in der vertikalen Richtung v oberhalb dieser Ebene E-E, sowie unterhalb einer (virtuellen) Ebene F-F, die senkrecht zur vertikalen Richtung v verläuft und an die Oberseite 40t des Isolationsträgers 40 angelegt ist.
  • 5A zeigt nochmals den bereits in 4 dargestellten Verbund mit der Leiterplatte 4 und dem mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrat 2. 5B zeigt eine Draufsicht auf die Anordnung gemäß 5A.
  • In einem weiteren Schritt, der im Ergebnis in den 6A im Querschnitt bzw. in 6B in Draufsicht dargestellt ist, kann die Anordnung gemäß den 5A und 5B mit einem oder mehreren Bonddrähten 92, 93 versehen werden, von denen ein jeder an einer ersten Bondstelle an eine Leiterbahn 433 der Leiterplatte 4 gebondet ist, und an einer zweiten Bondstelle an eine Substratmetallisierung 21 oder an einen ersten Lastanschluss 251 (siehe 5B) oder an einen Steueranschluss 253 (siehe 5B) gebondet ist. Mit "Bonden" ist dabei "Drahtbonden" gemeint, bei dem der Bonddraht 92, 93 jeweils unmittelbar an die betreffende Leiterbahn 433 bzw. unmittelbar an die betreffende Substratmetallisierung 21 bzw. den ersten Lastanschluss 251 bzw. den Steueranschluss 253 gebondet ist.
  • Optional können noch weitere Bonddrähte 91 vorgesehen sein, die lediglich zur internen Verschaltung der auf dem Keramiksubstrat 2 realisierten Schaltung verwendet werden. Die Bonddrähte 91 haben also keine Bondstellen auf der Leiterplatte 4. Daher können die Bonddrähte 91 zu einem beliebigen Zeitpunkt an das mit dem oder den Halbleiterchips 25 bestückte Keramiksubstrat 2 gebondet werden. Das Anbonden der Bonddrähte 91 kann also erfolgen, bevor oder nachdem die Leiterplatte 4 an dem oder den Leiterbahnvorsprüngen 411 mit Hilfe der zweiten Verbindungsschicht 32 mit dem mit dem oder mit den Halbleiterchips 25 bestückten Keramiksubstrat 2 verbunden wurde.
  • 7 zeigt die Anordnung gemäß 6A nach der Montage des Kühlkörpers 1 an dem Verbund mit der Leiterplatte 4, dem mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrat 2, und der zweiten Verbindungsschicht 32 mit Hilfe einer Verbindungsvorrichtung 77.
  • Optional können die Leiterplatte 4 und der Kühlkörper 1 mit Hilfe einer Klebeschicht 38 miteinander verklebt sein. Dabei kann sich die Klebeschicht 38 durchgehend von dem Kühlkörper 1 bis zur Leiterplatte 4 erstrecken. Außerdem kann die Klebeschicht 38 als ringförmig geschlossene Schicht ausgebildet sein, die die Vertiefung 44 (siehe 1) ringförmig umgibt. Die Klebeschicht 38 kann zur Montage oder Vormontage des Kühlkörpers 1 an der Leiterplatte 4 dienen und/oder dazu, einen Spalt zwischen der Leiterplatte 4 und dem Kühlkörper 1 abzudichten.
  • Wie 7 weiterhin zu entnehmen ist, kann der Kühlkörper 1 optional eine Vertiefung 14 aufweisen, in der das Keramiksubstrat 2 nach der Montage des Kühlkörpers 1 an der Leiterplatte 4 vollständig oder zumindest teilweise angeordnet ist.
  • Wie in 8 gezeigt ist, kann eine Vergussmasse 36 in die Aussparung 44 eingefüllt werden, so das die Vergussmasse 36 im Ergebnis wenigstens teilweise in der Aussparung 44 angeordnet ist und sich von der Oberseite 20t des keramischen Isolationsträgers 20 bis über den oder die Halbleiterchips 25 erstreckt, so dass der bzw. die Halbleiterchips 25 jeweils von der Vergussmasse 36 und optional auch die Bonddrähte 91 bis 93 überdeckt sind. Bei der Vergussmasse 36 kann es sich beispielsweise um ein Gel, z. B. ein Silikongel handeln. Die Vergussmasse 36 dient dazu, die elektrische Isolationsfestigkeit des Halbleitermoduls zu erhöhen. In 8 sind die durch die Vergussmasse 36 verdeckten Bonddrähte 91, 92, 93 gestrichelt dargestellt.
  • Wie der Anordnung gemäß 8 ebenfalls zu entnehmen ist, kann sich die Vergussmasse 36 auch bis zum Kühlkörper 1 erstrecken und diesen kontaktieren.
  • Ein weiteres Ausführungsbeispiel für ein Halbleitermodul bzw. eine Halbleitermodulanordnung wird nachfolgend unter Bezugnahme auf die 9A bis 12 erläutert. Bei einem Halbleitermodul, das gemäß den 5A und 5B ausgestaltet ist und das auf dieselbe Weise hergestellt worden sein kann, wie dies unter Bezugnahme auf die vorangehenden Figuren bereits erläutert wurde, weist der Verbund mit dem mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrat 2, der Leiterplatte 4 und der zweiten Verbindungsschicht 32 einen Spalt 24 zwischen dem Keramiksubstrat 2 und der Leierplatte 4 auf. Beim nachfolgenden Einfüllen einer Vergussmasse 36 in die Aussparung 44 (siehe 1) würde die Vergussmasse 36 durch den Spalt 24 auslaufen. Um dies zu verhindern, kann der Spalt 24 mit Hilfe einer Kleberaupe 35 abgedichtet werden. Die Viskosität des Klebers, aus dem die Kleberaupe 35 hergestellt wird, wird dabei so hoch gewählt, dass der Spalt 24 durch Kleber abgedichtet wird. 9B zeigt eine Draufsicht auf die Anordnung gemäß 9A.
  • Nach der Herstellung der Kleberaupe 35 kann eine Vergussmasse 36, wie sie bereits erläutert wurde, in die Aussparung 44 (siehe 1) eingefüllt werden, was im Ergebnis in 10A im Querschnitt und in 10B in Draufsicht dargestellt ist. Nachdem die Vergussmasse 36 vollständig eingefüllt ist, erstreckt sich diese zumindest von der Oberseite 20t des Isolationsträgers 20 (siehe 1) bis über den oder die Halbleiterchips 25. Optional könnten auch sämtliche Bonddrähte 91, 92, 93 (siehe die 9A und 9B), wie auch bei sämtlichen anderen Ausgestaltungen der Erfindung, optional vollständig von der Vergussmasse 36 überdeckt sein.
  • 11 zeigt nochmals das Halbleitermodul gemäß 10A in Verbindung mit weiteren Komponenten, die jeweils optional an dem Halbleitermodul montiert werden können. Sämtlich dieser Komponenten wurden bereits unter Bezugnahme auf die 1 bis 8 erläutert. Sie können auf dieselbe Weise an dem Halbleitermodul befestigt werden. 12 zeigt die Halbleitermodulanordnung nach der Montage der weiteren Komponenten an dem Halbleitermodul. Anders als bei dem Halbleitermodul gemäß 8 erstreckt sich die Vergussmasse 36 hier nicht bis zum Kühlkörper 1. Allerdings kontaktiert die Vergussmasse 36 die Kleberaupe 35.
  • Ein weiteres Ausführungsbeispiel zeigt 13. Dieses unterscheidet sich von dem Ausführungsbeispiel gemäß 12 dadurch, dass die optionale Treiberplatine 53 elektrisch mit Hilfe von Steckverbindern 78, die jeweils in eine Öffnung der Leiterplatte 4 sowie in eine Öffnung der Treiberplatine 53 eingesteckt sind, elektrisch mit der Leiterplatte 4 verbunden ist. Darüber hinaus kann die Treiberplatine 53 mittels einer vierten Verbindungsschicht 34 stoffschlüssig mit der Leiterplatte 4 verbunden sein. Hierbei kann sich die vierte Verbindungsschicht 34 durchgehend von der Leiterplatte 4 bis zu Treiberplatine 53 erstrecken. Die vierte Verbindungsschicht kann beispielsweise als elektrisch leitender oder elektrisch isolierender Kleber ausgebildet sein.
  • Noch eine weitere mögliche Ausgestaltung der Erfindung wird nachfolgend unter Bezugnahme auf 14 erläutert. Die Aussparung 44 (siehe 1) wird hierbei nach der Herstellung der stoffschlüssigen Verbindung zwischen dem mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrat 2 und der Leiterplatte 4 mit einer elektrisch leitenden Schicht 59 überdeckt. Bei dieser kann es sich beispielsweise um eine Metallschicht handeln. Die elektrisch leitende Schicht 59 kann als geschlossene Schicht ausgebildet sein. Sie kann stoffschlüssig mittels einer Verbindungsschicht, die beispielsweise durch Löten oder durch Sintern hergestellt werden kann, mit einer der Metallisierungsschichten 41, 42, 43 (hier: 43) der Leiterplatte 4, im Besonderen mit einer ringförmigen Leiterbahn 432, verbunden sein. Die elektrisch leitende Schicht 59 kann optional mit Masse verbunden sein, um beim Betrieb des Halbleitermoduls die Aussendung von Störstrahlung, die insbesondere durch Schaltvorgänge der Halbleiterchips 25 und den mit diesen verbundenen Leitungsinduktivitäten hervorgerufen werden können, zu verringern. Die Anordnung kann dabei so ausgestaltet sein, dass das Keramiksubstrat 2 vollständig zwischen der elektrisch leitenden Schicht 59 und dem Kühlkörper 1 angeordnet ist, und/oder dass die elektrisch leitende Schicht 59 die Aussparung 45 an der dem Keramiksubstrat 2 abgewandten Oberseite 4t der Leiterplatte 4 vollständig überdeckt.
  • Eine derartige elektrisch leitende Schicht 59 kann auch bei sämtlichen anderen Ausgestaltungen der Erfindung vorhanden sein, und zwar unabhängig davon, ob eine optionale Treiberplatine 53 vorhanden ist oder nicht. Sofern eine Treiberplatine 53 vorgesehen ist, kann die elektrisch leitende Schicht 59 zwischen dieser und dem Keramiksubstrat 2 angeordnet sein. Alternativ zu einer von dem Keramiksubstrat 2 separaten elektrisch leitenden Schicht 59 kann die elektrisch leitende Schicht 59 auch durch eine untere Substratmetallisierung 22 gegeben sein.
  • Die Montage der elektrisch leitenden Schicht 59 an der Leiterplatte 4 kann vor dem Einfüllen der Vergussmasse 36 in die Aussparung 44 erfolgen, aber auch danach. Im erst genannten Fall kann die elektrisch leitende Schicht eine Einfüllöffnung zum Einfüllen der Vergussmasse 36 in die Aussparung 44 aufweisen. Nach dem Einfüllen kann diese Einfüllöffnung verschlossen werden.
  • Eine weitere Ausgestaltung eines Halbleitermoduls zeigt 15. Hier wird ein Dichtring 37 dazu verwendet, einen Spalt zwischen der Leiterplatte 4 und dem Kühlkörper 1 abzudichten. Der Dichtring 37 liegt hierbei sowohl an der Leiterplatte 4 als auch an dem Kühlkörper an. Der Dichtring 37 verhindert beim späteren Einfüllen der Vergussmasse 36 in die Aussparung 44 ein Auslaufen der Vergussmasse 36 durch den zwischen der Leiterplatte 4 und dem Kühlkörper 1 bestehen Spalt 14. Nach dem Einfüllen der Vergussmasse 36 erstreckt sich diese sowohl bis zum Kühlkörper 1 als auch bis zum Dichtring 37.
  • Außerdem kann sich die Vergussmasse 36 nach dem Einfüllen in die Aussparung 44 bei sämtlichen Ausgestaltungen der Erfindung bis zur Leiterplatte 4, insbesondere auch bis zu deren Isoliermaterial 40, erstrecken.
  • Bei den Ausgestaltungen der 1 bis 14 war das Keramiksubstrat 2 jeweils wenigstens teilweise in einer Vertiefung 13 des Kühlkörpers 1 angeordnet. Diese Ausgestaltungen lassen sich jedoch auch dann realisieren, wenn der Verbund mit der Leiterplatte 4 und dem mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrat 2 an einer ebenen Montagefläche des Kühlkörpers 1 montiert wird. Das mit dem oder den Halbleiterchips 25 bestückte Keramiksubstrat kann dabei während der Montage vollständig in die Aussparung 44 gedrückt werden.
  • Bei sämtlichen Ausgestaltungen der Erfindung kann das Keramiksubstrat 2 mit einer geringen Kraft relativ zur Leiterplatte 4 gegen eine Rückstellkraft aus seiner Ruhelage verschoben werden. Die Rückstellkraft kann dabei durch die als Federn wirkenden Leiterbahnenvorsprünge 411 bewirkt werden, und/oder durch eine Kleberaupe 35, durch die ein Spalt 35 zwischen dem Keramiksubstrat 2 und der Leiterplatte 4 abgedichtet ist. Bei sämtlichen Ausgestaltungen der Erfindung kann ein Halbleitermodul so ausgestaltet sein, dass auf das Keramiksubstrat 2, wenn es relativ zur Leiterplatte 4 in einer vertikalen Richtung v um 1 mm ausgelenkt wird, eine Rückstellkraft von mehr als 10 N (Newton) und/oder von weniger als 60 N wirkt. Die vertikale Richtung v verläuft dabei in einer Richtung senkrecht zur Unterseite 20b des keramischen Isolationsträgers 20 von der Unterseite 20b zur Oberseite 20t. Durch die Einhaltung der Untergrenze von 10 N wird das Keramiksubstrat 2 bei der Montage des Halbleitermoduls an einem Kühlkörper ausreichend stark an den Kühlkörper gepresst. Durch die Einhaltung der Obergrenze von 60 N wird sichergestellt, dass das Keramiksubstrat 2 relativ zu der Leiterplatte 4 eine ausreichende Beweglichkeit besitzt, so dass im Halbleitermodul bei dessen Montage an einem Kühlkörper keine allzu großen mechanischen Spannungen auftreten.
  • Damit die Leiterplatte 4 einer Bewegung des bestückten Keramiksubstrats 2 in der vertikalen Richtung v keine allzu große Gegenkraft entgegensetzt, kann – wie in 1 beispielhaft gezeigt ist – der keramische Isolationsträger 20 so bemessen sein, dass er in jeder zur vertikalen Richtung v senkrechten horizontalen Richtung r jeweils eine Breite w20 aufweist, die kleiner ist als die Weite w44, die die Aussparung 44 in derselben horizontalen Richtung r aufweist.
  • 16 zeigt noch eine Ausgestaltung eines Halbleitermoduls, bei dem der keramische Isolationsträger 20 teilweise in der Aussparung 44 der Leiterplatte 4 angeordnet ist, wenn das Halbleitermodul noch nicht an einem Kühlkörper montiert ist. Entsprechend zeigt 17 eine Ausgestaltung eines Halbleitermoduls, bei dem der keramische Isolationsträger 20 vollständig in der Aussparung 44 der Leiterplatte 4 angeordnet ist, wenn das Halbleitermodul noch nicht an einem Kühlkörper montiert ist. 18 schließlich zeigt ein gemäß 16 oder 17 ausgestaltetes Leistungshalbleitermodul nach dessen Montage an einem Kühlkörper 1. Hier ist zu erkennen, dass sich nach der Montage des mit dem oder den Halbleiterchips 25 bestückten Keramiksubstrats 2 an einem Kühlkörper 1 das Keramiksubstrat 2 vollständig innerhalb der Aussparung 44 der Leiterplatte 4 befinden kann. Das bedeutet, dass sich nicht nur der oder die Halbleiterchips 25 sondern auch das Keramiksubstrat 2 in der vertikalen Richtung v oberhalb der Ebene E-E sowie unterhalb Ebene F-F befindet.
  • Unabhängig davon zeigen die 16 bis 18 außerdem, dass ein mit einem oder mehreren Halbleiterchips 25 bestücktes Keramiksubstrat 2 an Leiterbahnvorsprüngen 421 einer beliebigen Metallisierungsschicht 42 einer Leiterplatte 4 montiert werden kann. In jedem Fall ragen der oder die Leiterbahnvorsprünge 421, an denen das bestückte Keramiksubstrat 2 montiert wird, in die Aussparung 44 der Leiterplatte 4 hinein.
  • Ebenfalls bei allen Ausgestaltungen der Erfindung kann zumindest einer, jeder oder sämtliche der auf dem Keramiksubstrat 2 montierten Halbleiterchips 25 senkrecht zur vertikalen Richtung v von dem Isoliermaterial 40 der Leiterplatte 4 einen Abstand d25 von wenigstens 3 mm aufweisen, was beispielhaft in 4 gezeigt ist. Dieses Kriterium kann unabhängig davon gelten, ob das Halbleitermodul an einem Kühlkörper 1 montiert ist oder nicht.
  • Ein Vorteil des erfindungsgemäßen Halbleitermoduls besteht darin, dass insbesondere die Leiterplatte 4 als Gehäuse für den oder die Halbleiterchips 25 dient. Dadurch kann bei einem erfindungsgemäßen Halbleitermodul darauf verzichtet werden, zusätzlich zu der Leiterplatte 4 noch ein Kunststoffgehäuse vorzusehen, das den oder die Halbleiterchips 25 zumindest ringförmig umgibt.

Claims (22)

  1. Halbleitermodul umfassend: eine Leiterplatte (4), die ein Isoliermaterial (40) aufweist, eine in dem Isoliermaterial (40) ausgebildete Aussparung (44), sowie eine erste Metallisierungsschicht (41, 42), die teilweise in das Isoliermaterial (40) eingebettet ist und die einen Leiterbahnvorsprung (411, 421) aufweist, der in die Aussparung (44) hinein ragt; ein Keramiksubstrat (2), das einen dielektrischen, keramischen Isolationsträger (20) aufweist, sowie eine obere Substratmetallisierung (21), die auf eine Oberseite (20t) des Isolationsträgers (20) aufgebracht ist; und einen Halbleiterchip (25), der auf der oberen Substratmetallisierung (21) angeordnet ist; wobei die erste Metallisierungsschicht (41, 42) an dem Leiterbahnvorsprung (411, 421) mechanisch und elektrisch leitend mit der oberen Substratmetallisierung (21) verbunden ist.
  2. Halbleitermodul nach Anspruch 1, bei dem die elektrisch leitende Verbindung zwischen dem Leiterbahnvorsprung (411, 421) und der oberen Substratmetallisierung (21) als stoffschlüssige Verbindung ausgebildet ist und mittels einer elektrisch leitenden Verbindungsschicht (32) erfolgt, die sowohl den Leiterbahnvorsprung (411, 421) als auch die obere Substratmetallisierung (21) unmittelbar kontaktiert.
  3. Halbleitermodul nach Anspruch 2, bei dem die Verbindungsschicht (32) als Lotschicht ausgebildet ist, oder als Schicht, die ein gesintertes Metallpulver aufweist, oder als Klebeschicht.
  4. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Aussparung (44) als Durchgangsöffnung der Leiterplatte (4) ausgebildet ist; und die Leiterplatte (4) ein ringförmiges Gehäuse bildet, das den Halbleiterchip (25) umgibt.
  5. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Oberseite (20t) in einer zur Unterseite (20b) senkrechten vertikalen Richtung (v) von der Oberseite (20t) beabstandet ist; und der keramische Isolationsträger (20) so bemessen ist, dass er in jeder zur vertikalen Richtung (v) senkrechten horizontalen Richtung (r) jeweils eine Breite (w20) aufweist, die kleiner ist als die Weite (w44), die die Aussparung (44) in derselben horizontalen Richtung (r) aufweist.
  6. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem das Keramiksubstrat (2) eine der Oberseite (20t) entgegengesetzte Unterseite (20b) aufweist; das Keramiksubstrat (2) bezüglich der Leiterplatte (4) eine Ruhelage aufweist; und auf das Keramiksubstrat (2), wenn es relativ zu der Leiterplatte (4) in einer vertikalen Richtung (v), die senkrecht zur Unterseite (20b) von der Unterseite (20b) zur Oberseite (20t) verläuft, um 1 mm ausgelenkt wird, eine Rückstellkraft wirkt, die größer ist als 10 N und/oder kleiner als 60 N.
  7. Halbleitermodul nach einem der vorangehenden Ansprüche mit einer Vergussmasse (36), die wenigstens teilweise in der Aussparung (44) angeordnet ist und die sich von der Oberseite (20t) bis über den Halbleiterchip (25) erstreckt, so dass der Halbleiterchip (25) von der Vergussmasse (36) überdeckt ist.
  8. Halbleitermodul nach Anspruch 7 mit einem Bonddraht (91, 92, 93), der durch Drahtbonden unmittelbar an eine Metallisierungsschicht (21) des Keramiksubstrates (2) und/oder unmittelbar an einen Lastanschluss (251) des Halbleiterchips (25) gebondet ist, wobei sich die Vergussmasse (36) von der Oberseite (20t) bis über den Bonddraht (91, 92, 93) erstreckt, so dass der Bonddraht (91, 92, 93) von der Vergussmasse (36) überdeckt ist.
  9. Halbleitermodul nach Anspruch 7 oder 8, bei dem die Vergussmasse (36) ein Silikongel ist.
  10. Halbleitermodul nach einem der Ansprüche 7 bis 9, bei dem ein Spalt (24) zwischen dem Keramiksubstrat (2) und der Leiterplatte (4) durch eine ringförmig geschlossene Kleberaupe (35) vollständig abgedichtet ist.
  11. Halbleitermodul nach Anspruch 10, bei dem die Vergussmasse (36) die Kleberaupe (35) kontaktiert.
  12. Halbleitermodul nach einem der Ansprüche 1 bis 9 mit einem Kühlkörper (1), einem Dichtring (37), der sowohl am Kühlkörper (1) als auch an der Leiterplatte (4) anliegt, wobei die Vergussmasse (36) den Dichtring (35) kontaktiert.
  13. Halbleitermodul nach einem der Ansprüche 7 bis 12, bei dem der Leiterbahnvorsprung (411, 421) in die Vergussmasse (36) eingebettet ist.
  14. Halbleitermodul nach einem der Ansprüche bis 13, bei dem sich die Vergussmasse (36) bis zu der Leiterplatte (2) erstreckt und das Isoliermaterial (40) berührt.
  15. Halbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (25) zumindest teilweise oder vollständig in der Aussparung (44) angeordnet ist.
  16. Halbleitermodul nach einem der vorangehenden Ansprüche mit einem Bonddraht (92, 93, 94), der an einer ersten Bondstelle durch Drahtbonden unmittelbar an eine Metallisierungsschicht (21) des Keramiksubstrates (2) oder unmittelbar an einen Lastanschluss (251) des Halbleiterchips (25) gebondet ist, und an einer zweiten Bondstelle durch Drahtbonden unmittelbar an eine Metallisierungsschicht (42) der Leiterplatte (4) gebondet ist.
  17. Verfahren zur Herstellung eines Halbleitermoduls mit den Schritten: Bereitstellen einer Leiterplatte (4), die ein Isoliermaterial (40) aufweist, eine in dem Isoliermaterial (40) ausgebildete Aussparung (44), sowie eine erste Metallisierungsschicht (41, 42), die teilweise in das Isoliermaterial (40) eingebettet ist und die einen Leiterbahnvorsprung (411, 421) aufweist, der in die Aussparung (44) hinein ragt; Bereitstellen eines Keramiksubstrats (2), das einen dielektrischen, keramischen Isolationsträger (20) aufweist, eine obere Substratmetallisierung (21), die auf eine Oberseite (20t) des Isolationsträgers (20) aufgebracht ist, und das mit einem Halbleiterchip (25) bestückt ist, der auf der oberen Substratmetallisierung (21) angeordnet ist; Herstellen einer elektrisch leitenden Verbindung zwischen der ersten Metallisierungsschicht (41, 42) und der oberen Substratmetallisierung (21) indem, die erste Metallisierungsschicht (41, 42) an dem Leiterbahnvorsprung (411, 421) mechanisch und elektrisch leitend mit der oberen Substratmetallisierung (21) verbunden wird.
  18. Verfahren nach Anspruch 17, bei dem das Herstellen der elektrisch leitenden Verbindung zwischen der ersten Metallisierungsschicht (41, 42) und der oberen Substratmetallisierung (21) mittels einer elektrisch leitenden Verbindungsschicht (32) erfolgt, die nach der Fertigstellung der elektrisch leitenden Verbindung sowohl den Leiterbahnvorsprung (411, 421) als auch die obere Substratmetallisierung (21) unmittelbar kontaktiert.
  19. Verfahren nach Anspruch 17, bei dem das Herstellen der elektrisch leitenden Verbindung zwischen der ersten Metallisierungsschicht (41, 42) und der oberen Substratmetallisierung (21) durch Schweißen erfolgt, so dass der Leiterbahnvorsprung (411, 421) die obere Substratmetallisierung (21) nach der Fertigstellung der elektrisch leitenden Verbindung unmittelbar kontaktiert.
  20. Verfahren nach einem der Ansprüche 17 bis 19, bei dem ein Spalt (24) zwischen dem Keramiksubstrat (2) und der Leiterplatte (4) mittels einer ringförmig geschlossenen Kleberaupe (35) vollständig abgedichtet wird, und danach eine Vergussmasse (36) derart in die Aussparung (44) eingefüllt wird, dass sie sich von der oberen Substratmetallisierung (21) bis über den Halbleiterchip (25) erstreckt, so dass der Halbleiterchip (25) von der Vergussmasse (36) überdeckt ist; die Kleberaupe (35) kontaktiert; und in die der Leiterbahnvorsprung (411, 421) eingebettet ist.
  21. Verfahren nach einem der Ansprüche 17 bis 19 mit den weiteren Schritten: Bereitstellen eines Kühlkörpers (1); Anordnen eines Dichtrings (37) zwischen dem Kühlkörper (1) und der Leiterplatte (4) derart, dass der Dichtring (37) sowohl am Kühlkörper (1) als auch an der Leiterplatte (4) anliegt, Einfüllen einer Vergussmasse (36) in die Aussparung (44), so dass – sich die Vergussmasse (36) vom Kühlkörper (1) bis über den Halbleiterchip (25) erstreckt und der Halbleiterchip (25) von der Vergussmasse (36) überdeckt ist; – die Vergussmasse (36) den Dichtring (35) kontaktiert; und – der Leiterbahnvorsprung (411, 421) in die Vergussmasse (36) eingebettet ist.
  22. Verfahren nach einem der Ansprüche 17 bis 21, bei dem das fertig gestellte Halbleitermodul die Merkmale gemäß einem der Ansprüche 1 bis 16 ausgebildet ist.
DE102013219833.7A 2013-09-30 2013-09-30 Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte Active DE102013219833B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013219833.7A DE102013219833B4 (de) 2013-09-30 2013-09-30 Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
US14/500,041 US9609748B2 (en) 2013-09-30 2014-09-29 Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
CN201410516578.2A CN104517909B (zh) 2013-09-30 2014-09-30 带有印制电路板的半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013219833.7A DE102013219833B4 (de) 2013-09-30 2013-09-30 Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte

Publications (2)

Publication Number Publication Date
DE102013219833A1 true DE102013219833A1 (de) 2015-04-02
DE102013219833B4 DE102013219833B4 (de) 2020-02-13

Family

ID=52673065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013219833.7A Active DE102013219833B4 (de) 2013-09-30 2013-09-30 Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte

Country Status (3)

Country Link
US (1) US9609748B2 (de)
CN (1) CN104517909B (de)
DE (1) DE102013219833B4 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015101086B4 (de) * 2015-01-26 2018-04-12 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102019132685A1 (de) * 2019-12-02 2021-06-02 Audi Ag Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102021006617A1 (de) 2021-07-01 2023-01-05 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung eines Leistungshalbbrückenmoduls, Leistungshalbbrückenmodul, Leistungsinverter mit einem Leistungshalbbrückenmodul
DE102021206935A1 (de) 2021-07-01 2023-01-05 Vitesco Technologies Germany Gmbh Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls
DE102021208497A1 (de) 2021-08-05 2023-02-09 Vitesco Technologies Germany Gmbh Leistungsschaltung
DE102022206302A1 (de) 2022-06-23 2023-07-06 Zf Friedrichshafen Ag Halbbrückenmodul und verfahren zum montieren eines halbbrückenmoduls
US11837525B1 (en) 2022-07-21 2023-12-05 Semikron Elektronik Gmbh & Co. Kg Module having a moulded plastic body and a multiplicity of load terminal elements and power semiconductor device therewith
DE102022207850A1 (de) 2022-07-29 2024-02-01 Vitesco Technologies Germany Gmbh Leistungselektronikmodul und Inverter mit einem Leistungselektronikmodul
WO2024033302A1 (de) * 2022-08-11 2024-02-15 Rolls Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
DE102023105345A1 (de) 2023-03-03 2024-09-05 Seg Automotive Germany Gmbh Halbbrücken-Schalteranordnung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3217774B1 (de) * 2016-03-08 2018-06-13 ABB Schweiz AG Halbleitermodul
CN108257922A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257923A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
EP3613075B1 (de) * 2017-05-02 2020-11-18 ABB Schweiz AG Im harz verkapseltes leistungshalbleitermodul mit freigelegten verbindungsbereichen
EP3649671B1 (de) * 2017-07-12 2021-02-17 ABB Power Grids Switzerland AG Leistungshalbleitermodul mit einem an eine vergussmasse angeschlossenen gehäuse und entsprechendes herstellungsverfahren
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
EP3531806B1 (de) * 2018-02-26 2020-03-25 ZKW Group GmbH Elektronische leiterplattenbaugruppe für hochleistungsbauteile
US11224117B1 (en) * 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US11294435B2 (en) 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
EP3770962A1 (de) * 2019-07-26 2021-01-27 Infineon Technologies AG Halbleitermodulanordnung
DE102021100717A1 (de) * 2021-01-15 2022-07-21 Infineon Technologies Ag Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
CN113758328B (zh) * 2021-08-13 2022-06-17 中南大学 一种含铜/金刚石复合构型吸液芯的复合vc散热器及其制备方法
DE102022208289B3 (de) * 2022-08-09 2023-12-21 Vitesco Technologies GmbH Elektrische Vorrichtung, Verfahren zum Herstellen einer elektrischen Vorrichtung
CN117810128B (zh) * 2023-12-30 2024-05-24 医顺通信息科技(常州)有限公司 一种rfid腕带芯片衬底接合装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187430A1 (en) * 2011-01-09 2012-07-26 Bridgelux, Inc. Packaging Photon Building Blocks Having Only Top Side Connections in a Molded Interconnect Structure
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784974A (en) 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US4524238A (en) 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
JP3816821B2 (ja) 2002-03-20 2006-08-30 株式会社住友金属エレクトロデバイス 高周波用パワーモジュール基板及びその製造方法
DE102005054543A1 (de) * 2005-11-14 2007-05-31 Peter Köllensperger Halbleiterschalter mit integrierter Ansteuerschaltung
JP2009130235A (ja) 2007-11-27 2009-06-11 Panasonic Corp 圧電デバイスとこれを用いた電子機器、及び自動車
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
CN104285278A (zh) * 2012-05-17 2015-01-14 伊甘图公司 用于电子集成的三维模块
US9799590B2 (en) * 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
US20120187430A1 (en) * 2011-01-09 2012-07-26 Bridgelux, Inc. Packaging Photon Building Blocks Having Only Top Side Connections in a Molded Interconnect Structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015101086B4 (de) * 2015-01-26 2018-04-12 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102019132685A1 (de) * 2019-12-02 2021-06-02 Audi Ag Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug
DE102019132685B4 (de) 2019-12-02 2022-05-25 Audi Ag Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug
DE102021206935B4 (de) 2021-07-01 2024-01-25 Vitesco Technologies Germany Gmbh Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls
DE102021206935A1 (de) 2021-07-01 2023-01-05 Vitesco Technologies Germany Gmbh Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls
DE102021006617A1 (de) 2021-07-01 2023-01-05 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung eines Leistungshalbbrückenmoduls, Leistungshalbbrückenmodul, Leistungsinverter mit einem Leistungshalbbrückenmodul
DE102021208497A1 (de) 2021-08-05 2023-02-09 Vitesco Technologies Germany Gmbh Leistungsschaltung
DE102022206302A1 (de) 2022-06-23 2023-07-06 Zf Friedrichshafen Ag Halbbrückenmodul und verfahren zum montieren eines halbbrückenmoduls
US11837525B1 (en) 2022-07-21 2023-12-05 Semikron Elektronik Gmbh & Co. Kg Module having a moulded plastic body and a multiplicity of load terminal elements and power semiconductor device therewith
DE102022118268A1 (de) 2022-07-21 2024-02-01 Semikron Elektronik Gmbh & Co. Kg Baugruppe mit einem Kunststoffformkörper und einer Mehrzahl von Lastanschlusselementen und Leistungshalbleitereinrichtung hiermit
DE102022207850A1 (de) 2022-07-29 2024-02-01 Vitesco Technologies Germany Gmbh Leistungselektronikmodul und Inverter mit einem Leistungselektronikmodul
WO2024033302A1 (de) * 2022-08-11 2024-02-15 Rolls Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
DE102023105345A1 (de) 2023-03-03 2024-09-05 Seg Automotive Germany Gmbh Halbbrücken-Schalteranordnung

Also Published As

Publication number Publication date
CN104517909B (zh) 2017-12-15
US20150092380A1 (en) 2015-04-02
US9609748B2 (en) 2017-03-28
CN104517909A (zh) 2015-04-15
DE102013219833B4 (de) 2020-02-13

Similar Documents

Publication Publication Date Title
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102011085282B4 (de) Korrosionsgeschütztes Halbleitermodul und Verfahren zur Herstellung eines korrosionsgeschützten Halbleitermoduls
DE102014115847B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102012213573B3 (de) Halbleitermodulanordnung und verfahren zur herstellung und zum betrieb einer halbleitermodulanordnung
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102014116662B4 (de) Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
DE102014114808B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102014110617B4 (de) Leistungshalbleitermodulsystem mit hoher Isolationsfestigkeit und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung mit einer hohen Isolationsfestigkeit
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE202016101292U1 (de) Leistungshalbleitereinrichtung
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102018111534B4 (de) Vorrichtung zum Abführen von Wärme aus einer Leiterplatte
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative