DE102017120747B4 - SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung - Google Patents

SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung Download PDF

Info

Publication number
DE102017120747B4
DE102017120747B4 DE102017120747.3A DE102017120747A DE102017120747B4 DE 102017120747 B4 DE102017120747 B4 DE 102017120747B4 DE 102017120747 A DE102017120747 A DE 102017120747A DE 102017120747 B4 DE102017120747 B4 DE 102017120747B4
Authority
DE
Germany
Prior art keywords
housing
underside
heat spreader
layer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017120747.3A
Other languages
English (en)
Other versions
DE102017120747A1 (de
Inventor
Markus Dinkel
Ulrich FROEHLER
Josef Hoeglauer
Uwe Kirchner
Guenther Lohmann
Ralf Otremba
Klaus Schiess
Xaver Schloegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017120747.3A priority Critical patent/DE102017120747B4/de
Priority to US16/124,336 priority patent/US10566260B2/en
Priority to CN201811049585.0A priority patent/CN109473410B/zh
Publication of DE102017120747A1 publication Critical patent/DE102017120747A1/de
Priority to US16/737,025 priority patent/US10903133B2/en
Application granted granted Critical
Publication of DE102017120747B4 publication Critical patent/DE102017120747B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Gehäuse (2), das einen Leistungshalbleiternacktchip aufweist, wobei das Gehäuse (2) einen Gehäusekörper (20) mit einer Gehäuseoberseite (201), einer Gehäuseunterseite (202) und Gehäuseseitenwänden (203) aufweist, und sich die Gehäuseseitenwände (203) von der Gehäuseunterseite (202) zur Gehäuseoberseite (201) erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine zwischen den Lastanschlüssen angelegte Sperrspannung zu sperren, wobei das Gehäuse (2) Folgendes aufweist:- eine Leiterrahmenstruktur (21), die konfiguriert ist, um das Gehäuse (2) elektrisch und mechanisch mit einem Träger (7) zu verbinden, wobei die Gehäuseunterseite (202) dem Träger (7) zugewandt ist und die Leiterrahmenstruktur (21) zumindest einen ersten Außenanschluss (211) aufweist, der aus der Gehäuseunterseite (202) und/oder einer der Gehäuseseitenwände (203) ragt und mit dem ersten Lastanschluss des Nacktchips elektrisch verbunden ist;- eine oberste Schicht (22), die an der Gehäuseoberseite (201) angeordnet ist und mit dem zweiten Lastanschluss des Nacktchips elektrisch verbunden ist; und- einen Wärmeverteiler (3), der außerhalb des Gehäusekörpers (20) angeordnet ist und mit der obersten Schicht (22) in elektrischem Kontakt steht, wobei die Unterseite (32) des Wärmeverteilers (3) der obersten Schicht (22) zugewandt ist, wobei der Wärmeverteiler ferner eine Oberseite (31) aufweist und die Fläche der Oberseite (31) größer als die Fläche der Unterseite (31) ist, und wobei die Wärmeverteileroberseite (31) konfiguriert ist, um mit einer Isolierschicht (4) verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper (5) verbunden zu sein, wobei die Isolierschicht (4) eine Fläche aufweist, die zumindest 120 % der Fläche der obersten Schicht (22) beträgt.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung betrifft Ausführungsformen eines Gehäuses, das einen Leistungshalbleiternacktchip umschließt und Ausführungsformen eines Verfahrens zur Verarbeitung eines Gehäuses. Im Speziellen betrifft diese Beschreibung Ausführungsformen eines Gehäuses eines oberflächenmontierten Bauelements (SMD) mit Oberseitenkühlung und Ausführungsformen eines entsprechenden Verfahrens.
  • HINTERGRUND
  • Viele Funktionen von modernen Geräten in Automobil-, Konsumenten- und Industrieanwendungen, wie dem Umwandeln von elektrischer Energie und dem Antreiben eines elektrischen Motors oder einer elektrischen Maschine, stützen sich auf Leistungshalbleitervorrichtungen.
  • Beispielsweise wurden Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um ein paar zu nennen, für zahlreiche Anwendungen genutzt, einschließlich aber nicht ausschließlich Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Leistungshalbleiternacktchip, der konfiguriert ist, um einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen des Nacktchips zu leiten. Darüber hinaus kann der Laststrompfad z.B. durch eine isolierte Elektrode, manchmal Gate-Elektrode genannt, gesteuert werden. Beispielsweise kann die Steuerelektrode, nach Empfang eines entsprechenden Steuersignals von z.B. einem Treiber, die Leistungshalbleitervorrichtung in entweder einen leitenden Zustand oder einen Sperrzustand versetzen.
  • Nachdem der Leistungshalbleiternacktchip hergestellt wurde, wird er üblicherweise in einem Gehäuse installiert, z.B. auf eine Weise, die zulässt, dass das Gehäuse mit dem Nacktchip in einer Anwendung angeordnet werden kann, z.B. in einem Leistungswandler, z.B. sodass der Nacktchip mit einem Träger verbunden werden kann, z.B. einer Leiterplatte (PCB).
  • Zu diesem Zwecke ist eine Technologie, die in der Regel als oberflächenmontierte Technologie (SMT) bezeichnet wird, bekannt, wobei sich dieser Begriff im Allgemeinen auf das Herstellen von elektronischen Schaltungen beziehen kann, in denen die Komponenten direkt auf der Oberfläche einer Leiterplatte montiert oder platziert sind. So eine Komponente wird daher als oberflächenmontierte Bauelement- (SMD-) Komponente bezeichnet. Beispielsweise hat diese Technologie, zumindest in manchen Anwendungsbereichen, das Konstruktionsverfahren der sogenannten durchsteckmontierten Technologie ersetzt, bei der die Komponenten mit Drahtleitungen in Löcher in der Leiterplatte gesteckt wurden.
  • Im Allgemeinen kann eine SMD-Komponente kleiner als ihr Durchsteckgegenstück sein. Sie kann kurze Pins oder Leitungen unterschiedlicher Ausführungen, Flachkontakte (auch als „Anschlusskontaktflächen“ genannt), eine Matrix aus Lötperlen (z.B. eine sogenannte Kugelgitteranordnung (BGA)) und/oder Anschlüsse auf dem Gehäusekörper der Komponente umfassen.
  • Beispielhafte Konfigurationen eines SMD-Gehäuses sind aus den Dokumenten DE 10 2015 101 674 A1 und DE 10 2015 120 396 A1 bekannt. Jedes dieser SMD-Gehäuse umschließt einen Leistungshalbleiternacktchip und weist einen Gehäusekörper mit einer Gehäuseoberseite, einer Gehäuseunterseite und Gehäuseseitenwänden auf, wobei sich die Gehäuseseitenwände von der Gehäuseunterseite zur Gehäuseoberseite erstrecken. Der Nacktchip weist einen ersten Lastanschluss und einen zweiten Lastanschluss auf und ist konfiguriert, um eine Sperrspannung, die zwischen diesen Lastanschlüssen angelegt wird, zu sperren. Die Gehäuse umfassen ferner jeweils eine Leiterrahmenstruktur, die konfiguriert ist, um das Gehäuse elektrisch und mechanisch mit einem Träger zu verbinden, wobei die Gehäuseunterseite dem Träger zugewandt ist. Die Leiterrahmenstruktur umfasst Außenanschlüsse, die aus der Gehäuseseitenwand ragen und elektrisch mit dem ersten Lastanschluss des Nacktchips verbunden sind. Ferner umfasst jedes der Gehäuse eine oberste Schicht, die auf der Gehäuseoberseite angeordnet ist und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist.
  • Dementsprechend kann jedes dieser SMD-Gehäuse, die aus den Dokumenten DE 10 2015 101 674 A1 und DE 10 2015 120 396 A1 bekannt sind, eine Gehäuseoberseite zeigen, die vom Träger abgewandt ist und mit einer obersten Schicht ausgestattet ist, an der eine Wärmeabführvorrichtung, z.B. ein Kühlkörper, montiert sein kann. Dadurch kann die Wärme vom Gehäuse, das den Nacktchip umschließt, abgeführt werden. Solche Arten von Gehäuse können somit als SMD-Oberseitenkühl- (SMD-TSC-) Gehäuse bezeichnet werden.
  • Die primäre Funktion der Wärmeabführvorrichtung liegt darin, Wärme vom Gehäusekörper abzuführen. Dafür kann bekanntlich ein Kühlkörper mit der obersten Schicht verbunden werden, wobei der Kühlkörper von der obersten Schicht elektrisch isoliert sein kann. Mittel, die zur Bereitstellung der elektrischen Isolierung nötig sind, können jedoch die Wärmeübertragung von der obersten Schicht zum Kühlkörper dämpfen. Gleichzeitig muss sichergestellt werden, dass die Anordnung von Wärmeabführvorrichtung und Gehäusekörper die Sicherheitsanforderungen hinsichtlich z.B. eines Mindestabstands und einer Mindestkriechlänge, erfüllt werden.
  • Weitere bekannte Wärmeabführvorrichtungen sind aus den Druckschriften US 2004 / 0 169 289 A1 (z.B. 7), US 5 581 118 A (z.B. 4), US 2004 / 0 232 545 A1 (z.B. 7a) sowie DE 695 25 420 T2 (z.B. 1) bekannt, wonach jeweils ein Kühlkörper mit Kühlrippen auf eine leitfähige Vorderseitenschicht eines Gehäuses angebracht ist.
  • Die US 5 272 375 A beschreibt einen Kühlkörper, der über eine Isolationszwischenschicht an einem Gehäuse befestigt ist.
  • KURZDARSTELLUNG
  • Bestimmte Aspekte der vorliegenden Beschreibung betreffen die oberflächenmontierte Gehäusetechnologie. Beispielhafte Ausführungsformen des hierin offenbarten Gehäuses sind oberflächenmontierte Bauelement- (SMD-) Gehäuse.
  • Gemäß einer Ausführungsform umschließt ein Gehäuse einen Leistungshalbleiternacktchip und weist einen Gehäusekörper mit einer Gehäuseoberseite, einer Gehäuseunterseite und Gehäuseseitenwänden auf, wobei sich die Gehäuseseitenwände von der Gehäuseunterseite zur Gehäuseoberseite erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine Sperrspannung, die zwischen den Lastanschlüssen angelegt wird, zu sperren. Das Gehäuse umfasst Folgendes: eine Leiterrahmenstruktur, die konfiguriert ist, um das Gehäuse elektrisch und mechanisch mit einem Träger zu verbinden, wobei die Gehäuseunterseite dem Träger zugewandt ist, wobei die Leiterrahmenstruktur zumindest einen ersten Außenanschluss umfasst, der aus der Gehäuseunterseite und/oder einer der Gehäuseseitenwände ragt und elektrisch mit dem ersten Lastanschluss des Nacktchips verbunden ist; eine oberste Schicht, die auf der Gehäuseoberseite angeordnet ist und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist; und einen Wärmeverteiler, der außerhalb des Gehäusekörpers angeordnet ist und in elektrischem Kontakt mit der obersten Schicht steht, wobei eine Unterseite des Wärmeverteilers der obersten Schicht zugewandt ist, wobei der Wärmeverteiler ferner eine Oberseite aufweist und die Fläche der Oberseite größer als die Fläche der Unterseite ist, und wobei die Wärmeverteileroberseite konfiguriert ist, um mit einer Isolierschicht verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper verbunden zu sein, wobei die Isolierschicht eine Fläche aufweist, die zumindest 120 % der Fläche der obersten Schicht beträgt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Bereitstellung eines Gehäuses, das einen Leistungshalbleiternacktchip umschließt, wobei das Gehäuse einen Gehäusekörper mit einer Gehäuseoberseite, einer Gehäuseunterseite und Gehäuseseitenwänden aufweist und sich die Gehäuseseitenwände von der Gehäuseunterseite zur Gehäuseoberseite erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine Sperrspannung, die zwischen diesen Lastanschlüssen angelegt wird, zu sperren, wobei das Gehäuse Folgendes umfasst: eine Leiterrahmenstruktur, die konfiguriert ist, um das Gehäuse elektrisch und mechanisch mit einem Träger zu verbinden, wobei die Gehäuseunterseite dem Träger zugewandt ist, wobei die Leiterrahmenstruktur zumindest einen ersten Außenanschluss umfasst, die aus der Gehäuseunterseite und/oder einer der Gehäuseseitenwände ragt und elektrisch mit dem ersten Lastanschluss des Nacktchips verbunden ist; und eine oberste Schicht, die auf der Gehäuseoberseite angeordnet ist und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist. Das Verfahren umfasst ferner das Bereitstellen eines Wärmeverteilers getrennt vom Gehäusekörper, wobei der Wärmeverteiler eine Unterseite und eine Oberseite aufweist und die Fläche der Oberseite größer als die Fläche der Unterseite ist; und das Montieren des Wärmeverteilers auf der obersten Schicht, wobei die Wärmeverteilerunterseite der obersten Schicht zugewandt ist, und wobei die Wärmeverteileroberseite konfiguriert ist, um mit einer Isolierschicht verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper verbunden zu sein, wobei die Isolierschicht eine Fläche aufweist, die zumindest 120 % der Fläche der obersten Schicht beträgt.
  • Fachleute auf dem Gebiet der Erfindung werden nach dem Lesen der folgenden detaillierten Beschreibung und dem Durchsehen der beiliegenden Zeichnungen zusätzliche Funktionen und Vorteile erkennen.
  • Figurenliste
  • Die Teile in den Figuren sind nicht zwingenderweise maßstabsgetreu, stattdessen liegt der Schwerpunkt darauf, die Prinzipien der Erfindung zu veranschaulichen. Darüber hinaus können die Bezugszahlen in den Figuren entsprechende Teile bezeichnen. In den Zeichnungen gilt Folgendes:
    • 1-3 veranschaulichen jeweils schematisch und exemplarisch einen Abschnitt eines vertikalen Querschnitts eines Gehäuses in Übereinstimmung mit einer oder mehreren Ausführungsformen; und
    • 4 veranschaulicht schematisch und exemplarisch einen Abschnitt einer perspektivischen Ansicht eines Gehäusekörpers in Übereinstimmung mit einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und die als Veranschaulichung von spezifischen Ausführungsformen, in denen die Erfindung praktiziert werden kann, gezeigt werden.
  • Der Begriff „horizontal“, wie in dieser Beschreibung verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur verläuft. Dabei kann es sich beispielsweise um die Oberfläche eines Halbleiter-Wafers oder eines Nacktchips oder eines Plättchens handeln. Beispielsweise kann es sich sowohl bei der (ersten) lateralen Richtung X und der (zweiten) lateralen Richtung Y, die unten erwähnt werden, um horizontale Richtungen handeln, wobei die erste laterale Richtung X und die zweite laterale Richtung Y zueinander perpendikulär sein können.
  • Der Begriff „vertikal“, wie in dieser Beschreibung verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche angeordnet ist, d.h. parallel zur normalen Richtung der Oberfläche des Halbleiter-Wafers/Plättchens/Chips. Beispielsweise kann es sich bei der später erwähnten Erstreckungsrichtung Z um eine Erstreckungsrichtung handeln, die senkrecht zu sowohl der ersten lateralen Richtung X als auch der zweiten lateralen Richtung Y verläuft.
  • Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niedrige ohmsche elektrische Verbindung oder ein niedriger ohmscher Strompfad zwischen zwei Bereichen, Abschnitten, Zonen, Anteilen oder Teilen der hierin beschriebenen Vorrichtung besteht. Darüber hinaus soll, im Kontext der vorliegenden Beschreibung, der Ausdruck „in Kontakt“ beschreiben, dass eine direkte physikalische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung besteht, z.B. kann ein Übergang zwischen zwei Elementen, die miteinander in Kontakt stehen, mitunter kein weiteres Zwischenelement oder dergleichen umfassen.
  • Zusätzlich dazu wird im Kontext der vorliegenden Beschreibung, der Ausdruck „elektrische Isolierung“, falls nicht anderweitig angegeben, genutzt, im Kontext des allgemein gültigen Verständnisses genutzt und soll daher beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass keine ohmsche Verbindung zwischen diesen Komponenten besteht. Nichtsdestotrotz können Komponenten, die voneinander isoliert sind, trotzdem miteinander verbunden sein, beispielsweise mechanisch verbunden und/oder kapazitiv verbunden und/oder induktiv verbunden. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators voneinander elektrisch isoliert sein und gleichzeitig mechanisch und kapazitiv miteinander verbunden sein, z.B. durch eine Isolierung, z.B. einen Nichtleiter.
  • Spezifische in dieser Beschreibung beschriebene Ausführungsformen gelten für einen Leistungshalbleiternacktchip, ohne sich darauf zu beschränken, z.B. einen Leistungshalbleiternacktchip, der in einem Leistungswandler oder einer Leistungsversorgung genutzt werden kann. Daher kann solch ein Nacktchip in einer Ausführungsform konfiguriert sein, um einen Laststrom zu führen, der in einer Leitung eingespeist werden soll bzw. und/oder der von einer Leistungsquelle bereitgestellt wird. Beispielsweise kann der Nacktchip eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie beispielsweise eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gated-Dioden- (MGD-) Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Eine Vielzahl solcher Diodenzellen und/oder solcher Transistorzellen können im Nacktchip integriert sein.
  • Der Begriff „Leistungshalbleiternacktchip“, wie in dieser Beschreibung verwendet, soll einen einzelnen Nacktchip mit hohen spannungssperrenden und/oder stromführenden Fähigkeiten beschreiben. Anders ausgedrückt, ist so ein Leistungshalbleiternacktchip für hohe Stromstärken, üblicherweise im Amperebereich von z.B. bis zu 5 oder 100 Ampere und/oder Spannungen, üblicherweise über 15 V, noch üblicher bis zu 40 V und mehr, z.B. bis zu zumindest 500 V oder mehr als 500 V, z.B. zumindest 600 V ausgelegt.
  • Beispielsweise kann es sich bei dem im Folgenden beschriebenen Leistungshalbleiternacktchip um einen Nacktchip handeln, der konfiguriert ist, um als Leistungskomponente in einer Anwendung mit niedriger, mittlerer oder hoher Spannung eingesetzt zu werden. So ist beispielsweise der Begriff „Leistungshalbleiternacktchip“, wie er in dieser Beschreibung genutzt wird, nicht auf logische Halbleitervorrichtungen gerichtet, die z.B. für das Speichern von Daten, das Verarbeiten von Daten und/oder andere Arten von Halbleiter-basierter Datenverarbeitung, genutzt werden.
  • Bevor er in einer Anwendung eingesetzt werden kann, ist der Leistungshalbleiternacktchip üblicherweise in einem Gehäuse beinhaltet, das das mechanische Montieren und elektrische Verbinden des Nacktchips in der Anwendung erlaubt, z.B. auch zu Wärmeverteilungszwecken. Wie bereits eingangs erwähnt, kann das das Anwenden der oberflächenmontierten Technologie (SMT) umfassen.
  • Beispielhafte Ausführungsformen des hierin offenbarten Gehäuses sind oberflächenmontierte Bauelement- (SMD-) Gehäuse. Beispielsweise handelt es sich bei hierin offenbarten Gehäusen um SMD-Gehäuse mit Flachkontakten, die mit einem Träger, z.B. einer Leiterplatte, verbunden sind.
  • 1-3 veranschaulichen schematisch und exemplarisch einen Abschnitt eines vertikalen Querschnitts eines Gehäuses 2 in Übereinstimmung mit einer oder mehreren Ausführungsformen und 4 veranschaulicht schematisch und exemplarisch einen Abschnitt einer perspektivischen Ansicht eines Gehäusekörpers 20 in Übereinstimmung mit einer oder mehreren Ausführungsformen. Im Folgenden wird auf jede der 1-4 Bezug genommen.
  • Der Gehäusekörper 20, wie in 4 dargestellt, kann beispielsweise auf eine Weise konfiguriert werden, wie sie in DE 10 2015 101 674 A1 und/oder in DE 10 2015 120 396 A1 beschrieben ist.
  • Das Gehäuse 2 umschließt einen Leistungshalbleiternacktchip (nicht dargestellt), der im Folgenden auch als Nacktchip bezeichnet wird. Beispielsweise weist der Nacktchip entweder eine Leistungshalbleitertransistorkonfiguration oder eine Leistungshalbleiterdiodenkonfiguration auf, z.B. eine MOSFET-Konfiguration, eine IGBT-Konfiguration oder eine Konfiguration, die von diesen Grundkonfigurationen abgleitet ist.
  • Der Leistungshalbleiternacktchip kann daher einen ersten Lastanschluss (nicht dargestellt) und einen zweiten Lastanschluss (nicht dargestellt) umfassen und kann konfiguriert sein, um einen Laststrom zwischen diesen Lastanschlüssen zu führen. Der Laststrom kann im Bereich von 1 A bis 700 A, beispielsweise im Bereich von 10 A bis 50 A liegen. Der Maximallaststrom, der durchgehend vom Nacktchip geführt werden kann, kann durch einen Nennlaststrom des Nacktchips angezeigt werden. Ferner kann der umschlossene Nacktchip konfiguriert sein, um eine zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss angelegte Sperrspannung zu sperren, z.B. im Bereich von 10 V bis 1000 V, z.B. im Bereich von 50 V bis 600 V. Die Maximalspannung, die durchgehend vom Nacktchip gesperrt werden kann, kann durch eine Nennsperrspannung des Nacktchips angezeigt werden.
  • In einer Ausführungsform kann es sich bei dem Nacktchip um Folgendes handeln: eine Leistungsdiode, wobei der erste Lastanschluss ein Anodenanschluss und der zweite Lastanschluss ein Kathodenanschluss sein kann, einen Leistungs-IGBT, wobei der erste Lastanschluss ein Emitteranschluss und der zweite Lastanschluss ein Kollektoranschluss sein kann, einen MOSFET, wobei der erste Lastanschluss ein Source-Anschluss und der zweite Lastanschluss ein Drain-Anschluss sein kann oder ein Leistungsbauelement, das von einer oder mehreren dieser Grundkonfigurationen abgeleitet ist, z.B. ein Sperrschicht-Feldeffekttransistor (JFET manchmal auch SFET).
  • Beispielsweise umfasst bzw. ist der Nacktchip eine monolithische bidirektional sperrende und leitende Leistungshalbleiterschaltung, z.B. kann der Nacktchip entweder ein Si-, SiC-MOSFET oder ein GaN-HEMT (High-Electron-Mobility-Transistor) sein.
  • Ferner kann der Nacktchip, der vom Gehäuse 2 umschlossen ist, eine vertikale Konfiguration aufweisen, gemäß dieser der erste Lastanschluss an einer Nacktchipvorderseite und der zweite Lastanschluss an einer Nacktchiprückseite angeordnet ist. In lateralen Richtungen, z.B. in den lateralen Richtungen X und Y und linearen Kombinationen davon, kann der Nacktchip durch eine Nacktchipkante, z.B. eine Seitenfläche abgeschlossen sein.
  • Das Gehäuse 2, das den Nacktchip umschließt, weist einen Gehäusekörper 20 mit einer Gehäuseoberseite 201, einer Gehäuseunterseite 202 und Gehäuseseitenwänden 203 auf, wobei sich die Gehäuseseitenwände 203 von der Gehäuseunterseite 202 zur Gehäuseoberseite 201 erstrecken und damit eine Kante 204 bilden. Der Gehäusekörper 20 kann aus einer Formmasse hergestellt sein.
  • Beispielsweise zeigt der Gehäusekörper 20 eine flache Konfiguration, gemäß dieser: sich sowohl Gehäuseoberseite 201 als auch Gehäuseunterseite 202 im Wesentlichen horizontal erstrecken; sich die Gehäuseseitenwände 203 im Wesentlichen vertikal erstrecken; und sich eine maximale horizontale Ausdehnung der Gehäuseunterseite 202 auf das zumindest Zweifache einer maximalen vertikalen Ausdehnung der Gehäuseseitenwände 203 beläuft.
  • Der Nacktchip ist beispielsweise zwischen der Gehäuseoberseite 201 und der Gehäuseunterseite 202 sandwichartig angeordnet. Der Gehäusekörper 20 kann den Nacktchip vollständig umgeben und den Nacktchip gegen die Umwelt abdichten.
  • Das Gehäuse 2, das den Nacktchip umschließt, kann auf einem Träger 7 montiert sein, z.B. in Übereinstimmung mit der oberflächenmontierten Technologie. Beispielsweise kann es sich bei dem Gehäuse 2 um ein oberflächenmontiertes Bauelement- (SMD-) Gehäuse handeln. Ferner kann der im Gehäuse 2 umfasste Nacktchip, wenn er auf dem Träger 7 montiert ist, elektrisch mit anderen Komponenten (nicht dargestellt) verbunden sein, die auf dem Träger 7 bereitgestellt (z.B. fixiert) sind.
  • Bei dem Träger 7 kann es sich um eine Leiterplatte (PCB) oder eine Komponente einer Leiterplatte handeln. In einer weiteren Ausführungsform kann es sich bei dem Träger 7 um ein Direct-Copper-Bond- (DCB-) Substrat, z.B. eine Keramikleiterplatte oder um eine Komponente eines DCB-Substrats handeln. In wieder einer weiteren Ausführungsform kann der Träger 7 auch auf einem Insulated-Metallic-Substrat (IMS) basieren. Der Träger 7 kann aus einem elektrisch isolierenden Material hergestellt sein, z.B. aus einem Polymer, einem PCB-Laminat, einer Keramik, einem flammenhemmenden (FR) Material (z.B. FR4), einem Epoxyverbundwerkstoff (CEM), wie CEM1 oder CEM3, einem Bismaleimid-Triazin-Harz- (BT-) Material, Imid, Polyimid, ABF oder aus einer Kombination der zuvor erwähnten beispielhaften Materialien.
  • Der Nacktchip kann im Gehäuse 2 so angeordnet sein, dass die Nacktchipvorderseite der Gehäuseunterseite 202 und die Nacktchiprückseite der Gehäuseoberseite 201 oder umgekehrt zugewandt ist. Ferner kann die Gehäuseunterseite 202 einer Oberfläche 70 von Träger 7 zugewandt sein. Beispielsweise ist die Oberfläche 70 horizontal angeordnet, z.B. parallel zur Ebene, die durch die erste laterale Richtung X und die zweite laterale Richtung Y definiert wird.
  • Beispielsweise kann das Gehäuse 2 eine Leiterrahmenstruktur 21 umfassen, die konfiguriert ist, um das Gehäuse 2 elektrisch und mechanisch mit dem Träger 7 zu verbinden. Die Leiterrahmenstruktur 21 kann beispielsweise konfiguriert sein, um das Gehäuse 2 mit dem Träger 7 zu verbinden, wobei die Gehäuseunterseite 202 dem Träger 7 zugewandt ist, beispielsweise so, dass die Gehäuseunterseite 202 der Oberfläche 70 des Trägers 7 zugewandt ist, wie in Fig., 1 dargestellt.
  • Die Leiterrahmenstruktur 21 kann als elektrisch leitende Schnittstelle zwischen den Lastanschlüssen des Nacktchips (und falls vorhanden einem oder mehreren weiteren Anschlüssen des Nacktchips) und anderen Komponenten (nicht dargestellt), die an Träger 7 befestigt sind, dienen. Beispielsweise kann der Träger 7 andere Komponenten umfassen oder mit diesen bereitgestellt werden (nicht gezeigt; z.B. ein oder mehrere andere Gehäuse einschließlich eines oder mehrerer anderer Nacktchips und/oder eine Steuerung, ein Sensor, eine passive Komponente, eine Last oder dergleichen), mit der die Anschlüsse des Nacktchips über die Leiterrahmenstruktur 21 verbunden werden. Eine Verbindung zwischen der Leiterrahmenstruktur 21 und den Anschlüssen des Nacktchips, z.B. den Lastanschlüssen, können mithilfe von gehäuseinternen Verbindungsmittel (nicht gezeigt) umgesetzt werden. Zum Verbinden des Nacktchips mit anderen auf dem Träger 7 befestigten Komponenten kann die Leiterrahmenstruktur 21 einen oder mehrere Außenanschlüsse umfassen, wie nun im Folgenden genauer erläutert wird:
  • Beispielsweise umfassen die Außenanschlüsse der Leiterrahmenstruktur 21 zumindest einen ersten Außenanschluss 211, der aus der Gehäuseunterseite 202 und/oder einer der Seitenwände 203 ragt und elektrisch mit dem ersten Lastanschluss des Nacktchips verbunden ist. Natürlich können mehr als einer dieses ersten Außenanschlusses 211 sein, die mit dem ersten Lastanschluss des Nacktchips verbunden sind. Ferner können die Außenanschlüsse der Leiterrahmenstruktur 21 zumindest einen zweiten Außenanschluss 212 umfassen, der aus der Gehäuseunterseite 202 und/oder einer der Seitenwände 203 ragt (z.B. aus einer Seitenwand 203, die gegenüber der Seitenwand 203 angeordnet ist, aus der der/die erste/n Außenanschluss/Außenanschlüsse 211 ragen kann/können, siehe 1-3) und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist. Natürlich können mehr als einer dieses zweiten Außenanschlusses 212 genutzt werden, die alle mit dem zweiten Lastanschluss des Nacktchips verbunden sind. Ferner können die Außenanschlüsse der Leiterrahmenstruktur 21 zumindest einen dritten Außenanschluss (nicht dargestellt) und/oder zumindest einen vierten Außenanschluss (nicht dargestellt) umfassen, die aus der Gehäuseunterseite 202 und/oder einer der Seitenwände 203 ragen und elektrisch mit einem Steuerungsanschluss des Nacktchips (z.B. einem Gateanschluss) und einem Sensoranschluss (z.B. einem Stromstärkensensoranschluss) des Nacktchips verbunden sein. Natürlich können mehr als dieser eine dritte/vierte Außenanschluss genutzt werden.
  • Jeder der Außenanschlüsse 211, 212 des Leiterrahmens 21 kann konfiguriert sein, um elektrisch und mechanisch mit dem Träger 7 verbunden zu sein, z.B. durch Löten.
  • Innerhalb der vorliegenden Beschreibung kann der Begriff „außen“ ausdrücken, dass der erste Außenanschluss 211 und der zweite Außenanschluss 212 konfiguriert sein können, um elektrisch durch Komponenten außerhalb des Gehäusekörpers 20 kontaktiert zu werden.
  • In einer Ausführungsform handelt es sich bei den Außenanschlüssen 211, 212 um planare Außenanschlüsse. So kann der Begriff „planar“ beispielsweise innerhalb der vorliegenden Beschreibung ausdrücken, dass der erste Anschluss 211 und der zweite Anschluss 212 eine jeweils im Wesentlichen ebene Unterseite aufweisen, deren Größe in horizontalen Dimensionen (z.B. entlang der ersten lateralen Richtung X und der zweiten lateralen Richtung Y) zumindest genauso groß wie eine vertikale Dimension des entsprechenden Anschlusses 211, 212 (z.B. entlang der vertikalen Richtung Z) ist, wie beispielhaft in 1 veranschaulicht. Beispielsweise weist die Leiterrahmenstruktur 21 eine oberflächenmontierte Konfiguration auf. Dafür können die Außenanschlüsse 211 und 212 konfiguriert sein, um das Montieren des Gehäuses 2 in Übereinstimmung mit der oberflächenmontierten Technologie zu ermöglichen. Ferner kann es sich sowohl bei dem ersten Außenanschluss 211 als auch dem zweiten Außenanschluss 212 um sogenannte Flachkontakte (auch „Anschlusskontaktflächen“ genannt) handeln, die in Übereinstimmung mit der oberflächenmontierten Technologie gebildet sind. Somit kann es sich bei Gehäuse 2 um ein anschlussloses Gehäuse handeln, z.B. ein anschlussloses SMD-Gehäuse. In einer weiteren Ausführungsform sind die Außenanschlüsse 211 und 212 als Kontaktpins oder Kontaktperlen konfiguriert.
  • Die Außenanschlüsse 211 und 212 können getrennt und elektrisch voneinander isoliert angeordnet sein.
  • Beispielsweise kann auf dem Träger 7 eine erste Kontaktfläche des ersten Außenanschlusses 211 elektrisch mit einer oder mehreren ersten Leiterbahnen (nicht dargestellt), z.B. Kupferleitungen des Trägers 7 verbunden sein und eine zweite Kontaktfläche des zweiten Außenanschlusses 212 kann elektrisch mit einer oder mehreren zweiten Leiterbahnen (nicht dargestellt), z.B. Kupferleitungen des Trägers 7 verbunden sein.
  • Dementsprechend kann der Laststrom, der vom Leistungshalbleiternacktchip zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss geführt wird, das Gehäuse 2 mithilfe des/der ersten Außenanschlusses/Außenanschlüsse 211 „verlassen“ bzw. in dieses „eintreten“ und das Gehäuse 2 mithilfe des/der zweiten Außenanschlusses/Außenanschlüsse 212 „eintreten“ bzw. dieses „verlassen“.
  • Das Gehäuse 2 kann ferner eine oberste Schicht 22 umfassen, die an der Gehäuseoberseite 201 angeordnet ist und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist, z.B. auch mit dem/den zweiten Außenanschluss/Außenanschlüssen 212. Die oberste Schicht 22 kann aus einem elektrisch leitenden Material bestehen. Die oberste Schicht 22 kann daher das gleiche elektrische Potential wie der zweite Lastanschluss des Nacktchips zeigen, z.B. das hohe Potential (z.B. das Drain-Potential). Ferner kann die oberste Schicht 22 von dem/den ersten Außenanschluss/Außenanschlüssen 211 elektrisch isoliert sein.
  • Beispielsweise ist die oberste Schicht 22 im Wesentlichen planar mit der Gehäuseoberseite 201 angeordnet, z.B. ragt die oberste Schicht 22 nicht über die Gehäuseoberseite 201.
  • Die oberste Schicht 22 kann eine horizontale Oberfläche aufweisen, die zumindest 50 % bis zumindest 60 % oder sogar mehr als 80 % (aber weniger als 100 %) der gesamten Oberfläche der Gehäuseoberseite 201 ausmacht. Diese Oberfläche kann für die Umwelt des Gehäusekörpers 20 freiliegen, d.h. die Oberfläche der obersten Schicht 22 ist nicht vom Gehäusekörper 20 umschlossen, sondern bildet einen Teil einer Außenwand.
  • Das Gehäuse 2 ist beispielsweise ein Oberseitenkühlgehäuse, wobei die oberste Schicht 22 als die Oberseitenkühlung konfiguriert ist. Beispielsweise verlässt zumindest ein Großteil der Wärme, die abgeführt werden soll, den Gehäusekörper 20 über die oberste Schicht 22.
  • Mit genauerer Bezugnahme auf 1-3 kann das Gehäuse 2 ferner einen Wärmeverteiler 3 umfassen, der außerhalb des Gehäusekörpers 20 angeordnet ist und in elektrischem Kontakt mit der obersten Schicht 22 steht, wobei die Unterseite 32 des Wärmeverteilers 3 der obersten Schicht 22 zugewandt ist. Der Wärmeverteiler weist ferner einer Oberseite 31 auf, wobei die Fläche der Oberseite 31 größer als die Oberfläche der Unterseite 32 ist.
  • Die oberste Schicht 22 kann daher konfiguriert sein, um mit dem Wärmeverteiler 3 verbunden zu sein. Beispielsweise kann die oberste Schicht 22 konfiguriert sein, um elektrisch mit dem Wärmeverteiler 3 verbunden zu sein. Daher kann der Wärmeverteiler, der z.B. aus Kupfer oder einem anderen elektrisch leitenden Material bestehen kann, das gleiche elektrische Potential wie die oberste Schicht 22, d.h. der zweite Lastanschluss des umschlossenen Nacktchips, zeigen.
  • Sobald sie montiert ist, kann die Unterseite 32 des Wärmeverteilers 3 im Wesentlichen planar mit der obersten Schicht 22 angeordnet sein. Ferner kann die Unterseite 32 des Wärmeverteilers 3 eine Unterseitenfläche aufweisen, die genauso groß oder kleiner als die horizontale Oberfläche der obersten Schicht 22 ist. Die Oberseite 31 des Wärmeverteilers 3 kann eine Oberseitenfläche aufweisen, die etwa genauso groß wie die Unterseitenfläche des Gehäuses 2 ist, die wesentlich größer als die Oberfläche der obersten Schicht 22 sein kann.
  • In einer einfachen Form kann es sich bei dem Wärmeverteiler 3 um einen Kupfer- (oder Aluminium- oder Stahl- oder dergleichen) Körper handeln, der in elektrischem Kontakt und mechanisch verbunden mit der obersten Schicht 22 angeordnet ist; z.B. kann der Körper an die oberste Schicht 22 gelötet sein, wie im Folgenden genauer beschrieben ist.
  • In einer Ausführungsform beträgt die Fläche der Wärmeverteileroberseite 31 zumindest 120 %, zumindest 135 % oder sogar mehr als 150 % der Fläche der Wärmeverteilerunterseite 32. Ferner kann die Fläche der Wärmeverteilerunterseite 32 im Bereich von 80 % bis 100 % von der Oberfläche der obersten Schicht 22 liegen. Beispielsweise ist die Fläche der Wärmeverteilerunterseite 32 fast genauso groß wie die Oberfläche der obersten Schicht 22. Dafür kann ein Umriss der Wärmeverteilerunterseite 32 mit einem Umriss der obersten Schicht 22 übereinstimmen, z.B. wie in 4 dargestellt. Der Umriss der Wärmeverteilerunterseite muss jedoch nicht unbedingt den Umrissabschnitten folgen, die durch lokale Überstände 221 der obersten Schicht 22 definiert sind. Stattdessen kann die Wärmeverteilerunterseite 32 den Umriss eines Rechtecks aufweisen.
  • Die Fläche der Wärmeverteileroberseite 31 kann im Bereich von 80 % bis 120 % der Unterseite von Gehäuse 2 liegen. Beispielsweise beträgt die Fläche der Wärmeverteileroberseite 31 etwa 100 % der Unterseite. Ferner kann die Wärmeverteileroberseite 31 einen Umriss aufweisen, der an den Umriss der Gehäuseunterseite angepasst ist.
  • Beispielsweise umfasst der Wärmeverteiler 3 Seitenwände 33, die sich von der Unterseite 32 zur Oberseite 31 erstrecken, wobei zumindest eine der Seitenwände 33 ein Profil mit einem oder mehreren nicht vertikalen Abschnitten aufweist. Die nicht vertikalen Abschnitte können so gestaltet sein, dass der Flächenunterschied zwischen der Unterseite 32 und der Oberseite 31 erreicht wird. Dementsprechend existieren viele Möglichkeiten, um so ein Profil für die Seitenwände 33 bereitzustellen.
  • Ferner können der Gehäusekörper 20 und der Wärmeverteiler 3 sandwichartig angeordnet sein, wobei jeweils Gehäuseunterseite 202, Gehäuseoberseite 201, oberste Schicht 22, Wärmeverteilerunterseite 32 und Wärmeverteileroberseite 31 im Wesentlichen horizontal angeordnet sind.
  • Der Wärmeverteiler 3 kann monolithisch sein. Er kann aus einem elektrisch leitenden Material, z.B. Kupfer oder Aluminium oder Stahl hergestellt sein. Der Wärmeverteiler 3 ist auf der obersten Schicht 22, z.B. durch Löten, Sintern und/oder Kleben montiert. Beispielsweise kann eine dünne elektrisch leitende Zwischenverbindungsschicht 25 bereitgestellt sein, um die elektrische und mechanische Verbindung zwischen der obersten Schicht 22 und dem Wärmeverteiler 3 umzusetzen.
  • Beispielsweise ist der Wärmeverteiler 3 mit der obersten Schicht 22 zwangsschlüssig, z.B. damit formschlüssig verbunden.
  • In Übereinstimmung mit einer Ausführungsform (siehe z.B. 2-3) ist die Wärmeverteileroberseite 31 konfiguriert, um mit einer Isolierschicht 4 verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper 5 verbunden zu sein. Beispielsweise kann es sich bei der Isolierschicht 4 um eine sogenannte K10-Folie handeln. Beispielsweise weist die Isolierschicht 4 eine Dicke von etwa 0,1 mm und eine Wärmeleitfähigkeit von etwa 2 W/mK auf. Die Isolierschicht 4 kann konfiguriert sein, um den Kühlkörper 5 und den Wärmeverteiler 3 (der elektrisch mit der obersten Schicht 22 verbunden ist) voneinander elektrisch zu isolieren.
  • Beispielsweise weist die Isolierschicht 4 eine Fläche auf, die zumindest 120 % der Fläche der obersten Schicht 22 aufweist. Die Fläche der Isolierschicht 4 kann so groß wie die Fläche der Wärmeverteileroberseite 31 und somit größer als die Fläche der Wärmeverteilerunterseite 32 sein.
  • Somit umfassen die oben beschriebenen Ausführungsformen die Erkenntnis, dass durch das Bereitstellen eines Wärmeverteilers 3 mit einer vergrößerten Oberseiten 31, die Fläche der Isolierschicht 4 entsprechend erhöht werden kann. Dadurch kann die Wärmeübertragung vom Wärmeverteiler 3 zum Kühlkörper 5 bedeutend verbessert werden. Zusätzlich dazu kann, da die Seitenwände 33 des Wärmeverteilers profiliert werden können und/oder da die Wärmeverteilerunterseite 32 genauso groß oder kleiner als die oberste Schicht 22 dimensioniert ist, sichergestellt werden, dass die Abschnitte des Wärmeverteilers, die die Oberflächenvergrößerung verursachen, räumlich von der Gehäuseoberseite 201 versetzt (z.B. entlang der vertikalen Richtung Z), sodass die Sicherheitsanforderungen hinsichtlich, z.B. Kriechlänge, leichter erfüllt werden können.
  • Trotz der erwähnten Erläuterungen, die beispielhaft an ein einzelnes Gehäuse 20 und einen einzelnen Wärmeverteiler 3 gerichtet waren, gilt es zu verstehen, dass der Wärmeverteiler 3 auch so gestaltet sein kann, sodass er die obersten Schichten von mehr als nur einem Gehäusekörper abdecken kann. Nichtsdestotrotz soll auch in Übereinstimmung mit solchen Ausführungsformen die Oberseite des Wärmeverteilers immer noch größer als die Unterseite des Wärmeverteilers sein, die die mehreren obersten Schichten bedeckt (und gleicht dementsprechend auch die elektrischen Potentiale der mehreren obersten Schichten aus).
  • In Übereinstimmung mit einer weiteren Ausführungsform wird ein Verfahren präsentiert. Das Verfahren umfasst Folgendes: das Bereitstellen eines Gehäuses, das einen Leistungshalbleiternacktchip umschließt, wobei das Gehäuse einen Gehäusekörper mit einer Gehäuseoberseite, einer Gehäuseunterseite und Gehäuseseitenwänden aufweist und sich die Gehäuseseitenwände von der Gehäuseunterseite zur Gehäuseoberseite erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine Sperrspannung, die zwischen diesen Lastanschlüssen angelegt wird, zu sperren, wobei das Gehäuse Folgendes umfasst: eine Leiterrahmenstruktur, die konfiguriert ist, um das Gehäuse elektrisch und mechanisch mit einem Träger zu verbinden, wobei die Gehäuseunterseite dem Träger zugewandt ist und die Leiterrahmenstruktur zumindest einen ersten Außenanschluss umfasst, der aus der Gehäuseunterseite und/oder einer der Gehäuseseitenwände ragt und elektrisch mit dem ersten Lastanschluss des Nacktchips verbunden ist; und eine oberste Schicht, die an der Gehäuseoberseite angeordnet ist und elektrisch mit dem zweiten Lastanschluss des Nacktchips verbunden ist. Das Verfahren umfasst ferner das Bereitstellen eines Wärmeverteilers getrennt vom Gehäusekörper, wobei der Wärmeverteiler eine Unterseite und eine Oberseite aufweist; und das Montieren des Wärmeverteilers auf der obersten Schicht, wobei die Wärmeverteilerunterseite der obersten Schicht zugewandt ist.
  • Im Hinblick auf beispielhafte Konfigurationen des Wärmeverteilers und des Gehäusekörpers wird auf das bereits Erwähnte Bezug genommen. Dementsprechend kann ein Wärmeverteiler, der dem Herstellungsverfahren unterzogen wird, als der Wärmeverteiler 3 der oben beschriebenen Ausführungsformen gestaltet sein und der Gehäusekörper (sowie der Leistungshalbleiternacktchip, den er umschließt), der dem Herstellungsverfahren unterzogen wird, kann als der Gehäusekörper 20 der oben beschriebenen Ausführungsformen gestaltet sein. Das gleiche gilt für den Träger, der somit als der oben veranschaulichte Träger 7 konfiguriert sein kann.
  • Das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 kann zumindest eines des Folgenden umfassen: das Löten des Wärmeverteilers 3 an die oberste Schicht 22, das Anwenden eines Sinterverfahrensschritts (z.B. eines Ag-Sinterverfahrensschritt) und/oder das Anwenden eines Klebeverfahrensschritts (z.B. eines Ag-Klebeverfahrensschritts).
  • Wie bereits erläutert, kann der Umriss der Wärmeverteilerunterseite 32 mit dem Umriss der obersten Schicht 22 übereinstimmen bzw. dieser angepasst werden. Somit kann beispielsweise beim Löten des Wärmeverteilers 3 an die oberste Schicht 22 aufgrund der lokalen Überstände 221 von einer Person und/oder einer Steuerungsvorrichtung leicht visuell überwacht werden, ob das Lötverfahren erfolgreich war oder nicht. Das liegt daran, dass beim Löten ein kleiner Teil des Lötmaterials nach außen in Richtung der äußeren Umrisslinie der obersten Schicht 22 gedrückt werden kann und dadurch an den Wärmeverteilerseitenwänden 33 über den lokalen Überständen 221 sichtbar wird.
  • Ferner kann der Gehäusekörper 20, wie bereits erläutert, aus einer Formmasse bestehen, wobei die Formmasse die oberste Schicht 22 an der Gehäuseoberseite 201 räumlich eingrenzen kann (z.B. wie in 4 dargestellt). Daher kann, da der Umriss der Wärmeverteilerunterseite 32 mit dem Umriss der obersten Schicht 22 übereinstimmen kann bzw. diesem angepasst werden kann, das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 in Übereinstimmung mit einem selbsteinstellenden Verfahren erfolgen kann; der Wärmeverteiler 3 wird z.B. automatisch richtig ausgerichtet, wenn er an die oberste Schicht 22 gelötet wird.
  • Das Verfahren kann ferner das Bereitstellen des Trägers 7 und vor dem Montieren des Wärmeverteilers 3 an die oberste Schicht 22, das Löten von dem zumindest einen Außenanschluss 211 an den Träger 7 umfassen. Beispielsweise umfasst das Löten von dem zumindest ersten Außenanschluss 211 an den Träger 7 zumindest einen ersten Aufschmelzlötverfahrensschritt.
  • Danach kann der Wärmeverteiler 3 auf der obersten Schicht 22 montiert werden. Beispielsweise umfasst das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 zumindest einen zweiten Aufschmelzlötverfahrensschritt. In einer weiteren Ausführungsform umfasst das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 zumindest einen Diffusionslötverfahrensschritt. In einer weiteren Ausführungsform umfasst das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 zumindest einen Ag-Sinterverfahrensschritt. In wieder einer weiteren Ausführungsform umfasst das Montieren des Wärmeverteilers 3 auf der obersten Schicht 22 zumindest einen Ag-Klebeverfahrensschritt.

Claims (24)

  1. Gehäuse (2), das einen Leistungshalbleiternacktchip aufweist, wobei das Gehäuse (2) einen Gehäusekörper (20) mit einer Gehäuseoberseite (201), einer Gehäuseunterseite (202) und Gehäuseseitenwänden (203) aufweist, und sich die Gehäuseseitenwände (203) von der Gehäuseunterseite (202) zur Gehäuseoberseite (201) erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine zwischen den Lastanschlüssen angelegte Sperrspannung zu sperren, wobei das Gehäuse (2) Folgendes aufweist: - eine Leiterrahmenstruktur (21), die konfiguriert ist, um das Gehäuse (2) elektrisch und mechanisch mit einem Träger (7) zu verbinden, wobei die Gehäuseunterseite (202) dem Träger (7) zugewandt ist und die Leiterrahmenstruktur (21) zumindest einen ersten Außenanschluss (211) aufweist, der aus der Gehäuseunterseite (202) und/oder einer der Gehäuseseitenwände (203) ragt und mit dem ersten Lastanschluss des Nacktchips elektrisch verbunden ist; - eine oberste Schicht (22), die an der Gehäuseoberseite (201) angeordnet ist und mit dem zweiten Lastanschluss des Nacktchips elektrisch verbunden ist; und - einen Wärmeverteiler (3), der außerhalb des Gehäusekörpers (20) angeordnet ist und mit der obersten Schicht (22) in elektrischem Kontakt steht, wobei die Unterseite (32) des Wärmeverteilers (3) der obersten Schicht (22) zugewandt ist, wobei der Wärmeverteiler ferner eine Oberseite (31) aufweist und die Fläche der Oberseite (31) größer als die Fläche der Unterseite (31) ist, und wobei die Wärmeverteileroberseite (31) konfiguriert ist, um mit einer Isolierschicht (4) verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper (5) verbunden zu sein, wobei die Isolierschicht (4) eine Fläche aufweist, die zumindest 120 % der Fläche der obersten Schicht (22) beträgt.
  2. Gehäuse (2) nach Anspruch 1, wobei die Fläche der Wärmeverteileroberseite (31) zumindest 120 % der Fläche der Wärmeverteilerunterseite (32) beträgt.
  3. Gehäuse (2) nach Anspruch 1 oder Anspruch 2, wobei die oberste Schicht (22) eine Oberfläche aufweist, die zumindest 50 % und weniger als 100 % der Gesamtfläche der Gehäuseoberseite (201) beträgt.
  4. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei die Fläche der Wärmeverteilerunterseite (32) im Bereich von 80 % bis 100 % der Oberfläche der obersten Schicht (22) liegt.
  5. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Umriss der Wärmeverteilerunterseite (32) mit einem Umriss der obersten Schicht (22) übereinstimmt.
  6. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei die Fläche der Wärmeverteileroberseite (31) im Bereich von 80 % bis 120 % der Unterseitenfläche des Gehäuses (2) liegt.
  7. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Wärmeverteiler (3) Seitenwände (33) aufweist, die sich von der Unterseite (32) zur Oberseite (31) erstrecken, wobei zumindest eine der Seitenwände (33) ein Profil mit einem oder mehreren nichtvertikalen Abschnitten zeigt.
  8. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei sowohl die Gehäuseunterseite (202), die Gehäuseoberseite (201), die oberste Schicht (22), die Wärmeverteilerunterseite (32) und die Wärmeverteileroberseite (31) horizontal angeordnet sind.
  9. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei die oberste Schicht (22) planar mit der Gehäuseoberseite (201) angeordnet ist.
  10. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei die Unterseite (32) des Wärmeverteilers (3) planar mit der obersten Schicht (22) angeordnet ist.
  11. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Wärmeverteiler (3) monolithisch ist.
  12. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Wärmeverteiler (3) aus einem elektrisch leitenden Material hergestellt ist.
  13. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Wärmeverteiler (3) an die oberste Schicht (22) gelötet ist.
  14. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei der Wärmeverteiler (3) zwangsschlüssig mit der obersten Schicht (22) verbunden ist.
  15. Gehäuse (2) nach einem der vorangegangenen Ansprüche, das ferner eine elektrisch leitende Zwischenverbindungsschicht (25) aufweist, die zwischen dem Wärmeverteiler (3) und der obersten Schicht (22) angeordnet ist und mit diesen in Kontakt steht.
  16. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei das Gehäuse (2) ein Oberseitenkühlgehäuse (2) ist, wobei die oberste Schicht (22) als Oberseitenkühlung konfiguriert ist.
  17. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei: - sich Gehäuseoberseite (201) und Gehäuseunterseite (202) horizontal erstrecken; - sich die Gehäuseseitenwände (203) vertikal erstrecken; - eine maximale horizontale Ausdehnung der Gehäuseunterseite (202) zumindest zweimal die maximale vertikale Ausdehnung der Gehäuseseitenwände (203) beträgt.
  18. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei die Sperrspannung des Nacktchips zumindest 50 V beträgt und/oder wobei der Nacktchip einen monolithischen bidirektionalen sperrenden und leitenden Leistungshalbleiterschalter aufweist.
  19. Gehäuse (2) nach einem der vorangegangenen Ansprüche, wobei das Gehäuse (2) ein SMD-Gehäuse, z.B. ein anschlussloses Gehäuse ist.
  20. Verfahren, das das Bereitstellen eines Gehäuses (2) umfasst, das einen Leistungshalbleiternacktchip umschließt, wobei das Gehäuse (2) einen Gehäusekörper (20) mit einer Gehäuseoberseite (201), einer Gehäuseunterseite (202) und Gehäuseseitenwänden (203) aufweist, und sich die Gehäuseseitenwände (203) von der Gehäuseunterseite (202) zur Gehäuseoberseite (201) erstrecken, wobei der Nacktchip einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist und konfiguriert ist, um eine zwischen den Lastanschlüssen angelegte Sperrspannung zu sperren, wobei das Gehäuse (2) Folgendes aufweist: - eine Leiterrahmenstruktur (21), die konfiguriert ist, um das Gehäuse (2) elektrisch und mechanisch mit einem Träger (7) zu verbinden, wobei die Gehäuseunterseite (202) dem Träger (7) zugewandt ist, und die Leiterrahmenstruktur (21) zumindest einen ersten Außenanschluss (211) aufweist, der aus der Gehäuseunterseite (202) und/oder einer der Gehäuseseitenwände (203) ragt und mit dem ersten Lastanschluss des Nacktchips elektrisch verbunden ist; - eine oberste Schicht (22), die an der Gehäuseoberseite (201) angeordnet ist und mit dem zweiten Lastanschluss des Nacktchips elektrisch verbunden ist; und wobei das Verfahren ferner Folgendes umfasst: - das Bereitstellen eines Wärmeverteilers (3) separat vom Gehäusekörper (20), wobei der Wärmeverteiler eine Unterseite (32) und eine Oberseite (31) aufweist, und die Fläche der Oberseite (31) größer als die Fläche der Unterseite (32) ist; - das Montieren des Wärmeverteilers (3) auf der obersten Schicht (22), wobei die Wärmeverteilerunterseite (32) der obersten Schicht (22) zugewandt ist, und wobei die Wärmeverteileroberseite (31) konfiguriert ist, um mit einer Isolierschicht (4) verbunden zu sein, die auf ihrer anderen Seite konfiguriert ist, um mit einem Kühlkörper (5) verbunden zu sein, wobei die Isolierschicht (4) eine Fläche aufweist, die zumindest 120 % der Fläche der obersten Schicht (22) beträgt.
  21. Verfahren nach Anspruch 20, wobei ein Umriss der Wärmeverteilerunterseite (32) mit einem Umriss der obersten Schicht (22) übereinstimmt.
  22. Verfahren nach Anspruch 20 oder 21, das ferner das Bereitstellen eines Trägers (7) und vor dem Montieren des Wärmeverteilers (3) auf der obersten Schicht (22) das Löten von dem zumindest einen Außenanschluss (211) an den Träger (7) umfasst.
  23. Verfahren nach Anspruch 22, wobei: - das Löten von dem zumindest einen Außenanschluss (211) an den Träger (7) zumindest einen ersten Aufschmelzlötverfahrensschritt umfasst; und - das Montieren des Wärmeverteilers (3) auf der obersten Schicht (22) zumindest einen zweiten Aufschmelzlötverfahrensschritt umfasst.
  24. Verfahren nach einem der vorangegangenen Ansprüche 20 bis 23, wobei der Gehäusekörper (20) aus einer Formmasse hergestellt ist, wobei die Formmasse die oberste Schicht (22) an der Gehäuseoberseite (201) räumlich eingrenzt.
DE102017120747.3A 2017-09-08 2017-09-08 SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung Active DE102017120747B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017120747.3A DE102017120747B4 (de) 2017-09-08 2017-09-08 SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
US16/124,336 US10566260B2 (en) 2017-09-08 2018-09-07 SMD package with top side cooling
CN201811049585.0A CN109473410B (zh) 2017-09-08 2018-09-10 具有顶侧冷却部的smd封装
US16/737,025 US10903133B2 (en) 2017-09-08 2020-01-08 Method of producing an SMD package with top side cooling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017120747.3A DE102017120747B4 (de) 2017-09-08 2017-09-08 SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung

Publications (2)

Publication Number Publication Date
DE102017120747A1 DE102017120747A1 (de) 2019-03-14
DE102017120747B4 true DE102017120747B4 (de) 2020-07-30

Family

ID=65441218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017120747.3A Active DE102017120747B4 (de) 2017-09-08 2017-09-08 SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung

Country Status (3)

Country Link
US (2) US10566260B2 (de)
CN (1) CN109473410B (de)
DE (1) DE102017120747B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018107094B4 (de) 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
DE102020130612A1 (de) * 2020-11-19 2022-05-19 Infineon Technologies Ag Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
CN116364673A (zh) * 2023-05-25 2023-06-30 华羿微电子股份有限公司 一种大功率芯片的tsop封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272375A (en) 1991-12-26 1993-12-21 E. I. Du Pont De Nemours And Company Electronic assembly with optimum heat dissipation
US5581118A (en) 1994-05-31 1996-12-03 Motorola, Inc. Electronic surface mount device
DE69525420T2 (de) 1994-11-11 2002-10-17 Seiko Epson Corp In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
US20040169289A1 (en) 2003-02-28 2004-09-02 Yukihiro Satou Semiconductor device, a method of manufacturing the same and an electronic device
US20040232545A1 (en) 2003-05-20 2004-11-25 Masaru Takaishi Semiconductor device
DE102015101674A1 (de) 2015-02-05 2016-08-11 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
KR101221805B1 (ko) 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자용 패키지 및 패키지 어셈블리
JP4688751B2 (ja) * 2006-07-25 2011-05-25 三菱電機株式会社 半導体装置
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US7989942B2 (en) * 2009-01-20 2011-08-02 Altera Corporation IC package with capacitors disposed on an interposal layer
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
ITMI20111219A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US9768087B2 (en) 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
EP3929974A1 (de) 2015-04-15 2021-12-29 Mitsubishi Electric Corporation Halbleiterbauelement
CN106469704A (zh) * 2015-08-20 2017-03-01 快捷半导体(苏州)有限公司 半导体芯片封装件、系统以及制造方法
JP6565542B2 (ja) 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
DE102015122259B4 (de) * 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer porösen Isolationsschicht

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272375A (en) 1991-12-26 1993-12-21 E. I. Du Pont De Nemours And Company Electronic assembly with optimum heat dissipation
US5581118A (en) 1994-05-31 1996-12-03 Motorola, Inc. Electronic surface mount device
DE69525420T2 (de) 1994-11-11 2002-10-17 Seiko Epson Corp In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
US20040169289A1 (en) 2003-02-28 2004-09-02 Yukihiro Satou Semiconductor device, a method of manufacturing the same and an electronic device
US20040232545A1 (en) 2003-05-20 2004-11-25 Masaru Takaishi Semiconductor device
DE102015101674A1 (de) 2015-02-05 2016-08-11 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung

Also Published As

Publication number Publication date
DE102017120747A1 (de) 2019-03-14
CN109473410A (zh) 2019-03-15
US10903133B2 (en) 2021-01-26
US10566260B2 (en) 2020-02-18
US20190080980A1 (en) 2019-03-14
US20200144150A1 (en) 2020-05-07
CN109473410B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102011085282B4 (de) Korrosionsgeschütztes Halbleitermodul und Verfahren zur Herstellung eines korrosionsgeschützten Halbleitermoduls
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102012218868B3 (de) Leistungshalbleitermodul
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE112016005766B4 (de) Schaltungsanordnung und elektrischer anschlusskasten
DE112015000245T5 (de) Halbleitermodul
DE102015215133B4 (de) Halbleitervorrichtung
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102015106151B4 (de) Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102018128844A1 (de) Leistungs-Package mit mehreren Gussverbunden
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102018216399B4 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102022109792B4 (de) Leistungshalbleitermodul
DE10014455B4 (de) Pegelschieber

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative