DE10014455B4 - Pegelschieber - Google Patents

Pegelschieber Download PDF

Info

Publication number
DE10014455B4
DE10014455B4 DE10014455.1A DE10014455A DE10014455B4 DE 10014455 B4 DE10014455 B4 DE 10014455B4 DE 10014455 A DE10014455 A DE 10014455A DE 10014455 B4 DE10014455 B4 DE 10014455B4
Authority
DE
Germany
Prior art keywords
zone
level shifter
isolated
resistance
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10014455.1A
Other languages
English (en)
Other versions
DE10014455A1 (de
Inventor
Tomoyuki Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10014455A1 publication Critical patent/DE10014455A1/de
Application granted granted Critical
Publication of DE10014455B4 publication Critical patent/DE10014455B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Pegelschieber zur Steuerung und zum Treiben eines Leistungsbauelements, der auf einem Halbleitersubstrat (13; 27; 19) ausgebildet ist, umfassend einen Pegelschieberwiderstand (2; 24), der elektrisch mit einer Zwischenpotentialschaltung verbunden ist, eine Pinchwiderstandszone (8; 33), die sich durch hohe Durchbruchsspannung auszeichnet und elektrisch mit dem Pegelschieberwiderstand (2; 24) verbunden ist, und eine Feldeffekttransistoranordnung (5; 21), die elektrisch mit der Pinchwiderstandszone (8; 33) verbunden ist, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung (5; 21) in einem Bereich des Substrats ausgebildet ist, der sowohl gegenüber der Pinchwiderstandszone (8; 33) als auch gegenüber dem Pegelschieberwiderstand (2; 24) elektrisch isoliert ist.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Pegelschieber, der zur Steuerung und zum Treiben von Leistungsbauelementen eingesetzt wird. Genauer gesagt bezieht sich die vorliegende Erfindung auf einen Pegelschieber, der in einem Halbleitersubstrat ausgebildet ist.
  • Die Anforderungen an elektrische Stromrichter, etwa Wechselrichter, die Leistungsschaltelemente verwenden, umfassen einen geringen elektrischen Stromverbrauch, ein hohes Leistungsvermögen (Performance), eine geringe Größe, niedrige Kosten, geringe Störspannungen und dergleichen Anforderungen. Auf dem Gebiet der Leistungsmodule, die durch Kombination eines IGBT (Bipolartransistor mit isoliertem Gate) mit einer Freilaufdiode geschaffen wurden, werden in größerem Umfang sogenannte intelligente Leistungsmodule (IPM) eingesetzt. Diese IPMs enthalten einen Mikrocomputer mit intelligenten Funktionen, beispielsweise zum Feststellen und zum Schutz vor Überstrom und Überhitzung, dem die Betriebsabläufe des Wechselrichters einprogrammiert sind, sowie eine Schnittstellenkomponente für das Leistungsmodul. Als Folge davon, ist die Verkleinerung der Wechselrichter fortgeschritten. Da jedoch die IPMs nun die Detektorschaltung und die Schutzschaltung, die zuvor außerhalb des Leistungsmoduls angeordnet waren, beinhaltet, haben die Anzahl der einzelnen Bestandteile, die Größe und die Herstellungskosten der IPMs zugenommen.
  • Zur Vermeidung dieser Probleme ist ein Treiber-IC mit hoher Durchbruchsspannung vorgeschlagen worden, der die Treiberfunktionen für die oberen und die unteren Zweige eines Wechselrichters sowie verschiedene Schutzfunktionen auf einem oder mehreren Siliciumchips beinhaltet. Dieser IC hat einen Aufbau, der es ihm erlaubt, einer hohen Spannung von 600 V oder 1200 V, d. h. der Durchbruchsspannung des IGBT standzuhalten. Dieser Treiber-IC enthält eine Schaltung, deren Referenzpotential das Massepotential oder ein nahe bei diesem liegendes niedriges Potential ist, sowie eine Schaltung, deren Referenzpotential ein hohes Potential ist, das dem Gleichstromzwischenpotential des Wechselrichters entspricht. Daher benötigt der Treiber-IC einen Pegelschieber mit hoher Durchbruchsspannung, um Signale zwischen diesen Schaltungen zu übertragen.
  • 10 ist eine Querschnittsansicht des Aufbaus eines herkömmlichen N-Kanal-Pegelschiebers, der auf einem Substrat ausgebildet ist. Der Pegelschieber enthält eine N-Zone 105, die im Oberflächenbereich eines P-Substrats 106 zur Abtrennung eines Bereichs hoher Durchbruchsspannung mittels eines in Sperrichtung vorgespannten PN-Zonenübergangs enthält. Der Pegelschieber besitzt einen sogenannten Doppel-RESURF-Aufbau (Aufbau mit doppelt reduziertem elektrischen Oberflächenfeld) umfassend das Substrat 106 und basierend auf dem Prinzip des reduzierten Oberflächenfelds, zur Verringerung des elektrischen Feldes um den gekrümmten Abschnitt des PN-Zonenübergangs. Dieser Aufbau des Pegelschiebers erhöht die Durchbruchsspannung in die Nähe derjenigen eines Zonenübergangs zwischen parallelen P- und N-Platten.
  • N+-Sourcezonen 102b und 102c sind im Oberflächenbereich der Zone 105 ausgebildet, die elektrisch mit einer N+-Drainzone 104a verbunden ist. Ein Gate 102a ist über den Sourcezonen 102b und 102c derart angeordnet, daß ein NMOSFET mit hoher Durchbruchsspannung geschaffen wird. Die Zone 105 bildet einen Abschnür- oder Pinchwiderstand 103 mit hoher Durchbruchsspannung. Die Drainzone 104a dient als Anschluß- oder Kontaktzone des Pinchwiderstands 103, an dessen Seite hohen Potentials. Die Drainzone 104a ist elektrisch mit einem Pegelschieberwiderstand 101 verbunden, welcher oberhalb der Zone 105 angeordnet ist.
  • In 10 befindet sich der Pegelschieberwiderstand 101 auf demselben Substrat, auf dem auch der NMOSFET ausgebildet ist. Alternativ kann ein Doppelchip-Aufbau verwendet werden, bei dem der Pegelschieberwiderstand 101 an einem anderen Chip montiert und durch Verdrahtung elektrisch mit der Drainzone 104a verbunden ist.
  • 11 zeigt eine Querschnittsansicht des Aufbaus eines herkömmlichen P-Kanal-Pegelschiebers, der in gleicher Weise wie der N-Kanal-Pegelschieber von 10 einen Doppel-RESURF-Aufbau besitzt. In 11 umfaßt ein P-MOSFET mit hoher Durchbruchsspannung N-Zonen 114 und 118 im Oberflächenbereich eines P-Substrats 116, eine P-Drainzone 111b im Oberflächenbereich der Zone 118, eine P-Zone 119 im Oberflächenbereich der Zone 118, die mit der Drainzone 111b verbunden ist, eine P+-Sourcezone 111c im Oberflächenbereich der Zone 118 und ein Gate 111a über der Zone 118. Ein Pegelschieberwiderstand 112 ist über der Zone 114 angeordnet. Der Pegelschieberwiderstand 112 ist mittels eines Leitungsdrahts 120b elektrisch mit der Drainzone 111b verbunden. Ein Pinchwiderstand 113 mit hoher Durchbruchsspannung ist in der Zone 119 gebildet.
  • Der Pegelschieberwiderstand 112 kann in ähnlicher Weise wie dies bei dem Pegelschieber von 10 erläutert wurde, auf einem gesonderten Chip angeordnet und durch Drahtbonden elektrisch mit dem MOSFET verbunden sein.
  • Die herkömmlichen Pegelschieber sind nicht besonders zuverlässig. Eine über dem Pinchwiderstand liegende hohe Spannung beeinträchtigt, insbesondere bei hoher Temperatur und hoher Feuchtigkeit, den nahe dem Pinchwiderstand ausgebildeten MOSFET. So können durch Ionen die Schwellenspannung des MOSFETs verändert und seine Durchbruchsspannung gesenkt werden.
  • Ein Pegelschieber gemäß dem Oberbegriff des Patentanspruchs 1 ist aus der US 5801418 A bekannt. Bei diesem Stand der Technik ist die den Drainanschluss der Feldeffekttransistoranordnung bildende Metallisierung direkt mit dem auf dem Substrat befindlichen Pegelschieberwiderstand verbunden. Im Substrat direkt unterhalb des Pegelschieberwiderstand erstreckt sich räumlich und elektrisch parallel zum Pegelschieberwiderstand die Pinchwiderstandszone.
  • Aufgabe der Erfindung ist es, einen über lange Zeit hohe Zuverlässigkeit aufweisenden Pegelschieber zu schaffen, dessen MOSFET nicht oder wenig durch die hohe Spannung am Pinchwiderstand beeinträchtigt wird.
  • Diese Aufgabe wird durch einen Pegelschieber gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Dadurch, daß der Pegelschieberwiderstand elektrisch mit einer Zwischenpotentialschaltung verbunden ist, die Pinchwiderstandszone mit dem Pegelschieberwiderstand verbunden ist, und die Feldeffekttransistoranordnung mit der Pinchwiderstandszone zwar verbunden ist, aber an einer Stelle liegt, die weder mit dem Pegelschieberwiderstand noch mit der Pinchwiderstandszone in Kontakt steht, kann verhindert werden, daß sich eine hohe Vorspannung auf die Feldeffekttransistorzone nachteilig auswirkt.
  • Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:
  • 1 eine Querschnittsansicht des Aufbaus eines Pegelschiebers gemäß einem ersten Ausführungsbeispiel der Erfindung,
  • 2 ein Ersatzschaltbild des Pegelschiebers des ersten Ausführungsbeispiels,
  • 3 ein Ersatzschaltbild eines Pegelschiebers gemäß einem zweiten Ausführungsbeispiel der Erfindung,
  • 4 einen Querschnitt des Aufbaus des Pegelschiebers gemäß dem zweiten Ausführungsbeispiel der Erfindung,
  • 5 eine Querschnittsansicht, die den Pinchwiderstandsbereich des Pegelschiebers gemäß einem dritten Ausführungsbeispiel der Erfindung zeigt,
  • 6 eine Querschnittsansicht, die den Pinchwiderstandsbereich des Pegelschiebers gemäß einem vierten Ausführungsbeispiel der Erfindung zeigt,
  • 7 eine Querschnittsansicht, die den Aufbau um den Pegelschieberwiderstand des Pegelschiebers gemäß einem fünften Ausführungsbeispiel der Erfindung zeigt,
  • 8 eine Querschnittsansicht, die den Aufbau um eine Anschlußzone zur Verbindung mit dem Masseanschluß des Pegelschiebers gemäß einem sechsten Ausführungsbeispiel der Erfindung zeigt,
  • 9 eine Draufsicht, die eine isolierte Zone des Pegelschiebers gemäß einem siebten Ausführungsbeispiel der Erfindung zeigt,
  • 10 einen Querschnitt des Aufbaus eines herkömmlichen N-Kanal-Pegelschiebers und
  • 11 einen Querschnitt des Aufbaus eines herkömmlichen P-Kanal-Pegelschiebers.
  • Erstes Ausführungsbeispiel
  • 2 zeigt ein Ersatzschaltbild eines Pegelschiebers 1 gemäß einem ersten Ausführungsbeispiel der Erfindung. Dabei handelt es sich um einen N-Kanal-Pegelschieber. Er enthält einen Pegelschieberwiderstand 2, einen Pinchwiderstand 3 mit hoher Durchbruchsspannung, eine Schutzdiode 4 und einen NMOSFET 5. Ein Ende des Pegelschieberwiderstands 2 ist elektrisch mit einem Anschluß Vfloat verbunden. Dieser Anschluß repräsentiert einen auf Vfloat liegenden Schaltungspunkt einer Zwischenpotentialschaltung, d. h. einer Schaltung, etwa einer CMOS-Schaltung, die von der Potentialdifferenz zwischen dem schwimmenden Potential Vfloat und dem Gleichstromzwischenpotential des Wechselrichters als Referenzpotential gespeist wird. Das andere Ende des Pegelschieberwiderstands 2 ist mit einem Ausgangsanschluß OUT sowie mit dem Pinchwiderstand 3 verbunden. Der Pinchwiderstand 3 ist elektrisch mit der Drain des NMOSFET 5 und der Kathode der Schutzdiode 4 verbunden. Die Source des NMOSFET 5 und die Anode der Schutzdiode 4 sind mit Masse GND verbunden. Als Schutzdiode 4 ist eine Zenerdiode eingesetzt, deren Durchbruchsspannung geringer als die des NMOSFET 5 ist, so daß der NMOSFET 5 vor einer Überspannung geschützt wird.
  • 1 zeigt in einer Querschnittsansicht den Aufbau des Pegelschiebers dieses ersten Ausführungsbeispiels.
  • Wie in 1 dargestellt, enthält der Pegelschieber 1 eine erste isolierte Zone 14 im Oberflächenbereich eines P-Substrats 13, eine zweite isolierte Zone 8 im Oberflächenbereich des Substrats 13, einen Kanal 15, eine N+-Sourcezone 5c, eine N+-Drainzone 5b, eine P+-Anodenzone 4a der Schutzdiode 4, eine N+-Kathodenzone 4b der Schutzdiode 4, eine P+-Zone 12, P-Zonen 9 und 11, eine P-Zone 16, N+-Zonen 6, 7 und 10, Leitungsdrähte 18a und 18b, ein Gate 5a und den Pegelschieberwiderstand 2.
  • Wenn ein Pegelschieber mit einer hohen Durchbruchsspannung von 600 V angenommen wird, wird als Substrat 13 ein solches mit einem spezifischen Widerstand von etwa 100 Ω·cm verwendet. Die erste und die zweite isolierte Zone 14 und 18 werden im Oberflächenbereich des Substrats 13 durch N-Diffusion mit einer Dosis von 1 × 1012 bis 1 × 1013 cm–2 ausgebildet. Im Oberflächenbereich der ersten isolierten Zone 14 wird der P-Kanal 15 ausgebildet. Die N+-Sourcezone 5c und die N+-Drainzone 5b werden in dem Oberflächenbereich des Kanals 15 durch Dotieren ausgebildet. Das Gate 5a befindet sich oberhalb des Kanals 15 unter Zwischenlage eines Oxidisolierfilms. Die Sourcezone 5c, die Drainzone 5b, der Kanal 15 und das Gate 5a bilden den NMOSFET 5. Es wird hier angenommen, daß der NMOSFET 5 eine Durchbruchsspannung aufweist, die nahezu gleich der Durchbruchsspannung eines MOSFET zum Aufbau einer logischen CMOS-Schaltung ist. Die Anodenzone 4a, die im Oberflächenbereich der ersten isolierten Zone 14 ausgebildet ist, und die Kathodenzone 4b, die ist im Oberflächenbereich der Anodenzone 4a ausgebildet ist, bilden die Schutzdiode 4. Die Schutzdiode 4 verhindert, daß eine Spannung höher als die Durchbruchsspannung des NMOSFET 5 an diesen angelegt wird.
  • Der Pinchwiderstand 3 und ein parasitärer Widerstand 17 werden innerhalb der zweiten isolierten Zone 8 gebildet. Die Zonen 6, 7 und 10 sowie die Zonen 9 und 11 sind im Oberflächenbereich der zweiten isolierten Zone 8 zum Herausführen bzw. Anschließen des Pinchwiderstands ausgebildet. Die P-Zone 16 ist im Oberflächenbereich der zweiten isolierten Zone 8 zwischen der P-Zone 9 und der N+-Zone 7 ausgebildet, um die Durchbruchsspannung der Zonen 9 und 7 sicherzustellen. Da die Zone 16, die zweite isolierte Zone 8 und das Substrat 13 einen Doppel-REFSURF-Aufbau darstellen, konzentriert sich das elektrische Feld auf die Zone 9 oder die Zone 7 abhängig von den jeweiligen Dotierstoffkonzentrationen in der zweiten isolierten Zone 8 und dem Substrat 13. Als Folge davon erreicht man nicht die gewünschte Durchbruchsspannung. Als Beispiel seien eine Dosis von 5 × 1012 cm–2 und eine Diffusionstiefe von 1 bis 2 μm als für die P-Zone 16 geeignet angegeben.
  • Die P+-Zone 12 ist in dem Oberflächenbereich des Substrats 13 zur Verbindung mit einem Masseanschluß GND ausgebildet. Ein Masseanschluß GND ist über einen Leitungsdraht 18a elektrisch mit der Sourcezone 5c, der Anodezone 4a der Schutzdiode, den P-Zonen 9 und 11 und der P+-Zone 12 verbunden. Die Sourcezone 5c ist damit elektrisch mit der Anodenzone 4a und den Zone 9 und 11 über den Leitungsdraht 18a verbunden. Die Drainzone 5b ist elektrisch über einen Leitungsdraht 18b mit der Kathodenzone 4b der Schutzdiode und der N+-Zone 10 verbunden. Der Pegelschieberwiderstand 2 ist aus einem leitenden Film gebildet, der sich über der zweiten isolierten Zone 8 befindet. Ein Ende des Pegelschieberwiderstands 2 ist mit der N+-Zone 7 und dem Anschluß OUT verbunden. Das andere Ende des Pegelschieberwiderstands 2 ist mit der N+-Zone 6 und dem Anschluß Vfloat verbunden.
  • Da der Anschluß Vfloat über die Zone 6 auch mit der isolierten Zone 8 verbunden ist und Vfloat als Speisepotential einer CMOS Schaltung, der Zwischenpotentialschaltung, dient, die zwischen dem Potential Vfloat und dem Gleichstromzwischenpotential liegt, existiert zwischen den N+-Zonen 7 und 6 ein parasitärer Widerstand 17. Der parasitäre Widerstand 17 ist zu dem Pegelschieberwiderstand 2 parallel geschaltet. Damit die oben beschriebene Anordnung als Pegelschieber arbeiten kann muß der Wert des parasitären Widerstands 17 sehr viel höher als der des Pegelschieberwiderstands 2 sein.
  • Der Pegelschieber des ersten Ausführungsbeispiels enthält die erste isolierte Zone 14 und die zweite isolierte Zone 8 voneinander beabstandet im Oberflächenbereich des Substrats 13. Der NMOSFET 5 wird von der Sourcezone 5c, dem Kanal 15 und der Drainzone 5b in der ersten isolierten Zone 14 und dem Gate 5a über der ersten isolierten Zone 14 gebildet. Die Abschnitte auf hohem Potential, einschließlich des Pinchwiderstands 3 hoher Durchbruchsspannung sind in der zweiten isolierten Zone 8 angeordnet. Sie sind über die Leitungsdrähte 18a und 18b mit dem NMOSFET 5 verbunden. Diese Ausgestaltung ermöglicht es, das Anlegen einer hohen Vorspannung an den NMOSFET 5 unter dem Einfluß der auf hohem Potential liegenden Abschnitte einschließlich des Pinchwiderstands 3 zu verringern und damit die langfristige Zuverlässigkeit des Pegelschiebers zu verbessern.
  • Bei dem Pegelschieber des ersten Ausführungsbeispiels ist der Pegelschieberwiderstand 2 aus einem leitenden Film gebildet, der über der zweiten isolierten Zone 8 angeordnet ist. Alternativ kann der Pegelschieberwiderstand 2 durch eine P-Diffusion im Oberflächenbereich der zweiten isolierten Zone 8 oder durch eine P-Diffusion im Oberflächenbereich der zweiten isolierten Zone 8 und nachfolgende N+-Diffusion in der P-Diffusionszone ausgebildet werden.
  • Gemäß dem ersten Ausführungsbeispiel sind der Pegelschieberwiderstand 2 und der NMOSFET 5 auf demselben Substrat ausgebildet. Alternativ können der Pegelschieberwiderstand 2 und der NMOSFET 5 auf jeweiligen Substraten ausgebildet werden. In diesem Fall wird der Pegelschieberwiderstand 2 durch Drahtbonden mit der N+-Zone 7 verbunden.
  • Bei dem Pegelschieberwiderstand des ersten Ausführungsbeispiels ist eine Schutzdiode 4 zum NMOSFET 5 antiparallel geschaltet, um den NMOSFET 5 zu schützen. Wenn ein NMOSFET mit hoher Durchbruchsspannung eingesetzt wird, kann die Schutzdiode 4 entfallen.
  • Unter Bezugnahme auf die 3 und 4 soll nun der Pegelschieber gemäß einem zweiten Ausführungsbeispiel erläutert werden. 3 ist ein Ersatzschaltbild dieses Pegelschiebers.
  • Zweites Ausführungsbeispiel
  • Wie in 3 gezeigt, handelt es sich bei diesem Pegelschieber 20 um einen P-Kanal-Pegelschieber mit einem Pegelschieberwiderstand 24, einem Pinchwiderstand 23 mit hoher Durchbruchsspannung, einer Schutzdiode 22 und einem PMOSFET 21. Ein Ende des Pegelschieberwiderstands 24 ist elektrisch mit dem Masseanschluß GND verbunden, während das andere Ende des Pegelschieberwiderstands 24 mit einem Anschluß OUT und dem Pinchwiderstand 23 verbunden ist. Der Pinchwiderstand 23 ist elektrisch mit der Anode der Schutzdiode 22 und der Drain des PMOSFET 21 verbunden. Die Source des PMOSFET 21 und die Kathode der Schutzdiode 22 sind elektrisch mit dem Anschluß Vfloat verbunden. Eine Zenerdiode, deren Durchbruchsspannung niedriger als die des PMOSFET 21 ist, wird als Schutzdiode 22 verwendet, um den PMOSFET 21 vor einer Überspannung zu schützen.
  • 4 ist eine Querschnittsansicht, die den Aufbau des Pegelschiebers des zweiten Ausführungsbeispiels der Erfindung zeigt. Der Pegelschieber enthält ein P-Substrat 29, eine erste isolierte Zone 31 im Oberflächenbereich des Substrats 29, eine zweite isolierte Zone 27 im Oberflächenbereich des Substrats 29, eine P+-Sourcezone 21b, eine P+-Drainzone 21c, eine P+-Anodenzone 22a der Schutzdiode 22, eine N+-Kathodenzone 22b der Schutzdiode 22, eine N+-Zone 25, eine P-Zone 26, eine P-Zone 28, eine P-Zone 33, eine P-Zone 32 und eine P+-Zone 30. Der Pegelschieber 20 enthält außerdem Leitungsdrähte 34a, 34b, 34c und 34d sowie ein Gate 21a und den Pegelschieberwiderstand 24 oberhalb des Substrats 29.
  • Die erste isolierte Zone 31 und die zweite isolierte Zone 27, beide mit N Dotierung, sind unabhängig voneinander durch N+-Diffusion in den Oberflächenbereich des P-Substrats 29 ausgebildet. Die P+-Sourcezone 21b und die P+-Drainzone 21c sind im Oberflächenbereich der zweiten isolierten Zone 27 durch Dotierung ausgebildet. Das Gate 21a ist auf dem Abschnitt der zweiten isolierten Zone 27 ausgebildet, der sich zwischen der Sourcezone 21b und der Drainzone 21 cerstreckt, wobei ein Oxidisolierfilm dazwischengefügt ist. Die zweite isolierte Zone 27, die Sourcezone 21b, die Drainzone 21c und das Gate 21a bilden den PMOSFET 21. Die Schutzdiode 22 wird von der Anodenzone 22a im Oberflächenbereich der zweiten isolierten Zone 27 und der Kathodenzone 22b im Oberflächenbereich der Anodenzone 22a gebildet. Die Zonen 25, 26, 28 und 33 sind im Oberflächenbereich der zweiten isolierten Zone 27 auf der der Drainzone 21c abgewandten Seite der Anodenzone 22a der Schutzdiode 22 ausgebildet. Die P-Zone 26 ist mit der P-Zone 28 über die P-Zone 33 verbunden. Die Zone 33 bildet den Pinchwiderstand 23 hoher Durchbruchsspannung. Die Zone 28 dient als Anschluß- oder Kontaktzone des Pinchwiderstands 23, auf dessen auf niedrigem Potential liegender Seite, während die Zone 26 die Anschluß- oder Kontaktzone auf der Seite hohen Potentials darstellt.
  • Der aus einem leitenden Film gebildete Pegelschieberwiderstand 24 ist oberhalb der ersten isolierten Zone 31 angeordnet. Der Pegelschieberwiderstand 24 ist elektrisch mit der P-Zone 32 im Oberflächenbereich der ersten isolierten Zone 31 verbunden. Die P+-Zone 30 ist im Oberflächenbereich des P-Substrats 29 zur Verbindung mit einem Anschluß GND ausgebildet. Die Zone 30 ist elektrisch mit dem Anschluß GND und dem Pegelschieberwiderstand 24 über den Leitungsdraht 34d verbunden. Der Pegelschieberwiderstand 24 ist elektrisch über den Leitungsdraht 34c mit einem Anschluß OUT und der Anschlußzone 28 für den Pinchwiderstand 23 verbunden. Die Zone 26 ist über den Leitungsdraht 34a elektrisch mit der Anodenzone 22a der Schutzdiode 22 und der Drainzone 21c verbunden. Die Zone 25 ist elektrisch über den Leitungsdraht 34b mit der Kathodenzone 22b der Schutzdiode 22 sowie mit der Sourcezone 21b verbunden. Der Leitungsdraht 34b ist mit dem Anschluß Vfloat verbunden. Bei dem Pegelschieber des zweiten Ausführungsbeispiels ist die Zone 33 auf der der Drainzone 21c abgewandten Seite der Anodenzone 22a der Schutzdiode 22 angeordnet. Ferner ist die mit der P-Zone 33 als Anschluß- oder Kontaktzone des Pinchwiderstands 23 auf dessen Seite hohen Potentials verbundene P-Zone 26 über den Leitungsdraht 34a elektrisch mit der Drainzone 21c verbunden. Diese Ausgestaltung ermöglicht es, das Anlegen einer hohen Vorspannung an den PMOSFET 21 unter dem Einfluß der auf hohem Potential liegenden Abschnitte einschließlich des Pinchwiderstands 23 zu verringern und damit die langfristige Zuverlässigkeit des Pegelschiebers zu verbessern.
  • Bei dem Pegelschieber des zweiten Ausführungsbeispiels ist der Pegelschieberwiderstand 24 aus einem leitenden Film gebildet, der über der ersten isolierten Zone 31 angeordnet ist. Alternativ kann der Pegelschieberwiderstand 24 durch eine P-Diffusion im Oberflächenbereich der ersten isolierten Zone 31 oder durch eine P-Diffusion im Oberflächenbereich der ersten isolierten Zone 31 mit nachfolgender N+-Diffusion in die P-Diffusionszone ausgebildet werden.
  • Bei dem zweiten Ausführungsbeispiel befinden sich der Pegelschieberwiderstand 24 und der PMOSFET 21 auf demselben Substrat. Alternativ können der Pegelschieberwiderstand 24 und der PMOSFET 21 auf gesonderten Substraten ausgebildet werden. In diesem Fall würde der Pegelschieberwiderstand 24 durch Drahtbonden mit der P-Zone 32 verbunden.
  • Bei dem Pegelschieber des zweiten Ausführungsbeispiels liegt die Schutzdiode 22 antiparallel zum PMOSFET 21, um diesen zu schützen. Wenn ein PMOSFET mit hoher Durchbruchsspannung verwendet wird, kann die Schutzdiode 22 entfallen.
  • Drittes Ausführungsbeispiel
  • Unter Bezugnahme auf 5 soll nun der Pegelschieber gemäß einem dritten Ausführungsbeispiel erläutert werden.
  • Der Pegelschieber des dritten Ausführungsbeispiels hat denselben Aufbau wie derjenige des ersten Ausführungsbeispiels mit der Ausnahme, daß ein modifizierter Pinchwiderstandsabschnitt mit hoher Durchbruchsspannung vorgesehen ist, dessen Querschnittsansicht in 5 dargestellt ist.
  • Wie in 5 gezeigt, weist der Pinchwiderstandsabschnitt hoher Durchbruchsspannung beim dritten Ausführungsbeispiel einen Einfach-RESURF-Aufbau auf, bei dem die P-Zone 16 des Pinchwiderstandsabschnitts des ersten Ausführungsbeispiels entfallen ist. Eine isolierte N-Zone 8 ist durch Dotieren im Oberflächenbereich eines P-Substrats 13 ausgebildet. Eine P-Zone 11, eine P-Zone 9, eine N+-Zone 10 und eine N-Zone 41 sind im Oberflächenbereich der isolierten Zone 8 ausgebildet. Eine P+-Zone 12 ist im Oberflächenbereich des Substrats 13 zur Verbindung mit einem Anschluß GND ausgebildet. Die Zone 12 ist mit den Zonen 9 und 11 über einen Leitungsdraht 18a verbunden. Ein Pinchwiderstand 3' hoher Durchbruchsspannung ist in der isolierten Zone 8 gebildet. Die Zone 10 dient als Anschlußzone auf der Seite niedrigen Potentials des Pinchwiderstands 3'. Die Zone 41 dient als Anschlußzone auf der Seite hohen Potentials des Pinchwiderstands 3'.
  • Viertes Ausführungsbeispiel
  • Unter Bezugnahme auf 6 soll nachfolgend der Pegelschieber eines vierten Ausführungsbeispiels beschrieben werden, der mit Ausnahme des Pinchwiderstandsabschnitts hoher Durchbruchsspannung im Aufbau mit dem des zweiten Ausführungsbeispiels übereinstimmt.
  • Wie in 6 dargestellt, umfaßt der Pegelschieber dieses vierten Ausführungsbeispiels anstelle des P Substrats 29 (4) ein N Substrat 27'. Eine P-Zone 26, eine P-Zone 28, eine P-Zone 33 und eine N-Zone 25' sind im Oberflächenbereich des N Substrats 27' ausgebildet. Die Zone 26 ist über eine P-Zone 33 elektrisch mit der Zone 28 verbunden. Der Pinchwiderstand 23 mit hoher Durchbruchsspannung ist in der Zone 33 gebildet. Die Zone 28 dient als Anschlußzone für den Pinchwiderstand 23 auf dessen Seite niedrigen Potentials. Die Zone 26 dient als Anschlußzone des Pinchwiderstands 23 auf dessen Seite hohen Potentials.
  • Fünftes Ausführungsbeispiel
  • Unter Bezugnahme auf 7 soll nun ein fünftes Ausführungsbeispiel beschrieben werden, das mit Ausnahme des Bereichs um den Pegelschieberwiderstand 2 herum im Aufbau mit dem ersten Ausführungsbeispiel übereinstimmt.
  • 7 zeigt eine Schnittansicht des Aufbaus um den Pegelschieberwiderstand herum. Wie in der Figur dargestellt, enthält der Pegelschieber dieses fünften Ausführungsbeispiels eine dritte isolierte N-Zone 70, die zu dem Aufbau des Pegelschiebers des ersten Ausführungsbeispiels hinzugekommen ist. Die zweite isolierte Zone 8 und die dritte isolierte Zone 70 sind im Oberflächenbereich des P-Substrats 13 ausgebildet. Eine P-Zone 16 und eine N+-Zone 7 sind im Oberflächenbereich der zweiten isolierten Zone 8 ausgebildet. Eine N+-Zone 6 ist im Oberflächenbereich der dritten isolierten Zone 70 ausgebildet. Der Pegelschieberwiderstand 2 ist oberhalb des Abschnitts des Substrats 13 angeordnet, der sich zwischen den beiden isolierten Zonen 8 and 70 erstreckt. Ein Ende des Pegelschieberwiderstands 2 ist elektrisch mit der Zone 7 und einem Anschluß OUT verbunden. Das andere Ende des Pegelschieberwiderstands 2 ist elektrisch mit der Zone 6 und dem Anschluß Vfloat verbunden. Ein parasitärer Widerstand 17' entsteht parallel zum Pegelschieberwiderstand 2 in der zweiten isolierten Zone 8, dem Substrat 13 und der dritten isolierten Zone 70.
  • Durch Verteilen des parasitären Widerstands 17' auf die beiden isolierten Zonen 8 und 70 sowie das Substrat 13 bei diesem fünftes Ausführungsbeispiel wird der Wert dieses parasitären Widerstands 17' erhöht und damit sein Einfluß auf den Pegelschieberwiderstand 2 verringert.
  • Bei dem fünften Ausführungsbeispiel sind die zweite isolierte Zone 8 und die dritte isolierte Zone 70 durch das Substrat 13 vollständig voneinander isoliert. Alternativ könnten diese beiden isolierten Zonen teilweise miteinander verbunden sein.
  • Sechstes Ausführungsbeispiel
  • Unter Bezugnahme auf 8 wird nachfolgend der Pegelschieber eines sechsten Ausführungsbeispiels beschrieben, dessen Aufbau mit dem des zweiten Ausführungsbeispiels abgesehen von dem Bereich um die P+-Zone 30 herum übereinstimmt, die als Anschlußzone für die Verbindung mit Masse vorgesehen ist.
  • 8 zeigt eine Querschnittsansicht des Aufbaus dieses Pegelschiebers im Bereich dieser Anschlußzone zur Verbindung mit einem Anschluß GND. Wie dargestellt, ist im Oberflächenbereich eines P-Substrats 29 eine P+-Zone 30 zur Verbindung mit einem Anschluß GND ausgebildet, während eine P-Zone 28 im Oberflächenbereich einer zweiten isolierten Zone 27 ausgebildet ist. Eine P-Zone 84 und eine P-Zone 85 sind zwischen den Zonen 30 und 28 angeordnet. Die Zone 85 steht mit der Zone 30, dem Substrat 29 und der zweiten isolierten Zone 27 in Kontakt. Die Zone 84 steht mit der Zone 28 und der zweiten isolierten Zone 27 in Kontakt. Diese Ausgestaltung ermöglicht es, die Durchbruchsspannung zu erhöhen. Zur Sicherstellung einer bestimmten Durchbruchsspannung ist es vorteilhaft, die Zonen 84 und 85 vollständig zu verbinden. Beim sechsten Ausführungsbeispiel sind dessen ungeachtet die Zonen 84 und 85 voneinander beabstandet, um die Schaffung eines parasitären Widerstands zu verhindern, der bei Verbinden dieser beiden Zonen entsteht.
  • Alternativ könnten die Zonen 84 und 85 teilweise miteinander verbunden werden.
  • Siebtes Ausführungsbeispiel
  • Unter Bezugnahme auf 9 soll nun der Pegelschieber gemäß einem siebten Ausführungsbeispiel beschrieben werden, der eine zweite isolierte Zone enthält, welche die zweite isolierte Zone 8 des ersten Ausführungsbeispiels und die zweite isolierte Zone 27 des zweiten Ausführungsbeispiels vereinigt.
  • 9 ist eine Draufsicht, die eine isolierte Zone 96 des Pegelschiebers des siebten Ausführungsbeispiels zeigt. Wie in der Figur dargestellt, ist eine isolierte Zone 96 im Oberflächenbereich eines P-Substrats 90 ausgebildet. P-Zonen 91 und 98, P-Zonen 93, 97 und 99 und N+-Zonen 92, 94 und 95 sind im Oberflächenbereich der isolierten Zone 96 ausgebildet. Der Bereich, der die Zonen 95, 91, 92, 93 und 94 enthält, entspricht der isolierten Zone 8 des Pegelschiebers 1 des ersten Ausführungsbeispiels. Genauer gesagt, entspricht die N+-Zone 95 der N+-Zone 6, die N+-Zone 92 der N+-Zone 7, die P-Zone 91 der P-Zone 16, die P-Zone 93 den P-Zonen 9 und 11, und die N+-Zone 94 der N+-Zone 10. Der Bereich, der die Zonen 95, 91, 97, 99 sowie 98 enthält, entspricht der zweiten isolierten Zone 27 des Pegelschiebers des zweiten Ausführungsbeispiels von 4. Genauer gesagt entspricht die N+-Zone 95 der N+-Zone 25, die P-Zone 97 der P-Zone 26, die P-Zone 98 der P-Zone 33 und die P-Zone 99 der P-Zone 28.
  • Die isolierte Zone 96 des siebten Ausführungsbeispiels unterscheidet sich von der zweiten isolierten Zone 8 des ersten Ausführungsbeispiels darin, daß bei dem siebten Ausführungsbeispiel die P-Zone 91 zwischen die N-Zonen 92 und 95 eingefügt ist. Die isolierte Zone 96 des siebten Ausführungsbeispiels unterscheidet sich von der zweiten isolierten Zone 27 des zweiten Ausführungsbeispiels darin, daß bei dem siebten Ausführungsbeispiel die P-Zone 91 zwischen die P-Zone 97 und die N+-Zone 95 eingesetzt ist und die P-Zone 91 und die P-Zone 97 voneinander getrennt sind. Im übrigen sind die lokalen Strukturen die gleichen wie die beim ersten und beim zweiten Ausführungsbeispiel.
  • Wie voranstehend erläutert, ist bei der vorliegenden Erfindung der Feldeffekttransistor von Abschnitten auf hohem Potential wie etwa einem Pegelschieberwiderstand und einem Pinchwiderstand mit hoher Durchbruchsspannung beabstandet. Diese spezielle Ausgestaltung gemäß der Erfindung ermöglicht es, das Anlegen einer hohen Vorspannung, die durch die Abschnitte auf hohem Potential beeinflußt wird, an den Feldeffekttransistor zu verringern und daher die langfristige Zuverlässigkeit des Pegelschiebers zu verbessern.

Claims (12)

  1. Pegelschieber zur Steuerung und zum Treiben eines Leistungsbauelements, der auf einem Halbleitersubstrat (13; 27; 19) ausgebildet ist, umfassend einen Pegelschieberwiderstand (2; 24), der elektrisch mit einer Zwischenpotentialschaltung verbunden ist, eine Pinchwiderstandszone (8; 33), die sich durch hohe Durchbruchsspannung auszeichnet und elektrisch mit dem Pegelschieberwiderstand (2; 24) verbunden ist, und eine Feldeffekttransistoranordnung (5; 21), die elektrisch mit der Pinchwiderstandszone (8; 33) verbunden ist, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung (5; 21) in einem Bereich des Substrats ausgebildet ist, der sowohl gegenüber der Pinchwiderstandszone (8; 33) als auch gegenüber dem Pegelschieberwiderstand (2; 24) elektrisch isoliert ist.
  2. Pegelschieber nach Anspruch 1, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung (5; 21) mit der Pinchwiderstandszone (8; 33) durch Drahtbonden verbunden ist.
  3. Pegelschieber nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß eine Schutzeinrichtung (4; 22) zum Schutz der Feldeffekttransistoranordnung (5; 21) vor einer Überspannung vorgesehen ist.
  4. Pegelschieber nach Anspruch 3, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung eine Drainzone (5b; 21c) und eine Sourcezone (5c; 21b) aufweist und die Schutzeinrichtung eine Schutzdiodenanordnung (4a, 4b; 22a, 22b) umfaßt, die antiparallel zwischen die Drainzone und die Sourcezone der Feldeffekttransistoranordnung geschaltet ist.
  5. Pegelschieber nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung einen N-Kanal-MOSFET (5) umfaßt.
  6. Pegelschieber nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Feldeffekttransistoranordnung einen P-Kanal-MOSFET (21) umfaßt.
  7. Pegelschieber nach Anspruch 1, gekennzeichnet durch: eine erste isolierte Zone (14) im Oberflächenbereich des Halbleitersubstrats (13), eine zweite isolierte Zone (8) im Oberflächenbereich des Halbleitersubstrats (13), wobei die zweite isolierte Zone die Pinchwiderstandszone mit hoher Durchbruchsspannung enthält, eine Kanalzone (15) im Oberflächenbereich der ersten isolierten Zone (14), eine Sourcezone (5c) im Oberflächenbereich der Kanalzone (15), eine Drainzone (5b) im Oberflächenbereich der Kanalzone (15), ein Gate (5a) oberhalb des Teils der Kanalzone, der sich zwischen der Sourcezone (5c) und der Drainzone (5b) erstreckt, und eine Schutzdiodenanordnung mit einer Anodenzone (4a) im Oberflächenbereich der ersten isolierten Zone (14) und einer Kathodenzone (4b) im Oberflächenbereich der Anodenzone (4a), wobei der Pegelschieberwiderstand (2) über der zweiten isolierten Zone (8) angeordnet ist und die Sourcezone (5c), die Drainzone (5b), die Anodenzone (4a) und die Kathodenzone (4b) durch Drahtbonden elektrisch mit der zweiten isolierten Zone (8) verbunden sind.
  8. Pegelschieber nach Anspruch 7, ferner gekennzeichnet durch eine dritte isolierte Zone (70), mit welcher ein Ende des Pegelschieberwiderstands (2) elektrisch verbunden ist, während das andere Ende des Pegelschieberwiderstands (2) elektrisch mit der zweiten isolierten Zone (8) verbunden ist.
  9. Pegelschieberwiderstand nach Anspruch 1, gekennzeichnet durch eine erste isolierte Zone (31) im Oberflächenbereich des Halbleitersubstrats (29), eine zweite isolierte Zone (27) im Oberflächenbereich des Halbleitersubstrats (29), eine Schutzdiode mit einer Anodenzone (22a) im Oberflächenbereich der zweiten isolierten Zone (27) und einer Kathodenzone (22b) im Oberflächenbereich der Anodenzone (22a), eine Drainzone (21c) im Oberflächenbereich der zweiten isolierten Zone (27), eine Sourcezone (21b) im Oberflächenbereich der zweiten isolierten Zone (27), und ein Gate (21a) über dem Teil der zweiten isolierten Zone (27), der sich zwischen der Drainzone (21c) und der Sourcezone (21b) erstreckt, wobei der Pegelschieberwiderstand (24) über der ersten isolierten Zone (31) angeordnet ist und durch Drahtbonden elektrisch mit der Pinchwiderstandszone (33) verbunden ist, welche im Oberflächenbereich der zweiten isolierten Zone (27) ausgebildet ist, und wobei die Pinchwiderstandszone (33) elektrisch mit der Anodenzone (22a) der Schutzdiode (22) und der Drainzone (21c) durch Drahtbonden verbunden ist.
  10. Pegelschieber nach Anspruch 9, ferner gekennzeichnet durch eine erst Anschlußzone (30) im Oberflächenbereich des Halbleitersubstrats (29) zum Anschluß an Masse, eine zweite Anschlußzone (28) zum elektrischen Anschließen der Pinchwiderstandszone mittels des Drahtbondens, und eine Zone (84, 85) zur Aufrechterhaltung der Durchbruchsspannung zwischen der ersten Anschlußzone und der zweiten Anschlußzone.
  11. Pegelschieber nach einem der Ansprüche 1 bis 7, gekennzeichnet durch: eine die Feldeffekttransistoranordnung beinhaltende erste isolierte Zone im Oberflächenbereich des Halbleitersubstrats (90) und eine zweite isolierte Zone im Oberflächenbereich des Halbleitersubstrats (90), wobei die zweite isolierte Zone (96) wenigstens die Pinchwiderstandszonen zweier gesonderter Pegelschieber beinhaltet.
  12. Pegelschieber nach Anspruch 11, gekennzeichnet durch eine erste Zone (95), eine zweite Zone, eine dritte Zone (92), eine vierte Zone (93), eine fünfte Zone (94), eine sechste Zone (97), eine siebte Zone, eine achte Zone (99) im Oberflächenbereich der zweiten isolierten Zone (96), einen ersten Pegelschieberwiderstand, einen zweiten Pegelschieberwiderstand, die erste Feldeffekttransistoranordnung, und eine zweite Feldeffekttransistoranordnung, wobei die erste Zone (95) und die dritte Zone (92) elektrisch mit dem ersten Pegelschieberwiderstand verbunden sind, die vierte Zone (93) und die fünfte Zone (94) elektrisch mit der ersten Feldeffekttransistoranordnung durch Drahtbonden verbunden sind, die erste Zone (95) und die sechste Zone (97) elektrisch mit der zweiten Feldeffekttransistoranordnung durch Drahtbonden verbunden sind, und die achte Zone (99) elektrisch mit dem zweiten Pegelschieberwiderstand durch Drahtbonden verbunden ist.
DE10014455.1A 1999-03-31 2000-03-23 Pegelschieber Expired - Fee Related DE10014455B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11093468A JP2000286391A (ja) 1999-03-31 1999-03-31 レベルシフタ
JP93468/99 1999-03-31

Publications (2)

Publication Number Publication Date
DE10014455A1 DE10014455A1 (de) 2000-11-23
DE10014455B4 true DE10014455B4 (de) 2014-08-07

Family

ID=14083181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014455.1A Expired - Fee Related DE10014455B4 (de) 1999-03-31 2000-03-23 Pegelschieber

Country Status (3)

Country Link
US (1) US6809393B1 (de)
JP (1) JP2000286391A (de)
DE (1) DE10014455B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710112B2 (ja) * 2000-08-10 2011-06-29 富士電機システムズ株式会社 半導体装置
JP2002197881A (ja) 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
US7405913B2 (en) * 2003-04-11 2008-07-29 Fuji Electric Device Technology Co. Semiconductor device having transistor with high electro-static discharge capability and high noise capability
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置
TW201306416A (zh) * 2011-07-28 2013-02-01 Raydium Semiconductor Corp 具有靜電放電保護效應的電子裝置
JP5733416B2 (ja) * 2011-11-14 2015-06-10 富士電機株式会社 高耐圧半導体装置
JP6012361B2 (ja) * 2012-09-20 2016-10-25 株式会社メガチップス 過電圧保護回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885998A (en) * 1969-12-05 1975-05-27 Siemens Ag Method for the simultaneous formation of semiconductor components with individually tailored isolation regions
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
JPH04208517A (ja) * 1990-11-30 1992-07-30 Nec Corp 半導体装置
JP3808116B2 (ja) 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ic
US5917341A (en) * 1996-01-17 1999-06-29 Texas Instruments Incorporated Low-side physical interface driver circuit for microcomputer date transmission applications
JP3347615B2 (ja) * 1996-11-28 2002-11-20 富士通株式会社 半導体集積回路および光送信モジュール
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover

Also Published As

Publication number Publication date
US6809393B1 (en) 2004-10-26
JP2000286391A (ja) 2000-10-13
DE10014455A1 (de) 2000-11-23

Similar Documents

Publication Publication Date Title
DE602004009986T2 (de) Effiziente Schutzstruktur gegen elektrostatische Rückwärtsentladung zwischen zwei Kontaktflächen
DE102005063427B4 (de) Halbleitervorrichtung
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2137211A1 (de) Hybrider Leistungsbaustein
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
WO2000063972A1 (de) Halbleiter-bauelement
DE102008056388A1 (de) Halbleitervorrichtung und die Halbleitervorrichtung aufweisende Inverterschaltung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE19651247A1 (de) Eingabe/Ausgabeschutzschaltung mit einer SOI-Struktur
DE2832154C2 (de)
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE10216015A1 (de) Überspannungsschutzschaltung
DE68928483T2 (de) Energieversorgungskontakt für integrierte Schaltungen
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE10014455B4 (de) Pegelschieber
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE3044444A1 (de) "monolithisch integrierte gleichrichter-brueckenschaltung"
DE3119288A1 (de) Halbleiteranordnung
DE3635729A1 (de) Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE19724487A1 (de) Integrierte Halbleiterschaltung
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3609629A1 (de) Integrierte elektronische schaltung zum ansteuern von induktiven lasten
DE2852402A1 (de) Lateral-halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 2706

8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee