DE3635729A1 - Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung - Google Patents
Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellungInfo
- Publication number
- DE3635729A1 DE3635729A1 DE19863635729 DE3635729A DE3635729A1 DE 3635729 A1 DE3635729 A1 DE 3635729A1 DE 19863635729 DE19863635729 DE 19863635729 DE 3635729 A DE3635729 A DE 3635729A DE 3635729 A1 DE3635729 A1 DE 3635729A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polarity
- diffusion
- arrangement
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000007786 electrostatic charging Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 title description 5
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000007943 implant Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 229910052729 chemical element Inorganic materials 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine elektronische
Anordnung zum Schutz von integrierten Schaltungen vor
elektrostatischer Aufladung mit Festkörperschalter
elementen, die zwischen dem Eingang der zu schützenden
integrierten Schaltung und einer Referenzspannungsleitung
angeschlossen sind. Die Erfindung betrifft auch ein Ver
fahren zur Herstellung einer solchen elektronischen An
ordnung.
Es ist bekannt, daß in vielen Fällen integrierte Schaltungen
durch elektronische Anordnungen an ihren Eingängen gegen
elektrostatische Aufladungen sowohl positiver als auch
negativer Polarität geschützt werden müssen; diese Auf
ladungen können an den Anschlüssen der integrierten Schal
tungen entstehen und zumindest Funktionsstörungen, häufig
jedoch auch eine Zerstörung der Schaltung verursachen.
Schutzanordnungen solcher Art sind in verschiedenen Aus
führungen bekannt. In einigen bekannten Vorrichtungen
sind z.B. Dioden und Widerstände vorgesehen. Die Dioden
werden dabei auf unterschiedliche Weise gebildet, z.B.
durch Nutzung der Basis-Emitter- oder Basis-Kollektor-
Übergänge von integrierten Transistoren. Eine bekannte
Lösungsmöglichkeit erfordert beispielsweise den Einbau
zweier Zenerdioden, deren einer Anschluß über einen Widerstand
mit dem Eingang der zu schützenden Schaltung und deren
anderer Anschluß mit der Speisespannung bzw. Masse ver
bunden ist, so daß beim Auftreten von elektrostatischen
Entladungen positiver oder negativer Polarität entweder
die eine oder die andere der Zenerdioden interveniert
und die Spannung bei Erreichen eines vorbestimmten Wertes
kurzschließt.
Obwohl solche Anordnungen weit verbreitet sind, stellen
sie keine zufriedenstellende Lösung dar; denn weil diese
Dioden die Spannung bei einem verhältnismäßig hohen Wert
ableiten, entsteht eine entsprechend hohe Verlustleistung.
Bei anderen bekannten Lösungen werden gesteuerte Silizium
gleichrichter eingesetzt, die, obgleich sie bei hohen
Spannungswerten intervenieren, diese Werte auf niedrigem
Nieveau halten, wodurch eine geringere Verlustleistung
entsteht. Jedoch stellen auch diese Schaltungen nicht
völlig zufrieden. Für die Herstellung dieser Vorrichtungen
werden zur Zeit für jedes Bauelement unterschiedliche
Epitaxialwannen vorgesehen, wodurch der Flächenbedarf einer
solchen Vorrichtung recht groß wird.
Es ist also eine Aufgabe der Erfindung, eine elektronische
Anordnung vorzuschlagen, die integrierte Schaltungen
zuverlässig schützt und dabei die Nachteile der bekannten
Vorrichtungen vermeidet. Insbesondere soll eine elektro
nische Schutzvorrichtung mit geringer Verlustleistung vor
geschlagen werden, die das Erreichen hoher Spannungspegel
ermöglicht und so eine wirksame Intervention und einen
sicheren Betrieb der Anordnung auch bei sehr hohen Entladungs
werten sicherstellt. Die elektronische Schutzvorrichtung
soll dabei geringe Abmessungen aufweisen, die trotz
geringer Fertigungskosten gute elektrische Werte aufweist.
Die elektronische Schutzvorrichtung soll mit bereits für
die Herstellung von integrierten Schaltungen bekannten
Verfahren gefertigt werden können, wobei die Herstelllung
der Schutzvorrichtung und der entsprechenden integrierten
Schaltung zur gleichen Zeit möglich sein soll.
Diese Aufgabe wird erfindungsgemäß durch eine Anordnung
der eingangs genannten Art gelöst, die dadurch gekenn
zeichnet ist, daß die Festkörperschaltelemente zwei
antiparallel geschaltete, gesteuerte Gleichrichter enthalten,
die zusammen mit der zu schützenden integrierten Schaltung
in einer einzigen Epitaxialwanne integriert sind.
Ein Verfahren zur Herstellung einer solchen elektronischen
Schutzvorrichtung ist im Kennzeichen des Anspruches 3
enthalten. Weitere vorteilhafte Ausbildungen der erfindungs
gemäßen Anordnung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird nachfolgend unter Bezug auf die beige
fügten Zeichnungen im einzelnen erläutert.
Es zeigen:
Fig. 1 ein Prinzipschaltbild der erfindungsgemäßen
Anordnung;
Fig. 2 eine grafischer Darstellung der Strom-Spannungs-
Charakteristik der Anordnung nach Fig. 1; und
Fig. 3 einen Querschnitt durch ein Silizium-Wafer mit
der Anordnung nach Fig. 1.
Die erfindungsgemäße Anordnung enthält nach Fig. 1
im wesentlichen ein Paar gesteuerter Siliziumgleich
richter (SCR) 1, 2, die antiparallel zwischen den Eingang
(IN) einer zu schützenden Schaltung (die hier als ge
stricheltes Rechteck mit dem Bezugszeichen 3 angedeutet
ist und Transistoren und/oder andere Halbleiterelemente
enthält) und Masse 4 geschaltet sind. Eine Anode 5 des
gesteuerten Siliziumgleichrichters 1 ist mit dem Eingang
(IN) verbunden, während eine Kathode 6 desselben Gleich
richters 1 mit Masse 4 verbunden ist; eine Anode 7 des
gesteuerten Siliziumgleichrichters 2 ist mit Masse,
eine Kathode 8 desselben Gleichrichters 2 ist mit dem
Eingang (IN) verbunden. Folglich wird Gleichrichter 1
bei elektrostatischen Entladungen mit positivem Vorzeichen
aktiviert, während Gleichrichter 2 bei negativen elektro
statischen Entladungen aktiv wird, so daß ein in Fig. 2
dargestelltes Spannungs-Strom-Verhalten erreicht wird.
Der Schaltkreis wird durch die Widerstände 9′ und 9′′
vervollständigt, die zwischen zwei Schichten der ge
steuerten Siliziumgleichrichter 1 und 2 parallel gebildet
werden. Diese Widerstände haben die Aufgabe, ein Einschalten
der gesteuerten Siliziumgleichrichter bei Spannungs
schwankungen oder Verlustströmen in den Anschlußkapazitäten
zu verhindern.
Ein hervorstechendes Merkmal der erfindungsgemäßen Anordnung
besteht darin, daß die beiden antiparallel geschalteten,
gesteuerten Siliziumgleichrichter in einer einzigen
Epitaxialwanne (siehe Fig. 3) integriert sind und während
des gleichen Herstellverfahrens gebildet werden wie die
zu schützende Schaltung. Dies bedeutet eine Verringerung
der Herstellkosten und der benötigten Fläche.
Aus der Fig. 3 geht hervor, daß zu der Anordnung ein
P Typ-Substrat 10 gehört, auf dem die N Typ-Schicht 11
vorgesehen ist, wobei diese Schicht 11 gleichzeitig die
Kathode des Gleichrichters 1 bildet. Angrenzend an die
Schicht 11 ist eine P⁺Typ-Schicht 12 vorgesehen, die jedoch
gegenüber der Schicht eine kleinere Fläche einnimmt. Die
Schicht 12 bildet die Anode des Gleichrichters 2. Außerdem
enthält das Chip eine N Typ-Epitaxialschicht 13, die sich
oberhalb des Substrats 10 bis zu einer äußeren Fläche 20
der Anordnung erstreckt und den oberen Teil der Schichten
11 und 12 umgibt. Durch die Epitaxialschicht 13 werden
Isolierzonen 30 gebildet, die sich von der äußeren Fläche
20 zum Substrat 10 erstrecken und so die Epitaxialwanne,
in der die erfindungsgemäße Schutzanordnung und die
integrierte Schaltung 3 angeordnet sind, außen begrenzen,
wie dies schematisch in Fig. 3 dargestellt ist. Außerdem
umgibt die Epitaxialwanne 13 teilweise eine P⁺Typ-Schicht
14, welche die Anode des Gleichrichters 1 bildet, sowie
eine N⁺Typ-Schicht 15, welche die Kathode des Gleichrichters
2 definiert. Mit der Epitaxialwanne 13 werden noch zwei
weitere Bereiche geschaffen, die mit 11 a und 12 a bezeichnet
und vom Typ N⁺ bzw. P⁺ sind. Diese Bereiche erstrecken
sich von der äußeren Fläche 20 der Anordnung bis zur
jeweiligen Isolierschicht 11 bzw. 12. So wird zwischen den
Bereichen 11 a und 12 a eine Epitaxialzwischenzone 13′
geschaffen, während ein mit 13′′ bezeichneter Innenab
schnitt der Epitaxialschicht 13 gebildet wird, der an
seinem unteren Ende durch die Schicht 12 und seitlich
von dem Bereich 12 a begrenzt wird.
Der Epitaxial-Innenabschnitt 13′′ wiederum umgibt teilweise
die Schichten 14 und 15 vom Typ P bzw. N⁺ . Die Bereiche
11 a und 12 a sind vorgesehen, um die Schicht 11, die
der Anode 6 des Gleichrichters 1 entspricht, bzw. die
Schicht 12, die die Kathode 7 des Gleichrichters 2 bildet,
mit der äußeren Hauptfläche 20 der Anordnung zu verbinden.
Die Anordnung wird vervollständigt durch Metallschichten
16 und 18 sowie eine isolierende Oxidschicht 17. Aus der
Figur geht hervor, daß die Metallschicht 16 die Schichten
14 und 15 (Anode 5 des gesteuerten Siliziumgleichrichters
1 und Kathode 8 des gesteuerten Siliziumgleichrichters 2)
verbindet, während die Metallschicht 18 die Schichten 12 a
und 11 a (und damit die Schichten 12 und 11, welche die
Anode 7 bzw. Kathode 6 bilden) verbindet.
Wie durch gestrichelte Linien außerdem dargestellt ist,
ist zwischen den Bereichen 11 a und 12 a ein Widerstand 9′
vorgesehen, der beispielsweise durch Diffusion oder eine
andere Technik gebildet wird, während der Widerstand 9′′
durch den entlang der Schicht 14 zwischen Schicht 15 und
Metallschicht 16 vorhandenen Widerstand dargestellt wird.
Die beschriebene Anordnung wird wie folgt hergestellt.
Zuerst wird ein Phosphorimplantat auf ein mit Bor dotiertes
Substrat aufgebracht, um die N⁺ Typ-Schicht 11 zu bilden.
Dieser Implantationsvorgang wird zur gleichen Zeit durch
geführt wie die Implantation an der zu schützenden inte
grierten Schaltung für den Bodensinker (bottom sinker).
Nachfolgend wird Bor implantiert, um die P⁺ Typ-Schicht 12
zu bilden. Dieser Schritt erfolgt zur gleichen Zeit wie
die Implantation der implantierten Isolierung für die
zu schützende Schaltung. Danach wird die Epitaxialschicht
13 bei hoher Temperatur aufgewachsen, um eine Diffusion der
Bor- und Phosphoratome im Substrat 10 und der Epitaxial
schicht 13 sowie die Bildung der Schicht 11 und 12 und
des unteren Teiles der Isolierschicht 30 zu erzielen.
Danach werden Boratome aufgebracht und diffundiert, um
den mit 12 a bezeichneten Bereich zu schaffen, der zur
Verbindung der Anode des gesteuerten Siliziumgleichrichters
2 mit der äußeren Fläche 20 dient. Diese Verfahrens
schritte werden zur gleichen Zeit durchgeführt wie die
Aufbringungs- und Diffusionsschritte für die Isolier
schicht der zu schützenden integrierten Schaltung, wodurch
ebenfalls der obere Teil der Schicht 30 gebildet wird.
Dann wird Phosphor aufgebracht und diffundiert, um den
Bereich 11 a zu bilden. Dieser Schritt wird zur gleichen
Zeit durchgeführt wie das Aufbringen und die Diffusion des
Diffusionssinkers (diffused sinker) in der zu schützenden
integrierten Schaltung, er stellt eine Verbindung für die
Kathode des Gleichrichters 1 zur äußeren Fläche 20 her.
Darauf folgen die weiteren Schritte, z.B. Aufbringen
und/oder Diffusion zur Bildung der Schichten 14 und
15, der Isolierschicht 17 und der Metallschichten 16
und 18 zur Schaffung von Anschlüssen.
Wie aus dieser Beschreibung hervorgeht, löst die Erfindung
die gestellten Aufgaben vollständig. Es wird mit der
erfindungsgemäßen Anordnung eine integrierte Schaltung
geschaffen, die mit Hilfe von gesteuerten Siliziumgleich
richterstrukturen auch gegen Entladungen hoher Werte
schützen kann, wobei diese Gleichrichter nach dem Ansprechen
bei niedriger Spannung arbeiten und damit nur geringe
Verlustleistungen verursachen. Bei einem Ausführungsbei
spiel nach der Erfindung war es möglich, sehr hohe Schad
spannungswerte von über 10.000 Volt bei elektrostatischen
Entladungen zu verkraften.
Außerdem ist zu bemerken, daß diese Anordnung aufgrund
der Unterbringung in derselben Epitaxialwanne wie die
zu schützende Schaltung einen nur geringen Flächenbedarf
hat. Die Anordnung kann während der gleichen Fertigungs
phasen wie die zu schützende integrierte Schaltung bei
Anwendung der gleichen Fertigungsschritte wie für diese
Schaltung hergestellt werden.
Claims (3)
1. Elektronische Anordnung zum Schutz von integrierten
Schaltungen vor elektrostatischer Aufladung mit Fest
körperschalterelementen, die zwischen dem Eingang der
zu schützenden integrierten Schaltung und einer Referenz
spannungsleitung angeschlossen sind,
dadurch gekennzeichnet, daß die Festkörperschalterelemente
zwei antiparallel geschaltete, gesteuerte Gleichrichter
(1, 2) enthalten, die zusammen mit der zu schützenden
integrierten Schaltung (3) in einer einzigen Expitaxial
wanne (13) integriert sind.
2. Anordnung nach Anspruch 1,
gekennzeichnet durch ein Substrat (10) einer ersten
Polarität, eine erste Implantatschicht (11), die an das
Substrat (10) angrenzt und eine zweite Polarität auf
weist, welche der ersten Polarität im wesentlichen ent
gegengesetzt ist; eine zweite Implantatschicht (12),
die zumindest teilweise an die erste Implantatschicht
(11) angrenzt und deren Polarität im wesentlichen gleich
der ersten Polarität ist; eine Epitaxialwanne (13), die sich
zumindest teilweise angrenzend an die zweite Implantat
schicht (12) und das Substrat (10) erstreckt und die
teilweise an eine äußere Fläche (20) der Anordnung reicht,
wobei die Polarität der Wanne (13) im wesentlichen gleich
der zweiten Polarität ist; eine erste Diffusionsschicht
(14) mit im wesentlichen erster Polarität, welche Schicht
zumindest teilweise von der Epitaxialwanne (13) umgeben
ist und die teilweise bis zu einer äußeren Fläche (20)
der Anordnung reicht; eine zweite Diffusionsschicht (15)
mit im wesentlichen zweiter Polarität, die von der ersten
Diffusionsschicht teilweise umgeben ist und deren eine
Seite bis zu einer äußeren Fläche (20) der Anordnung reicht;
eine Metallschicht (16), die die der äußeren Fläche (20)
der Anordnung zugekehrten Abschnitte und Seiten der ersten
bzw. zweiten Diffusionsschicht zumindest teilweise bedeckt,
einen ersten Isolierbereich (12 a) mit im wesentlichen
erster Polarität, der sich durch die Epitaxialwanne (13)
von der äußeren Fläche der Anordnung zur zweiten Implantat
schicht (12) erstreckt und so einen inneren Epitaxialbereich
(13′′) der Epitaxialwanne (13) nach außen begrenzt,
wobei der innere Epitaxialbereich an der Unterseite
durch die zweite Implantatschicht (12) und innen
durch die erste Diffusionsschicht (14) weiterhin begrenzt
wird; sowie einen zweiten Isolierbereich (11 a) mit im
wesentlichen zweiter Polarität, der sich außen durch die
Epitaxialwanne (13) zum ersten Isolierbereich (12 a), von
der äußeren Fläche (20) der Anordnung zur ersten Implantat
schicht (11) erstreckt.
3. Verfahren zur Herstellung einer elektronischen
Schutzanordnung nach den Ansprüchen 1 und 2,
gekennzeichnet durch
- - erste Implantation von Atomen eines ersten chemischen Elementes in ein Substrat erster Polarität zur Bildung einer ersten Schicht mit einer zweiten Polarität, die der ersten Polarität im wesentlichen entgegengesetzt ist, welche erste Implantation zur gleichen Zeit vorgenommen wird wie eine Sinker-Implantation für die zu schützende integrierte Schaltung;
- - zweite Implantation von Atomen eines zweiten chemischen Elementes an dem ersten Implantat zur Bildung einer zweiten Schicht mit im wesentlichen erster Polarität, wobei die zweite Implantation zur gleichen Zeit vorgenommen wird wie eine Implantation für die implantierte Isolierung der zu schützenden integrierten Schaltung;
- - Aufwachsen einer Epitaxialschicht bei hoher Temperatur bei Bildung der ersten Schicht, die eine Anschlußelek trode eines gesteuerten Gleichrichters darstellt, und wobei die zweite Schicht eine Anschlußelektrode eines zweiten gesteuerten Gleichrichters darstellt;
- - erstes Aufbringen und Diffusion von Atomen des zweiten chemischen Elementes durch die Epitaxialschicht zur Bildung eines ersten Isolierbereiches mit im wesent lichen erster Polarität, der die zweite Schicht mit einer äußeren Fläche der Anordnung verbindet, wobei das erste Aufbringen und die Diffusion zur gleichen Zeit vorgenommen wird wie die Diffusion von Isolierschichten der zu schützenden Schaltung;
- - zweites Aufbringen und Diffusion von Atomen des ersten chemischen Elementes durch die Epitaxialschicht außen an die erste Aufbringung zur Bildung eines zweiten Isolierbereiches mit im wesentliche zweiter Polarität, der die erste Schicht mit der genannten äußeren Fläche der Anordnung verbindet, wobei die zweite Aufbringung und Diffusion zur gleichen Zeit erfolgt wie eine Sinker- Diffusion in der zu schützenden integrierten Schaltung;
- - ein an sich bekanntes Herstellen einer dritten Schicht mit im wesentlichen erster Polarität und einer vierten Schicht mit im wesentlichen zweiter Polarität innerhalb der ersten und zweiten Isolierbereiche zur Bildung zweier Anschlußelektroden der gesteuerten Gleichrichter und
- - Aufbringen einer Metallschicht, die zumindest teilweise an die dritte und vierte Schicht angrenzt und mit diesen im Kontakt steht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT22638/85A IT1186337B (it) | 1985-10-29 | 1985-10-29 | Dispositivo elettronico per la protezione di circuiti integrati da cariche elettrostatiche,e procedimento per la sua fabbricazione |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3635729A1 true DE3635729A1 (de) | 1987-04-30 |
Family
ID=11198711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863635729 Withdrawn DE3635729A1 (de) | 1985-10-29 | 1986-10-21 | Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS62104155A (de) |
DE (1) | DE3635729A1 (de) |
FR (1) | FR2589278B1 (de) |
GB (1) | GB2182491B (de) |
IT (1) | IT1186337B (de) |
NL (1) | NL8602704A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3835569A1 (de) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Schutzanordnung |
DE19539079A1 (de) * | 1995-10-20 | 1997-04-24 | Telefunken Microelectron | Schaltungsanordnung |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924341A (en) * | 1988-04-20 | 1990-05-08 | Texas Instruments Incorporated | Transient protector |
JP2723904B2 (ja) * | 1988-05-13 | 1998-03-09 | 富士通株式会社 | 静電保護素子及び静電保護回路 |
US4870530A (en) * | 1988-06-27 | 1989-09-26 | Advanced Micro Devices, Inc. | Electrostatic discharge protection circuitry for any two external pins of an I.C. package |
EP0414934B1 (de) * | 1989-08-29 | 1994-04-27 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
EP0429709A1 (de) * | 1989-11-30 | 1991-06-05 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
EP0433758A3 (en) * | 1989-12-19 | 1991-09-04 | Siemens Aktiengesellschaft | Input protection structure for integrated circuits |
DE4004526C1 (de) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
DE59008151D1 (de) * | 1990-09-24 | 1995-02-09 | Siemens Ag | Eingangsschutzstruktur für integrierte Schaltungen. |
JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
US6188088B1 (en) | 1999-07-08 | 2001-02-13 | Maxim Integrated Products, Inc. | Electrostatic discharge protection for analog switches |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823471A (ja) * | 1981-08-05 | 1983-02-12 | Toshiba Corp | 半導体装置 |
US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
IT1212767B (it) * | 1983-07-29 | 1989-11-30 | Ates Componenti Elettron | Soppressore di sovratensioni a semiconduttore con tensione d'innesco predeterminabile con precisione. |
-
1985
- 1985-10-29 IT IT22638/85A patent/IT1186337B/it active
-
1986
- 1986-10-20 GB GB8625069A patent/GB2182491B/en not_active Expired
- 1986-10-21 DE DE19863635729 patent/DE3635729A1/de not_active Withdrawn
- 1986-10-27 FR FR868614920A patent/FR2589278B1/fr not_active Expired - Lifetime
- 1986-10-28 NL NL8602704A patent/NL8602704A/nl not_active Application Discontinuation
- 1986-10-28 JP JP61258101A patent/JPS62104155A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3835569A1 (de) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Schutzanordnung |
DE19539079A1 (de) * | 1995-10-20 | 1997-04-24 | Telefunken Microelectron | Schaltungsanordnung |
US5748425A (en) * | 1995-10-20 | 1998-05-05 | Temic Telefunken Microelectronic Gmbh | Electrostatic discharge circuit layout |
Also Published As
Publication number | Publication date |
---|---|
GB2182491A (en) | 1987-05-13 |
FR2589278A1 (fr) | 1987-04-30 |
GB2182491B (en) | 1989-10-11 |
GB8625069D0 (en) | 1986-11-26 |
IT1186337B (it) | 1987-11-26 |
JPS62104155A (ja) | 1987-05-14 |
FR2589278B1 (fr) | 1991-02-08 |
NL8602704A (nl) | 1987-05-18 |
IT8522638A0 (it) | 1985-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3720156C2 (de) | ||
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE69832310T2 (de) | Ein bistabiler SCR-ähnlicher Schalter für den ESD-Schutz von Silizium-auf-einem-Isolator integrierten Schaltkreisen | |
DE69631940T2 (de) | Halbleitervorrichtung | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE19651247C2 (de) | Eingabe/Ausgabeschutzschaltung | |
DE3780390T2 (de) | Integrierter schaltkreis zur abschirmung von ladungstraegerinjektionen in das substrat, insbesondere bei schaltkreisen mit induktiven und kapazitiven lasten. | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE19501557C2 (de) | CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2544438A1 (de) | Integrierte ueberspannungs-schutzschaltung | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
DE2911536A1 (de) | Halbleiteranordnung, verfahren zu ihrer herstellung und verwendung derselben | |
DE3635729A1 (de) | Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung | |
DE102004059627B4 (de) | Halbleitervorrichtung mit einem Hochpotentialinselbereich | |
DE10216015A1 (de) | Überspannungsschutzschaltung | |
DE68911809T2 (de) | Integrierbare, aktive Diode. | |
DE3131322A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
DE3686180T2 (de) | Vertikaler mos-transistor mit peripherer schaltung. | |
EP0052860A2 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE3635523A1 (de) | Elektronische halbleiteranordnung zum schutz von integrierten schaltungen sowie verfahren zu deren herstellung | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE10014455B4 (de) | Pegelschieber | |
DE3714647C2 (de) | Integrierte Schaltungsanordnung | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8141 | Disposal/no request for examination |